JP6379453B2 - 配線基板及び電子装置 - Google Patents

配線基板及び電子装置 Download PDF

Info

Publication number
JP6379453B2
JP6379453B2 JP2013137722A JP2013137722A JP6379453B2 JP 6379453 B2 JP6379453 B2 JP 6379453B2 JP 2013137722 A JP2013137722 A JP 2013137722A JP 2013137722 A JP2013137722 A JP 2013137722A JP 6379453 B2 JP6379453 B2 JP 6379453B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
wiring board
conductor
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013137722A
Other languages
English (en)
Other versions
JP2015012208A (ja
Inventor
赤星　知幸
知幸 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013137722A priority Critical patent/JP6379453B2/ja
Priority to EP20140171306 priority patent/EP2822365A1/en
Priority to US14/299,229 priority patent/US9491860B2/en
Publication of JP2015012208A publication Critical patent/JP2015012208A/ja
Application granted granted Critical
Publication of JP6379453B2 publication Critical patent/JP6379453B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185—Edge coupled lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、配線基板及び電子装置に関する。
ＡＣ（Alternating Current）カップリングを行って信号伝送を行う技術が知られている。ＡＣカップリングの一手法として、半導体装置等の電子部品を搭載する配線基板にコンデンサ（キャパシタ）を内蔵する手法がある。例えば、或る絶縁層の上下面にそれぞれ設けられる信号線の、互いのパッドを対向させ、絶縁層を挟んで対向するそれらのパッドによってコンデンサを形成する配線基板が知られている。
特開２００９−２００１０８号公報
上記のようなキャパシタを内蔵する配線基板において、キャパシタの容量値を大きくする場合には、例えば、絶縁層を挟んで対向するパッドの面積を大きくすることが行われる。しかし、このように大きな容量値を得るためにパッドの面積を大きくすると、配線基板内におけるキャパシタの占有領域が増大してしまう。それにより、例えば、配線基板内に配置できる配線の密度が低下するといったことが起こり得る。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層の第１面に設けられ、第１信号を伝送する第１配線と、前記第１絶縁層の前記第１面とは反対側の第２面に前記第１配線と並行して設けられ、前記第１配線を伝送される前記第１信号の第１成分を伝送する第２配線と、前記第１面の、前記第２配線の一端部と対向する位置に設けられ、前記第１配線の一端部に接続された第１ランドと、前記第２面の、前記第１配線の他端部と対向する位置に設けられ、前記第２配線の他端部に接続された第２ランドとを含み、前記第１配線は、前記第１ランドから前記第２ランドと対向する位置まで設けられ、前記第２配線は、前記第２ランドから前記第１ランドと対向する位置まで設けられる配線基板が提供される。
また、本発明の一観点によれば、このような配線基板を用いた電子装置が提供される。
開示の技術によれば、配線基板に所望の容量値のキャパシタをその占有領域の増大を抑えて設けることが可能になる。また、そのような配線基板を用いた電子装置を実現することが可能になる。
配線基板の一例を示す図である。 容量値を変更した配線基板の例を示す図（その１）である。 容量値を変更した配線基板の例を示す図（その２）である。 配線基板の構成例を示す図である。 第１の実施の形態に係る配線基板の第１の例を示す図である。 第１の実施の形態に係る配線基板の第２の例を示す図である。 第１の実施の形態に係る配線基板の第３の例を示す図である。 第１の実施の形態に係る配線基板の構成例を示す図である。 第１の実施の形態に係る配線基板の第１の変形例を示す図である。 第１の実施の形態に係る配線基板の第２の変形例を示す図である。 第２の実施の形態に係る配線基板の一例を示す図（その１）である。 第２の実施の形態に係る配線基板の一例を示す図（その２）である。 第２の実施の形態に係る配線基板の一例を示す図（その３）である。 配線基板の比較例を示す図（その１）である。 配線基板の比較例を示す図（その２）である。 配線基板の比較例を示す図（その３）である。 第３の実施の形態に係る配線基板の一例を示す図である。 第４の実施の形態に係る配線基板の一例を示す図である。 電子装置の構成例を示す図（その１）である。 電子装置の構成例を示す図（その２）である。 配線基板の形成方法の一例を示す図（その１）である。 配線基板の形成方法の一例を示す図（その２）である。 配線基板の形成方法の一例を示す図（その３）である。 配線基板の形成方法の一例を示す図（その４）である。
まず、キャパシタを内蔵する配線基板の一例について述べる。
図１は配線基板の一例を示す図である。図１において、（Ａ）は上面模式図、（Ｂ）は（Ａ）のＬ１−Ｌ１断面模式図である。
図１（Ａ）及び図１（Ｂ）に示す配線基板１００は、絶縁層１０１ａの上下面にそれぞれ設けられた導体部１０２及び導体部１０３を有している。導体部１０２及び導体部１０３は、例えば、円形状又は多角形状の平面形状とされ、同一又は略同一の平面形状とされる。導体部１０２及び導体部１０３は、絶縁層１０１ａを挟んで対向するように設けられている。尚、導体部１０２及び導体部１０３は、パッドとも称される。
絶縁層１０１ａ上には、絶縁層１０１ｂが設けられ、その絶縁層１０１ｂ上には、信号配線として配線１０４（ここでは一例として直線状の配線１０４を図示）が設けられている。配線１０４の両端部にはそれぞれ、配線１０４に連続し、配線１０４よりも幅広のランド１０４ａ及びランド１０４ｂが設けられている。配線１０４の一方のランド１０４ａは、絶縁層１０１ｂを貫通するビア１０５により、絶縁層１０１ａ上の導体部１０２と接続されている。絶縁層１０１ｂ上には、絶縁層１０１ｃが設けられ、絶縁層１０１ｃ上には、導体部１０６が設けられている。配線１０４のもう一方のランド１０４ｂは、絶縁層１０１ｃを貫通するビア１０７により、絶縁層１０１ｃ上の導体部１０６と接続されている。絶縁層１０１ｃ上の導体部１０６は、例えば、配線基板１００上に搭載される半導体装置等の電子部品の端子が接続されるパッドとして、或いはそのようなパッドに接続される導体部として、用いられる。
絶縁層１０１ａ下には、絶縁層１０１ｄが設けられ、その絶縁層１０１ｄ下には、導体部１０８が設けられている。絶縁層１０１ｄ下の導体部１０８は、絶縁層１０１ｄを貫通するビア１０９により、絶縁層１０１ａ下の導体部１０３と接続されている。絶縁層１０１ｄ下の導体部１０８は、例えば、配線基板１００をマザーボード等の他の配線基板と接続するためのパッドとして、或いはそのようなパッドに接続される導体部として、用いられる。
尚、上記の導体部１０２、導体部１０３、配線１０４、ランド１０４ａ、ランド１０４ｂ、ビア１０５、導体部１０６、ビア１０７、導体部１０８、ビア１０９は、所定の導電材料を用いて形成される。導電材料としては、銅（Ｃｕ）、Ｃｕを含む材料、アルミニウム（Ａｌ）、Ａｌを含む材料等が用いられる。
また、導体部１０２及び導体部１０３の径は、例えば、１００μｍ〜５００μｍとすることができる。配線１０４の幅は、例えば、２０μｍ〜３０μｍとすることができる。ランド１０４ａ及びランド１０４ｂ、並びに、導体部１０６及び導体部１０８の径は、例えば、１００μｍとすることができる。ビア１０５、ビア１０７及びビア１０９の径は、例えば、５０μｍとすることができる。
上記のような構造部１００ａを有する配線基板１００の、絶縁層１０１ａを挟んで対向する導体部１０２及び導体部１０３が、キャパシタ１１０を形成している。このような配線基板１００に内蔵されるキャパシタ１１０は、ＡＣカップリングに利用される。
例えば、近年の電子機器における半導体装置の性能向上に伴い、半導体装置内を伝送する信号の周波数も、数ＧＨｚから数十ＧＨｚのレベルまで上昇している。高速信号伝送では、低周波領域の成分をカット（遮断）するＡＣカップリングが行われることがある。ＡＣカップリングを実現する手法としては、例えば、高速信号の伝送線路上にチップコンデンサを設ける手法のほか、上記のように配線基板１００にキャパシタ１１０を内蔵する手法がある。
配線基板１００では、例えば、一方の面（表面）側の導体部１０６からビア１０７を通じて配線１０４を伝送される高速信号が、更にビア１０５を通じ、絶縁層１０１ａを挟んで対向する導体部１０２及び導体部１０３で形成されるキャパシタ１１０に伝送される。伝送された高速信号は、キャパシタ１１０を通過する際、その高速信号に含まれる低周波領域の成分がカットされ、低周波領域の成分がカットされた高速信号が、ビア１０９を通じて、他方の面（裏面）側の導体部１０８へと伝送される。
このような配線基板１００におけるキャパシタ１１０の容量値は、導体部１０２及び導体部１０３の面積（平面サイズ）Ｓ、絶縁層１０１ａの厚さｔ（導体部１０２と導体部１０３の間の距離）、及び絶縁層１０１ａの材料特性（比誘電率ε、誘電正接ｔａｎδ）によって調整することができる。配線基板１００のキャパシタ１１０の容量値は、ＡＣカップリングによりカットする周波数領域の要求値を基に設定される。
例えば、導体部１０２及び導体部１０３の面積でキャパシタ１１０の容量値を調整する場合において、その容量値を大きくするためには、導体部１０２及び導体部１０３の面積を大きくする。
図２及び図３は容量値を変更した配線基板の例を示す図である。図２において、（Ａ）は上面模式図、（Ｂ）は（Ａ）のＬ２−Ｌ２断面模式図である。図３において、（Ａ）は上面模式図、（Ｂ）は（Ａ）のＬ３−Ｌ３断面模式図である。
上記の図１（Ａ）及び図１（Ｂ）に示したようなキャパシタ１１０の容量値を大きくする場合には、例えば、図２（Ａ）及び図２（Ｂ）に示す構造部１００ｂのように、絶縁層１０１ａを挟んで対向する導体部１０２及び導体部１０３の面積を大きくする。キャパシタ１１０の容量値を更に大きくする場合には、図３（Ａ）及び図３（Ｂ）に示す構造部１００ｃのように、絶縁層１０１ａを挟んで対向する導体部１０２及び導体部１０３の面積を更に大きくすればよい。このように導体部１０２及び導体部１０３の面積を変更することで、容量値の異なるキャパシタ１１０を備える配線基板１００が実現される。
配線基板１００には、上記の図１〜図３に示したような構造部１００ａ、構造部１００ｂ及び構造部１００ｃが、それぞれ複数、存在する場合がある。また、配線基板１００には、上記の図１〜図３に示したような構造部１００ａ、構造部１００ｂ及び構造部１００ｃが、２種以上、混在する場合がある。
図４は配線基板の構成例を示す図である。
図４（Ａ）には一例として、上記の図１〜図３に示したような構造部１００ａ、構造部１００ｂ及び構造部１００ｃのうち、図３に示した構造部１００ｃを３つ配置した配線基板１００の上面模式図を示している。図４（Ａ）に示すように、配線基板１００には、一定の容量値のキャパシタ１１０を含む構造部１００ｃが複数存在する場合がある。また、図４（Ｂ）には一例として、上記の図１〜図３に示したような構造部１００ａ、構造部１００ｂ及び構造部１００ｃを１つずつ配置した配線基板１００の上面模式図を示している。図４（Ｂ）に示すように、配線基板１００には、異なる容量値のキャパシタ１１０を含む構造部１００ａ、構造部１００ｂ及び構造部１００ｃが混在する場合がある。配線基板１００の構成は、例えば、配線基板１００の用途（搭載される電子部品の種類等）、配線基板１００を伝送される信号の種類を基に、決定される。
ところで、上記のようにキャパシタ１１０の容量値を大きくするために、導体部１０２及び導体部１０３の面積を大きくすると、キャパシタ１１０の占有領域が増大し、それにより、配線基板１００の信号配線である配線１０４の配置密度が低下する場合がある。
例えば、上記の図４（Ａ）のように複数の構造部１００ｃ（図３）を配置する場合、それらは、互いの導体部１０２及び導体部１０３を一定距離離して配置される。そのため、例えば導体部１０２及び導体部１０３の面積がより小さい構造部１００ｂ（図２）を複数配置するような場合に比べて、配線１０４間のピッチが広がる。同様に、構造部１００ｂ（図２）を複数配置する場合は、例えば導体部１０２及び導体部１０３の面積がより小さい構造部１００ａ（図１）を複数配置するような場合に比べて、配線１０４間のピッチが広がる。このような結果、配線１０４の配置密度は低下してしまう。また、図４（Ｂ）のように構造部１００ａ、構造部１００ｂ及び構造部１００ｃ（図１〜図３）を配置する場合も、面積の大きい導体部１０２及び導体部１０３が含まれることで、配線１０４間のピッチが広がり、配線１０４の配置密度が低下してしまう。
このように、配線基板１００では、キャパシタ１１０の容量値を増大させると、その占有領域が増大してしまい、その結果、信号配線である配線１０４の配置密度が低下することが起こり得る。
尚、配線基板１００の絶縁層１０１ａ上下に、対向しない配線を設け、それらの端部に設けられる互いのパッド（ランド）同士を対向させ、この対向するパッドを用いてキャパシタを形成することも可能である。しかし、この場合も、キャパシタの容量値増大のためにパッドの面積を大きくすると、キャパシタの占有領域が増大する結果、上記同様、信号配線の配置密度の低下が起こり得る。
以上のような点に鑑み、ここでは以下に実施の形態として示すような配線基板を提供する。
まず、第１の実施の形態について説明する。
図５は第１の実施の形態に係る配線基板の第１の例を示す図である。図５において、（Ａ）は上面模式図、（Ｂ）は（Ａ）のＬ４−Ｌ４断面模式図である。
図５（Ａ）及び図５（Ｂ）に示す配線基板１０Ａは、絶縁層１１ａの上下面にそれぞれ設けられた配線１２及び配線１３（ここでは一例として直線状の配線１２及び配線１３を図示）を有している。配線１２及び配線１３は、信号を伝送する信号配線である。配線１２及び配線１３は、絶縁層１１ａを挟んで対向するように設けられ、絶縁層１１ａ下の配線１３は、絶縁層１１ａ上の配線１２の一部に並行するように設けられている。配線１２及び配線１３は、例えば、同一又は略同一の配線幅とすることができ、また、配線基板１０Ａに設けられる他の信号配線と同一又は略同一の配線幅とすることができる。
絶縁層１１ａ上には、絶縁層１１ｂが設けられ、その絶縁層１１ｂ上には、導体部１４が設けられている。絶縁層１１ａ上の配線１２の一端部には、配線１２に連続し、配線１２よりも幅広のランド１２ａが設けられている。尚、配線１２の他端部には、ランドは設けられない。配線１２のランド１２ａは、絶縁層１１ｂを貫通するビア１５により、絶縁層１１ｂ上の導体部１４と接続されている。絶縁層１１ｂ上の導体部１４は、例えば、配線基板１０Ａ上に搭載される半導体装置等の電子部品の端子が接続されるパッドとして、或いはそのようなパッドに接続される導体部として、用いられる。
絶縁層１１ａ下には、絶縁層１１ｃが設けられ、その絶縁層１１ｃ下には、導体部１６が設けられている。絶縁層１１ｃ下の配線１３の一端部には、配線１３に連続し、配線１３よりも幅広のランド１３ａが設けられている。尚、配線１３の他端部には、ランドは設けられない。配線１３のランド１３ａは、絶縁層１１ｃを貫通するビア１７により、絶縁層１１ｃ下の導体部１６と接続されている。絶縁層１１ｃ下の導体部１６は、例えば、配線基板１０Ａをマザーボード等の他の配線基板と接続するためのパッドとして、或いはそのようなパッドに接続される導体部として、用いられる。
尚、上記の配線１２、ランド１２ａ、配線１３、ランド１３ａ、導体部１４、ビア１５、導体部１６、ビア１７は、所定の導電材料を用いて形成される。導電材料としては、Ｃｕ、Ｃｕを含む材料、Ａｌ、Ａｌを含む材料等が用いられる。
また、配線１２及び配線１３の幅は、例えば、２０μｍ〜３０μｍとすることができる。ランド１２ａ及びランド１３ａ、並びに、導体部１４及び導体部１６の径は、例えば、１００μｍとすることができる。ビア１５及びビア１７の径は、例えば、５０μｍとすることができる。配線１２と配線１３の対向する部分の長さは、例えば、２ｍｍとすることができる。
上記のような構造部１０ａを有する配線基板１０Ａの、配線１２及び配線１３は、信号配線として用いられる。配線基板１０Ａの構造部１０ａでは、信号配線である配線１２及び配線１３が、絶縁層１１ａを挟んで対向し、並行するように配置されることで、キャパシタ１８が形成されている。このようなキャパシタ１８が、ＡＣカップリングに利用される。例えば、一方の面（表面）側の導体部１４からビア１５を通じて配線１２を伝送される高速信号が、絶縁層１１ａを介して対向する配線１２と配線１３の部分で形成されるキャパシタ１８へと伝送される。伝送された高速信号は、キャパシタ１８を通過する際、その高速信号に含まれる低周波領域の成分がカットされ、配線１３へと伝送される。配線１３に伝送された高速信号は、ビア１７を通じて、他方の面（裏面）側の導体部１６へと伝送される。
このように絶縁層１１ａを介して対向する配線１２と配線１３で形成されるキャパシタ１８の容量値は、配線１２と配線１３の対向する部分の長さを変えることで調整することができる。
図６は第１の実施の形態に係る配線基板の第２の例を示す図である。図６において、（Ａ）は上面模式図、（Ｂ）は（Ａ）のＬ５−Ｌ５断面模式図である。図７は第１の実施の形態に係る配線基板の第３の例を示す図である。図７において、（Ａ）は上面模式図、（Ｂ）は（Ａ）のＬ６−Ｌ６断面模式図である。
上記の図５（Ａ）及び図５（Ｂ）に示したような構造部１０ａのキャパシタ１８の容量値を大きくする場合には、例えば、図６（Ａ）及び図６（Ｂ）に示す構造部１０ｂのように、配線１２と絶縁層１１ａを挟んで対向する配線１３の長さを長くする。例えば、配線１２と配線１３の対向する部分の長さを、２ｍｍ（構造部１０ａ）から、５ｍｍ（構造部１０ｂ）とする。これにより、所定の配線幅を有する配線１２と配線１３の、対向する部分の面積を大きくし、キャパシタ１８の容量値を大きくすることができる。キャパシタ１８の容量値を更に大きくする場合には、図７（Ａ）及び図７（Ｂ）に示す構造部１０ｃのように、配線１２と絶縁層１１ａを挟んで対向する配線１３の長さを更に長くし、対向する部分の面積を更に大きくすればよい。例えば、配線１２と配線１３の対向する部分の長さを、５ｍｍ（構造部１０ｂ）から、１０ｍｍ（構造部１０ｃ）とする。このように配線１２と配線１３の対向する部分の長さを変えることで、容量値の異なるキャパシタ１８を備えた配線基板１０Ａが実現される。
配線基板１０Ａには、上記の図５〜図７に示したような構造部１０ａ、構造部１０ｂ及び構造部１０ｃが、それぞれ複数、存在する場合がある。また、配線基板１０Ａには、上記の図５〜図７に示したような構造部１０ａ、構造部１０ｂ及び構造部１０ｃが、２種以上、混在する場合がある。
図８は第１の実施の形態に係る配線基板の構成例を示す図である。
図８（Ａ）には一例として、上記の図５〜図７に示したような構造部１０ａ、構造部１０ｂ及び構造部１０ｃのうち、図５に示した構造部１０ａを３つ配置した配線基板１０Ａの上面模式図を示している。図８（Ａ）に示すように、配線基板１０Ａには、一定の容量値のキャパシタ１８を含む構造部１０ａが複数存在する場合がある。また、図８（Ｂ）には一例として、上記の図５〜図７に示したような構造部１０ａ、構造部１０ｂ及び構造部１０ｃを１つずつ配置した配線基板１０Ａの上面模式図を示している。図８（Ｂ）に示すように、配線基板１０Ａには、異なる容量値のキャパシタ１８を含む構造部１０ａ、構造部１０ｂ及び構造部１０ｃが混在する場合がある。配線基板１０Ａの構成は、例えば、配線基板１０Ａの用途（搭載される電子部品の種類等）、配線基板１０Ａを伝送される信号の種類を基に、決定される。
このように上記の図５〜図７に示したような構造部１０ａ、構造部１０ｂ及び構造部１０ｃを１種又は２種以上含む配線基板１０Ａでは、信号配線である配線１２及び配線１３の配置密度が低下するのを抑えて、各キャパシタ１８について所望の容量値を得ることができる。
即ち、この第１の実施の形態に係る配線基板１０Ａでは、絶縁層１１ａを挟んで配置される配線１２及び配線１３を用いてキャパシタ１８が形成され、その配線１２と配線１３の対向する部分の長さによってキャパシタ１８の容量値が調整される。そのため、キャパシタ１８の容量値を大きくする場合は、配線１２及び絶縁層１１ａの下に設ける配線１３を長くすればよく、その場合、構造部１０ａ、構造部１０ｂ及び構造部１０ｃのキャパシタ１８の占有領域（上面側から見た投影サイズ）は増大しない。上記の配線基板１００のような、容量値増大のためにキャパシタ１１０の導体部１０２及び導体部１０３の面積を大きくすることによる、キャパシタ１１０の占有領域の増大を回避することができる。配線基板１０Ａでは、キャパシタ１８の占有領域の増大を回避することができるため、構造部１０ａ、構造部１０ｂ及び構造部１０ｃを一定の間隔で配線基板１０Ａ内に配置することができる。その結果、信号配線である配線１２及び配線１３の配置密度の低下を抑えることができる。
第１の実施の形態に係る配線基板１０Ａによれば、キャパシタ１８の占有領域の増大を抑え、信号配線の配置密度の低下を抑えて、所望の容量値を得ることができる。
尚、以上の説明では、絶縁層１１ａ上の配線１２を、ビア１５が接続される一端部のランド１２ａから、絶縁層１１ａ下のビア１７が接続される配線１３のランド１３ａに対応する位置まで、設けるようにした。このほか、配線１２は、次の図９に示すように設けることもできる。
図９は第１の実施の形態に係る配線基板の第１の変形例を示す図である。
図９には、配線基板１０Ａの変形例の断面を模式的に図示している。図９に示すように、配線基板１０Ａでは、絶縁層１１ａ上の配線１２を、その一端部のランド１２ａから、絶縁層１１ａ下の配線１３のランド１３ａに対応する位置よりも手前までの長さとなるように、設けることもできる。このような場合でも、配線１２と配線１３の、絶縁層１１ａを挟んで対向する部分でキャパシタ１８が形成され、配線１２と配線１３の間を伝送される信号のＡＣカップリングを行うことが可能である。
また、以上の説明では、配線１３（或いは配線１２と配線１３）の配線長を変更することによってキャパシタ１８の容量値を調整するようにした。キャパシタ１８の容量値を調整する際には、配線長のほか、配線１２及び配線１３の配線幅を、それらの配置密度が低下しないような範囲で（例えばランド１２ａ及びランド１３ａの幅を超えない範囲で）、変更する（例えば太くする）ことも可能である。
また、配線１２と配線１３の間に設ける絶縁層１１ａには、他の絶縁層１１ｂ及び絶縁層１１ｃよりも誘電率の高いものを用いることができる。キャパシタ１８の容量値は、絶縁層１１ａの誘電率によって調整することもできる。キャパシタ１８の容量値は、絶縁層１１ａの厚みによって調整することもできる。
また、以上の説明では、信号配線である配線１２及び配線１３を直線状としたが、配線１２及び配線１３は、そのような直線状に限定されるものではない。
また、上記の配線基板１０Ａを一部に含む配線基板を形成することも可能である。
図１０は第１の実施の形態に係る配線基板の第２の変形例を示す図である。
図１０（Ａ）及び図１０（Ｂ）には、上記の配線基板１０Ａを一部に含む配線基板１０Ａａ及び配線基板１０Ａｂの断面を模式的に図示している。
図１０（Ａ）に示す配線基板１０Ａａは、上記の配線基板１０Ａの更に表面側に、絶縁層９１ａと、絶縁層９１ａを貫通し導体部１４と接続されたビア９２ａと、絶縁層９１ａ上に設けられビア９２ａに接続された配線９３ａとを含む層９０ａを有している。配線基板１０Ａａは、上記の配線基板１０Ａの裏面側にも同様に、絶縁層９１ｂと、絶縁層９１ｂを貫通し導体部１６と接続されたビア９２ｂと、絶縁層９１ｂ上に設けられビア９２ｂに接続された配線９３ｂとを含む層９０ｂを有している。
尚、ここでは配線基板１０Ａの表面側及び裏面側にそれぞれ層９０ａ及び層９０ｂを設ける場合を例示したが、配線基板１０Ａの表面側及び裏面側のいずれか一方にのみ、層９０ａ或いは層９０ｂを設けるようにしてもよい。また、配線基板１０Ａａには、層９０ａ及び層９０ｂの上に、同様の構成を有する層が更に積層形成されてもよい。
図１０（Ｂ）に示す配線基板１０Ａｂは、所定の導体パターンを設けたコア基板９５の上に、上記の配線基板１０Ａが積層された構成を有している。ここでは一例として、配線基板１０Ａに層９０ａを設けたものを、コア基板９５の上に積層したものを例示している。コア基板９５には、その表裏面側に、ビア９６ａ及び配線９６ｂを含む層９６が設けられ、表裏面側の層９６間は、コア基板９５を貫通するように設けられたビア９５ａで接続されている。配線基板１０Ａに含まれる導体部１６は、例えば、コア基板９５の表面側の層９６に接続され、コア基板９５のビア９５ａを通じて裏面側の層９６へと引き回される。
このように、上記配線基板１０Ａを一部に採用し、図１０（Ａ）及び図１０（Ｂ）に示すような配線基板１０Ａａ及び配線基板１０Ａｂを形成することも可能である。
次に、第２の実施の形態について説明する。
図１１〜図１３は第２の実施の形態に係る配線基板の一例を示す図である。図１１は第２の実施の形態に係る配線基板の一例の上面模式図である。図１２（Ａ）は図１１のＬ７−Ｌ７断面模式図、図１２（Ｂ）は図１１のＬ８−Ｌ８断面模式図である。図１３は図１１のＬ９−Ｌ９断面模式図である。
図１１〜図１３に示す配線基板１０Ｂは、容量値の異なるキャパシタ１８を含む構造部、ここでは一例として上記の図５及び図７に示した構造部１０ａ及び構造部１０ｃを有している。
配線基板１０Ｂには、信号配線及びキャパシタ１８として機能する配線１２及び配線１３が設けられた絶縁層１１ａの上下面に、グランド（ＧＮＤ）電位とされる導体パターンのＧＮＤプレーン層２０が、配線１２及び配線１３の近傍に設けられている。ＧＮＤプレーン層２０は、配線１２及び配線１３よりも外側に（上面側から見て投影的にオーバーラップしないように）、それらと非接触で、設けられている。更に、配線基板１０Ｂには、配線１３に接続されたビア１７及び導体部１６の近傍に、ＧＮＤプレーン層２０に接続された導体パターンのＧＮＤビア２１、ＧＮＤ導体部２２及びＧＮＤ導体部２３が設けられている。ＧＮＤビア２１は、絶縁層１１ａ、絶縁層１１ｂ及び絶縁層１１ｃをそれぞれ貫通するＧＮＤビア部２１ａ、ＧＮＤビア部２１ｂ及びＧＮＤビア部２１ｃを含む。ＧＮＤ導体部２２は、ＧＮＤビア部２１ｂと接続されるように絶縁層１１ｂ上に設けられ、ＧＮＤ導体部２３は、ＧＮＤビア部２１ｃと接続されるように絶縁層１１ｃ下に設けられる。
このように配線基板１０Ｂでは、所定の信号がそれぞれ伝送される構造部１０ａ及び構造部１０ｃの周囲にＧＮＤ電位とされる導体パターンを設ける。これにより、配線基板１０Ｂでは、高速信号伝送におけるリターン電流の影響の抑制、特性インピーダンスＺ０の不整合の抑制等、伝送特性の向上が図られている。尚、構造部１０ａ及び構造部１０ｃの信号配線（配線１２及び配線１３）と、ＧＮＤ電位とされる導体パターン（ＧＮＤプレーン層２０）との間隔は、例えば、３０μｍ〜１００μｍに設定される。
配線基板１０Ｂにおいて、或る容量値のキャパシタ１８を含む構造部１０ａのビア１７とその近傍のＧＮＤビア２１との距離をｄ１とし、別の容量値のキャパシタ１８を含む構造部１０ｃのビア１７とその近傍のＧＮＤビア２１との距離をｄ２とする。配線基板１０Ｂでは、キャパシタ１８の容量値が異なる構造部１０ａ及び構造部１０ｃであっても、キャパシタ１８の占有領域を同等サイズにすることができるため、距離ｄ１と距離ｄ２を一定にすることができる。例えば、距離ｄ１及び距離ｄ２を、２００μｍとすることができる。
ここで比較のため、上記の図１及び図３に示したような、容量値の異なるキャパシタ１１０を含む構造部１００ａ及び構造部１００ｃを有する配線基板１００に、更にＧＮＤ電位とされる導体パターンを設けた場合について述べる。
図１４〜図１６は配線基板の比較例を示す図である。図１４は配線基板の比較例の上面模式図である。図１５（Ａ）は図１４のＬ１０−Ｌ１０断面模式図、図１５（Ｂ）は図１４のＬ１１−Ｌ１１断面模式図である。図１６は図１４のＬ１２−Ｌ１２断面模式図である。
図１４〜図１６に示す配線基板１００は、容量値の異なるキャパシタ１１０を含む構造部として、上記の図１及び図３に示した構造部１００ａ及び構造部１００ｃを有している。
この配線基板１００には、信号配線である配線１０４が設けられた絶縁層１０１ｂ上、及び導体部１０８が設けられた絶縁層１０１ｄ下に、ＧＮＤプレーン層１２０が、配線１０４及び導体部１０８の近傍にそれらと非接触で、設けられている。また、ＧＮＤプレーン層１２０は、キャパシタ１１０として機能する導体部１０２及び導体部１０３よりも外側に（上面側から見て投影的にオーバーラップしないように）、設けられている。配線１０４及び導体部１０８と、キャパシタ１１０の導体部１０２及び導体部１０３とを接続するビア１０５及びビア１０９の近傍には、ＧＮＤプレーン層１２０に接続されたＧＮＤビア１２１、ＧＮＤ導体部１２２及びＧＮＤ導体部１２３が設けられている。ＧＮＤビア１２１は、絶縁層１０１ａ、絶縁層１０１ｂ及び絶縁層１０１ｄをそれぞれ貫通するＧＮＤビア部１２１ａ、ＧＮＤビア部１２１ｂ及びＧＮＤビア部１２１ｄを含む。ＧＮＤ導体部１２２は、ＧＮＤビア部１２１ａ及びＧＮＤビア部１２１ｂと接続されるように絶縁層１０１ａ上に設けられ、ＧＮＤ導体部１２３は、ＧＮＤビア部１２１ａ及びＧＮＤビア部１２１ｄと接続されるように絶縁層１０１ａ下に設けられる。
このように配線基板１００でも、所定の信号がそれぞれ伝送される構造部１００ａ及び構造部１００ｃの周囲にＧＮＤ電位とされる導体パターンを設けることができる。
この配線基板１００の、構造部１００ａのビア１０５及びビア１０９とその近傍のＧＮＤビア１２１との距離をｄ３とし、構造部１００ｃのビア１０５及びビア１０９とその近傍のＧＮＤビア１２１との距離をｄ４とする。この配線基板１００では、構造部１００ａに比べて、より容量値の大きいキャパシタ１１０を含む構造部１００ｃの導体部１０２及び導体部１０３の面積が大きくなるため、距離ｄ４の方が、距離ｄ３よりも大きくなる。また、配線基板１００における構造部１００ｃのキャパシタ１１０の容量値と、配線基板１０Ｂにおける構造部１０ｃのキャパシタ１８の容量値とが同じであるとすると、距離ｄ４は、距離ｄ１（ｄ２）よりも大きくなる。配線基板１００の場合には、キャパシタ１１０の容量値によって、信号ビアであるビア１０５及びビア１０９と、ＧＮＤビア１２１との距離が、例えば、２００μｍ〜５００μｍの範囲で変動する。ＧＮＤビア１２１が、信号ビアであるビア１０５及びビア１０９から離れた位置に配置されると、特性インピーダンスの不整合により伝送特性が劣化してしまうことが起こり得る。
これに対し、上記のように配線基板１０Ｂでは、キャパシタ１８の容量値が異なる構造部１０ａ及び構造部１０ｃであっても、信号ビアであるビア１７とその近傍のＧＮＤビア２１との距離ｄ１及び距離ｄ２を一定にすることができる。第２の実施の形態に係る配線基板１０Ｂによれば、キャパシタ１８の占有領域の増大を抑え、信号配線の配置密度の低下を抑えて、所望の容量値を得ることができ、更に良好な伝送特性を得ることができる。
次に、第３の実施の形態について説明する。
図１７は第３の実施の形態に係る配線基板の一例を示す図である。図１７には、第３の実施の形態に係る配線基板の一例の上面模式図を示している。
図１７に示す配線基板１０Ｃは、一例として上記の図５及び図７に示した構造部１０ａ及び構造部１０ｃをそれぞれ並設した構成を有している。そして、それらの近傍に、上記の図１２及び図１３に示したのと同様に、ＧＮＤプレーン層２０、ＧＮＤビア２１、ＧＮＤ導体部２２及びＧＮＤ導体部２３が設けられている。配線基板１０Ｃは、このような構成を有している点で、上記第２の実施の形態に係る配線基板１０Ｂと相違する。
配線基板１０Ｃの、並設された構造部１０ａのペア及び構造部１０ｃのペアはそれぞれ、差動伝送方式で信号を伝送するペア伝送路（Ｐ配線及びＮ配線）として用いられる。即ち、構造部１０ａのペアにおける、一方の構造部１０ａの配線１２及び配線１３と、他方の構造部１０ａの配線１２及び配線１３に、差動信号が伝送される。同様に、構造部１０ｃのペアにおける、一方の構造部１０ｃの配線１２及び配線１３と、他方の構造部１０ｃの配線１２及び配線１３に、差動信号が伝送される。
ペア伝送路では、伝送路の間隔を一定にすることが望ましい。ペア伝送路に構造部１０ａ及び構造部１０ｃを用いた配線基板１０Ｃでは、各ペア伝送路の伝送路の間隔（一方の配線１２及び配線１３と、他方の配線１２及び配線１３との間隔）を一定にすることができる。
配線基板１０Ｃでは、図１２及び図１３と同様に、構造部１０ａのペアの周囲にＧＮＤプレーン層２０が設けられ、信号ビアである各ビア１７の近傍にＧＮＤビア２１が設けられ、それに接続されるＧＮＤ導体部２２及びＧＮＤ導体部２３が設けられる。各ＧＮＤビア２１は、直近のビア１７から距離ｄ１の位置に設けることができる。また、回路基板１０Ｃでは、図１２及び図１３と同様に、構造部１０ｃのペアの周囲にＧＮＤプレーン層２０が設けられ、信号ビアである各ビア１７の近傍にＧＮＤビア２１が設けられ、それに接続されるＧＮＤ導体部２２及びＧＮＤ導体部２３が設けられる。各ＧＮＤビア２１は、直近のビア１７から距離ｄ２の位置に設けることができる。
上記のように、構造部１０ａ及び構造部１０ｃを用いると、信号ビアであるビア１７とＧＮＤビア２１との距離ｄ１及び距離ｄ２を一定にすることができる。これにより、特性インピーダンスの不整合の抑制等、伝送特性の向上を図ることができる。
第３の実施の形態に係る配線基板１０Ｃによれば、キャパシタ１８の占有領域の増大を抑え、一定の間隔の信号配線（差動配線）をその配置密度の低下を抑えて配置することができると共に、各差動配線のキャパシタ１８について所望の容量値を得ることができる。差動伝送方式を採用する配線基板１０Ｃにおいて、特性インピーダンスの不整合を抑制し、良好な伝送特性を得ることができる。
次に、第４の実施の形態について説明する。
図１８は第４の実施の形態に係る配線基板の一例を示す図である。図１８には、第４の実施の形態に係る配線基板の一例の断面模式図を示している。
上記第１の実施の形態では、配線基板１０Ａの表面と裏面の間で信号を伝送する形態を例示したが、この図１８に示す第４の実施の形態に係る配線基板１０Ｄのように、表面の或る領域から別の領域に信号を伝送する形態とすることもできる。
配線基板１０Ｄでは、配線基板１０Ａと同様に、絶縁層１１ａの上下面に、それぞれ配線１２及び配線１３が信号配線として設けられている。配線１２のランド１２ａには、絶縁層１１ｂを貫通するビア１５を介して、絶縁層１１ｂ上の導体部１４が接続されている。配線１３のランド１３ａには、絶縁層１１ａを貫通するビア３０が接続されている。ビア３０は、絶縁層１１ａ上に設けられた導体部３１、及び絶縁層１１ｂを貫通するビア３２を介して、絶縁層１１ｂ上の導体部３３に接続されている。
このような構造部１０ｄを有する配線基板１０Ｄにおいて、導体部１４は、例えば、配線基板１０Ｄ上に搭載される半導体装置等の電子部品の端子が接続されるパッドとして、或いはそのようなパッドに接続される導体部として、用いられる。導体部３３も同様に、例えば、配線基板１０Ｄ上に搭載される半導体装置等の電子部品（導体部１４に接続される電子部品と同じ又は異なる電子部品）の端子が接続されるパッドとして、或いはそのようなパッドに接続される導体部として、用いられる。
配線基板１０Ｄでも、配線基板１０Ａと同様に、配線１２及び配線１３が、絶縁層１１ａを挟んで対向し、並行するように配置され、キャパシタ１８が形成されている。キャパシタ１８の容量値は、配線１２と配線１３の対向する部分の長さを変えることで調整することができる。
配線基板１０Ｄでは、例えば、一方の面（表面）側の導体部１４からビア１５を通じて配線１２を伝送される高速信号が、絶縁層１１ａを介して対向する配線１２と配線１３の部分で形成されるキャパシタ１８へと伝送される。伝送された高速信号は、キャパシタ１８を通過する際、その高速信号に含まれる低周波領域の成分がカットされ、配線１３へと伝送される。配線１３に伝送された高速信号は、ビア３０、導体部３１及びビア３２を通じて、表面側の導体部３３へと伝送される。
このように表面の異なる領域に信号を伝送する配線基板１０Ｄでも、キャパシタ１８の占有領域の増大を抑え、信号配線の配置密度の低下を抑えて、所望の容量値を得ることができる。
尚、配線基板１０Ｄにおいても、上記第２の実施の形態で述べた配線基板１０Ｂの例に従い、構造部１０ｄの周囲に、ＧＮＤプレーン層やＧＮＤビアといった、ＧＮＤ電位とされる所定の導体パターンを設けることが可能である。
また、上記第３の実施の形態で述べた配線基板１０Ｃの例に従い、差動信号を伝送するペア伝送路に、上記のような構造部１０ｄを用いることも可能である。
次に、第５の実施の形態について説明する。
以上述べたような配線基板１０Ａ〜１０Ｄ，１０Ａａ，１０Ａｂ上には、半導体装置等の電子部品を搭載することができる。また、そのような電子部品を搭載した配線基板１０Ａ〜１０Ｄ，１０Ａａ，１０Ａｂは、マザーボード等の他の配線基板上に搭載することができる。
図１９及び図２０は電子装置の構成例を示す図である。
図１９には一例として、構造部１０ｃを有する配線基板１０Ａ上に半導体装置２１０が搭載された電子装置２００ａを示している。半導体装置２１０は、その端子２１１が、はんだ等のバンプ２１２を用いて配線基板１０Ａの導体部１４に接続され、配線基板１０Ａ上に搭載されている。
また、図２０には一例として、図１９のように半導体装置２１０が搭載された配線基板１０Ａが、マザーボード２２０上に搭載された電子装置２００ｂを示している。半導体装置２１０が搭載された配線基板１０Ａは、その導体部１６が、マザーボード２２０の端子２２１に、はんだ等のバンプ２２２を用いて接続され、マザーボード２２０上に搭載されている。
尚、他の配線基板１０Ｂ〜１０Ｄ，１０Ａａ，１０Ａｂを用いて、上記同様、電子装置を得ることが可能である。
次に、第６の実施の形態について説明する。
ここでは、配線基板の形成方法の一例を、第６の実施の形態として説明する。
図２１〜図２４は配線基板の形成方法の一例を示す図である。図２１〜図２４には、配線基板の各形成工程の断面を模式的に図示している。以下、図２１〜図２４を参照して、配線基板の形成方法の一例について、順に説明する。
まず、配線基板の基本構造の形成工程について述べる。
ここでは、セミアディティブ法によるビルドアップ基板の形成を例にして述べる。はじめに、図２１（Ａ）に示すようなコア層４０を準備する。コア層４０は、ガラスエポキシやセラミック等のコア基板４１と、その表裏面にパターニングされたＣｕの導体層４２と、コア基板４１を貫通し表裏面の導体層４２を接続するＣｕのビア４３とを含む。
次いで、図２１（Ｂ）に示すように、コア層４０の表裏面に、絶縁層４４となるエポキシ樹脂やポリイミド樹脂等の絶縁フィルムを積層し、その絶縁フィルムの所定の箇所にレーザーを照射し、導体層４２に通じる開口部４４ａを形成する。
次いで、図２１（Ｃ）に示すように、絶縁層４４（絶縁フィルム）の開口部４４ａにビア４５を形成し、絶縁層４４上に、そのビア４５に接続された導体層４６を形成する。ビア４５及び導体層４６は、上記のように絶縁層４４にレーザーで開口部４４ａを形成した後、その絶縁層４４上に無電解ＣｕメッキでＣｕシード層を形成する。次いで、ドライフィルムレジストの形成とそのパターニングを行い、導体層４６を形成する領域に開口部を形成したレジストパターンを形成する。次いで、そのレジストパターンをマスクにして無電解Ｃｕメッキ又は電解Ｃｕメッキを行い、その後、そのレジストパターンを剥離し、更に、剥離後に露出するＣｕシード層を除去する。これにより、図２１（Ｃ）に示したようなビア４５及び導体層４６を形成することができる。
図２１（Ｂ）及び図２１（Ｃ）に示したような工程を繰り返し、所定層数の絶縁層４４、ビア４５及び導体層４６（ビルドアップ層５１）を形成したビルドアップ基板５０ａを得る。図２１（Ｄ）には、コア層４０の表裏面にそれぞれ２層のビルドアップ層を形成したビルドアップ基板５０ａを例示している。
続いて、キャパシタの形成について述べる。
ここでは、上記のようにして形成したビルドアップ基板５０ａの上に、フィルム状キャパシタを積層し、キャパシタを内蔵する配線基板を形成する場合を例にして述べる。
はじめに、図２２（Ａ）に示すようなフィルム状キャパシタ６０を準備する。フィルム状キャパシタ６０は、絶縁層６１と、その表裏面に設けられた導体層６２とを含む。絶縁層６１には、ポリエチレンテレフタレート、ポリプロピレン、ポリカーボネート、ポリフェニレンスルフィド等の有機系材料、セラミック等の無機系材料が用いられる。このような絶縁層６１の表裏面に、例えばＣｕの導体層６２が設けられる。
次いで、図２２（Ｂ）に示すように、準備したフィルム状キャパシタ６０の導体層６２をパターニングする。この導体層６２のパターニングにより、絶縁層６１の表裏面に、信号配線のほか、電源配線（ＧＮＤプレーン層を含む）等の所定の導体パターンを形成することができる。
次いで、導体層６２をパターニングしたフィルム状キャパシタ６０を、図２３（Ａ）に示すように、絶縁フィルムを絶縁層４７として積層したビルドアップ基板５０ａの上に、積層する。
次いで、図２３（Ｂ）に示すように、レーザーを用いて、フィルム状キャパシタ６０の絶縁層６１及びその下の絶縁層４７（絶縁フィルム）を一括で除去し、ビアホール６３を形成する。
次いで、図２３（Ｃ）に示すように、ビアホール６３にビア６４を形成し、更にビルドアップ層５１を形成する。ビア６４は、ビアホール６３の形成後、無電解ＣｕメッキによるＣｕシード層の形成、ドライフィルムレジストの形成とそのパターニング、それをマスクにした無電解又は電解Ｃｕメッキ、マスクの剥離、及びＣｕシード層の除去を行うことで、形成される。ビルドアップ層５１は、上記の図２１（Ｂ）及び図２１（Ｃ）に示したような手順で絶縁層４４、ビア４５及び導体層４６を形成することで、得られる。これにより、キャパシタを内蔵する配線基板５０が形成される。
配線基板５０には、このような方法を用いて、上記第１〜第４の実施の形態で述べたような構造部１０ａ〜１０ｄのほか、信号配線、電源配線（ＧＮＤプレーン層を含む）等の所定の導体パターンが、所定の位置に形成される。
続いて、端子の形成について述べる。
上記のようにして形成される配線基板５０には、図２４（Ａ）に示すような端子７０、又は図２４（Ｂ）に示すような端子８０を形成することができる。
例えば、配線基板５０上にソルダーレジスト等の保護膜７１の形成後、無電解ニッケル（Ｎｉ）メッキ、無電解金（Ａｕ）メッキの工程を経て、Ｎｉ／Ａｕの積層膜を形成することで、図２４（Ａ）に示すような端子７０を形成することができる。無電解Ａｕメッキ後、又は無電解Ａｕメッキに替えて、はんだメッキを行ってもよい。
また、保護膜７１の形成後、はんだメッキ、はんだペーストの印刷、はんだボールの搭載等によってはんだバンプを形成することで、図２４（Ｂ）に示すような端子８０を形成することができる。尚、はんだバンプの形成後には、リフロー処理を行うことができる。
以上のような工程により、キャパシタを内蔵する配線基板５０を形成することができる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１絶縁層と、
前記第１絶縁層の第１面に設けられ、第１信号を伝送する第１配線と、
前記第１絶縁層の前記第１面と反対側の第２面に設けられ、前記第１配線の少なくとも一部と並行する第１部分を有し、前記第１配線を伝送される前記第１信号の第１成分を伝送する第２配線と
を含むことを特徴とする配線基板。
（付記２） 前記第１部分の長さによって前記第１配線と前記第２配線の間の容量値を可変としたことを特徴とする付記１に記載の配線基板。
（付記３） 前記第１面に設けられ、前記第１配線に接続された第１ランドと、
前記第２面の、前記第１ランドと対向する位置とは異なる位置に設けられ、前記第２配線に接続された第２ランドと
を更に含み、
前記第１ランドと前記第２ランドの間に、前記第１部分を有することを特徴とする付記１又は２に記載の配線基板。
（付記４） 前記第１絶縁層の前記第１面側に設けられ、前記第１ランドに接続された第１ビアと、
前記第１絶縁層の前記第２面側に設けられ、前記第２ランドに接続された第２ビアと
を更に含むことを特徴とする付記３に記載の配線基板。
（付記５） 前記第１絶縁層の前記第１面側に設けられ、前記第１ランドに接続された第１ビアと、
前記第１絶縁層を貫通し、前記第２ランドに接続された第２ビアと
を更に含むことを特徴とする付記３に記載の配線基板。
（付記６） 前記第１面に設けられ、第２信号を伝送する第３配線と、
前記第２面に設けられ、前記第３配線の少なくとも一部と並行する部分であって前記第１部分とは異なる長さの第２部分を有し、前記第３配線を伝送される前記第２信号の第２成分を伝送する第４配線と
を更に含むことを特徴とする付記１乃至５のいずれかに記載の配線基板。
（付記７） 前記第１絶縁層の前記第２面側に設けられ、前記第２配線及び前記第４配線にそれぞれ接続された第１ビア及び第２ビアと、
前記第１ビアの近傍及び前記第２ビアの近傍にそれぞれ設けられ、グランド電位とされる第３ビア及び第４ビアと
を含み、
前記第１ビアと前記第３ビアの距離、及び前記第２ビアと前記第４ビアの距離が一定であることを特徴とする付記６に記載の配線基板。
（付記８） 前記第１面に、前記第１配線と並行して設けられ、第３信号を伝送する第５配線と、
前記第２面に、前記第２配線と並行して設けられ、前記第５配線の少なくとも一部と並行する第３部分を有し、前記第５配線を伝送される前記第３信号の第３成分を伝送する第６配線と
を更に含むことを特徴とする付記１乃至５のいずれかに記載の配線基板。
（付記９） 前記第１絶縁層の前記第１面側又は前記第２面側に設けられ、前記第１絶縁層よりも誘電率が低い第２絶縁層を更に含むことを特徴とする付記１乃至８のいずれかに記載の配線基板。
（付記１０） 配線基板と、
前記配線基板に搭載された電子部品と
を含み、
前記配線基板は、
第１絶縁層と、
前記第１絶縁層の第１面に設けられ、第１信号を伝送する第１配線と、
前記第１絶縁層の前記第１面と反対側の第２面に設けられ、前記第１配線の少なくとも一部と並行する第１部分を有し、前記第１配線を伝送される前記第１信号の第１成分を伝送する第２配線と
を含むことを特徴とする電子装置。
（付記１１） 配線基板を準備する工程と、
前記配線基板に電子部品を搭載する工程と
を含み、
前記配線基板は、
第１絶縁層と、
前記第１絶縁層の第１面に設けられ、第１信号を伝送する第１配線と、
前記第１絶縁層の前記第１面と反対側の第２面に設けられ、前記第１配線の少なくとも一部と並行する第１部分を有し、前記第１配線を伝送される前記第１信号の第１成分を伝送する第２配線と
を含むことを特徴とする電子装置の製造方法。
１０Ａ，１０Ａａ，１０Ａｂ，１０Ｂ，１０Ｃ，１０Ｄ，５０，１００ 配線基板
１０ａ，１０ｂ，１０ｃ，１０ｄ，１００ａ，１００ｂ，１００ｃ 構造部
１１ａ，１１ｂ，１１ｃ，４４，４７，６１，９１ａ，９１ｂ，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ 絶縁層
１２，１３，９３ａ，９３ｂ，９６ｂ，１０４ 配線
１２ａ，１３ａ，１０４ａ，１０４ｂ ランド
１４，１６，３１，３３，１０２，１０３，１０６，１０８ 導体部
１５，１７，３０，３２，４３，４５，６４，９２ａ，９２ｂ，９５ａ，９６ａ，１０５，１０７，１０９ ビア
１８，１１０ キャパシタ
２０，１２０ ＧＮＤプレーン層
２１，１２１ ＧＮＤビア
２１ａ，２１ｂ，２１ｃ，１２１ａ，１２１ｂ，１２１ｄ ＧＮＤビア部
２２，２３，１２２，１２３ ＧＮＤ導体部
４０ コア層
４１，９５ コア基板
４２，４６，６２ 導体層
４４ａ 開口部
５０ａ ビルドアップ基板
５１ ビルドアップ層
６０ フィルム状キャパシタ
６３ ビアホール
７０，８０，２１１，２２１ 端子
７１ 保護膜
９０ａ，９０ｂ，９６ 層
２００ａ，２００ｂ 電子装置
２１０ 半導体装置
２１２，２２２ バンプ
２２０ マザーボード

Claims (5)

  1. 第１絶縁層と、
    前記第１絶縁層の第１面に設けられ、第１信号を伝送する第１配線と、
    前記第１絶縁層の前記第１面とは反対側の第２面に前記第１配線と並行して設けられ、前記第１配線を伝送される前記第１信号の第１成分を伝送する第２配線と、
    前記第１面の、前記第２配線の一端部と対向する位置に設けられ、前記第１配線の一端部に接続された第１ランドと、
    前記第２面の、前記第１配線の他端部と対向する位置に設けられ、前記第２配線の他端部に接続された第２ランドと
    を含み、
    前記第１配線は、前記第１ランドから前記第２ランドと対向する位置まで設けられ、
    前記第２配線は、前記第２ランドから前記第１ランドと対向する位置まで設けられる
    ことを特徴とする配線基板。
  2. 前記第１面に設けられ、第２信号を伝送する第３配線と、
    前記第２面に設けられ、前記第３配線の少なくとも一部と並行する第１部分を有し、前記第３配線を伝送される前記第２信号の第２成分を伝送する第４配線と
    を更に含むことを特徴とする請求項１に記載の配線基板。
  3. 前記第１絶縁層の前記第２面側に設けられ、前記第２配線及び前記第４配線にそれぞれ接続された第１ビア及び第２ビアと、
    前記第１ビアの近傍及び前記第２ビアの近傍にそれぞれ設けられ、グランド電位とされる第３ビア及び第４ビアと
    を含み、
    前記第１ビアと前記第３ビアの距離、及び前記第２ビアと前記第４ビアの距離が一定であることを特徴とする請求項２に記載の配線基板。
  4. 前記第１面に、前記第１配線と並行して設けられ、第３信号を伝送する第５配線と、
    前記第２面に、前記第２配線及び前記第５配線と並行して設けられ、前記第５配線を伝送される前記第３信号の第３成分を伝送する第６配線と
    を更に含むことを特徴とする請求項１に記載の配線基板。
  5. 配線基板と、
    前記配線基板に搭載された電子部品と
    を含み、
    前記配線基板は、
    第１絶縁層と、
    前記第１絶縁層の第１面に設けられ、第１信号を伝送する第１配線と、
    前記第１絶縁層の前記第１面とは反対側の第２面に前記第１配線と並行して設けられ、前記第１配線を伝送される前記第１信号の第１成分を伝送する第２配線と、
    前記第１面の、前記第２配線の一端部と対向する位置に設けられ、前記第１配線の一端部に接続された第１ランドと、
    前記第２面の、前記第１配線の他端部と対向する位置に設けられ、前記第２配線の他端部に接続された第２ランドと
    を含み、
    前記第１配線は、前記第１ランドから前記第２ランドと対向する位置まで設けられ、
    前記第２配線は、前記第２ランドから前記第１ランドと対向する位置まで設けられる
    ことを特徴とする電子装置。
JP2013137722A 2013-07-01 2013-07-01 配線基板及び電子装置 Expired - Fee Related JP6379453B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013137722A JP6379453B2 (ja) 2013-07-01 2013-07-01 配線基板及び電子装置
EP20140171306 EP2822365A1 (en) 2013-07-01 2014-06-05 Wiring board and electronic apparatus
US14/299,229 US9491860B2 (en) 2013-07-01 2014-06-09 Wiring board and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013137722A JP6379453B2 (ja) 2013-07-01 2013-07-01 配線基板及び電子装置

Publications (2)

Publication Number Publication Date
JP2015012208A JP2015012208A (ja) 2015-01-19
JP6379453B2 true JP6379453B2 (ja) 2018-08-29

Family

ID=50846878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013137722A Expired - Fee Related JP6379453B2 (ja) 2013-07-01 2013-07-01 配線基板及び電子装置

Country Status (3)

Country Link
US (1) US9491860B2 (ja)
EP (1) EP2822365A1 (ja)
JP (1) JP6379453B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6424811B2 (ja) * 2015-12-22 2018-11-21 株式会社Ｓｏｋｅｎ 多層基板およびその多層基板の製造方法
KR20170087758A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 인쇄회로기판
KR102410799B1 (ko) 2017-11-28 2022-06-21 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
KR102064873B1 (ko) 2018-02-21 2020-01-10 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
US11480910B2 (en) * 2019-06-11 2022-10-25 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and image forming apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD135016A1 (de) * 1978-03-16 1979-04-04 Aribert Scheffel Streifenleitungsrichtungskoppler geringer koppeldaempfung
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
JPH1093248A (ja) 1996-09-18 1998-04-10 Kyocera Corp 多層配線基板
US5972231A (en) * 1997-10-31 1999-10-26 Ncr Corporation Imbedded PCB AC coupling capacitors for high data rate signal transfer
DE19837025A1 (de) * 1998-08-14 2000-02-17 Rohde & Schwarz Richtkoppler
JP3803204B2 (ja) * 1998-12-08 2006-08-02 寛治 大塚 電子装置
JP2001244708A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波部品
JP4442351B2 (ja) 2004-07-27 2010-03-31 パナソニック株式会社 セラミック多層基板およびその製造方法
JP2007180292A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
JP2009111084A (ja) * 2007-10-29 2009-05-21 Kyocera Corp プリント基板
JP2009200108A (ja) 2008-02-19 2009-09-03 Nec Corp 配線基板
KR101084249B1 (ko) * 2009-12-24 2011-11-17 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 송수신 모듈
TW201204197A (en) * 2010-07-01 2012-01-16 Hon Hai Prec Ind Co Ltd Printed circuit board

Also Published As

Publication number Publication date
JP2015012208A (ja) 2015-01-19
EP2822365A1 (en) 2015-01-07
US9491860B2 (en) 2016-11-08
US20150000967A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
US11800636B2 (en) Electronic substrate having differential coaxial vias
JP6379453B2 (ja) 配線基板及び電子装置
JP2014027212A (ja) プリント配線板
JP2007116179A (ja) 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法
JP2005191518A (ja) 斜行バイアが形成された印刷回路基板およびパッケージ
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
CN102686053A (zh) 多层布线基板的制造方法
JP2009021511A (ja) プリント配線基板および電子装置
US20160086885A1 (en) Package substrate
JP2015159167A (ja) プリント配線板及びプリント配線板の製造方法
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
JP5050655B2 (ja) ビルドアップ基板、それを有する電子部品及び電子機器
JP2020088005A (ja) 配線基板及び半導体装置
JP4452065B2 (ja) 配線基板の製造方法
US9263784B2 (en) Package substrate
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2009088063A (ja) 半導体装置およびその設計方法
KR100744082B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
TWM553914U (zh) 用於高速傳輸之印刷電路板
TWI829353B (zh) 封裝基板及其製法
KR102662860B1 (ko) 인쇄회로기판
JP2017216327A (ja) 多層プリント配線板およびその製造方法
JP5739363B2 (ja) 配線基板
JP2023113419A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6379453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees