JPH05183307A - ストリップラインフィルタの帯域幅調整方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 帯域幅の調整を組立後にも可能にする。 【構成】 ストリップラインフィルタをストリップライ
ンの形成された誘電体基板１０とそれを挟む２枚の誘電
体基板２０ａ，２０ｂで構成した積層体とし、その側面
に形成した端子電極１８，１９を２枚の誘電体基板２０
ａ，２０ｂの表面まで伸ばす。入出力端子電極１８，１
９と誘電体基板の表面に形成された接地電極２１との間
隔（距離）を導体膜を削ることによって変え、それに応
じて帯域幅を変化させる。間隔を広くすることによっ
て、帯域幅は狭くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、100MHzを超える高周波
帯域で利用可能なストリップラインフィルタの帯域幅調
整方法に係るもので、誘電体基板表面に１ターン以上の
導体パターンが形成されたストリップラインフィルタの
組み立て後においても可能な帯域幅調整方法に関するも
のである。

【０００２】

【従来の技術】移動通信機等の数100MHz帯域で利用可能
な共振器、フィルタの需要が高まっている。従来、ヘリ
カル共振器（フィルタ）、誘電体共振器（フィルタ）等
が利用されているが、共振周波数の波長によって寸法が
制約されるので小型化には限界がある。また、焼成の際
の寸法精度の問題から調整が必要となる場合が多い。そ
の上、組立工程等においても多くの工数を必要とし、精
度が良くて製造が容易な共振器、フィルタが望まれてい
る。

【０００３】また、ヘリカルフィルタ、誘電体フィルタ
では、基本周波数の３倍の高調波が発生する問題があ
り、これをいかにして除去するかが大きな問題となって
いる。

【０００４】そこで、発明者は特願平3-183290号におい
て、誘電体基板の少なくとも一表面に、周回する複数の
インダクタ用導体パターンを具え、その導体パターンは
近接して配置されるとともに、その導体パターンの一端
は入出力端に接続され、他端は接地されたストリップラ
インフィルタを提案した。

【０００５】図３は、そのストリップラインフィルタの
平面図であり、（ａ）は上面、（ｂ）は下面を示したも
のである。誘電率が20程度のセラミック基板10の表裏面
に、導体のストリップライン11、12を形成する。この導
体のストリップライン11、12は基板10に形成されたスル
ーホール17で接続され、連続した一本のストリップライ
ンを形成する。

【０００６】導体ストリップライン11は表面側に約１タ
ーン半の周回する導体パターンとして形成される。スル
ーホール17で接続される裏面の導体ストリップライン12
も２ターン弱周回する導体パターンとして形成され、端
部は基板側面に引き出されている。この表裏の導体パタ
ーンは表裏面で重なり合い、対向するように形成する。
同一方向に延びるように形成するため、すべての導体パ
ターンが重なり合い対向することは不可能であるが、大
部分を重ねることはできる。これは、導体パターン間に
容量を持たせるためである。もちろん、同じ面の導体パ
ターン間にも容量が得られるように近接して配置するこ
とが望ましい。

【０００７】導体ストリップライン11、13の端部は導体
膜15、16と対向して、入出力結合容量を得る。この誘電
体基板10は、図４に示したように、２枚の厚い誘電体基
板20ａ、20ｂに挟まれるように接着、積層される。そし
て、入出力結合容量を得る導体膜15、16は、入出力端子
電極18、19に接続される。入出力端子電極18、19は３枚
の誘電体の積層体の側面を中心に２枚の誘電体基板の表
面に跨がるように形成しておく。これによって、プリン
ト配線板上に直接搭載、接続することができる。また、
入出力端子電極18、19以外の表面、側面は接地電極21を
形成し、シールドすることが望ましい。

【０００８】

【発明が解決しようとする課題】フィルタとしての特性
の一つとして通過帯域幅があり、中心周波数に対して一
定の帯域に調整することが必要となる場合がある。しか
し、端子電極やアース電極を形成した後に調整すること
はできなかった。

【０００９】本発明は、フィルタの組立、電極形成の後
でも通過帯域幅を調整できる方法を提供するものであ
る。

【００１０】

【課題を解決するための手段】本発明は、入出力端子電
極と接地電極との間隔の調整することによって、上記の
課題を解決するものである。

【００１１】すなわち、誘電体基板の表裏面にスルーホ
ールで接続されて周回し、表裏面で重なり合うように配
置されたインダクタ用導体パターンを具え、その誘電体
基板が２枚の誘電体基板に挟まれて一体化され、それら
の２枚の誘電体基板の表面およびその間の３枚の誘電体
基板の積層体の一側面に跨がる入出力端子電極が形成さ
れたストリップラインフィルタの帯域幅調整方法におい
て、３枚の誘電体基板の積層体の入出力電極が形成され
る側面を除く他の側面および２枚の誘電体基板の表面
に、入出力端子電極とは絶縁された接地電極が形成さ
れ、接地電極の入出力端子側の導体膜を除去することに
より、入出力端子電極と接地電極の間隔を調整して帯域
幅を調整することに特徴を有するものである。

【００１２】

【作用】本発明の原理については充分に解明されていな
いが、入出力端子電極と接地電極との間隔（距離）を調
整することによって帯域幅が変化し、間隔を大きくする
と帯域幅が狭くなることが確認された。

【００１３】

【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。

【００１４】図１は、本発明の実施例を示す斜視図であ
る。二枚の誘電体基板20ａ、20ｂに挟まれた誘電体基板
10には、前記のようなストリップライン電極および入出
力結合用電極が形成され、入出力端子電極18、19と接続
されている。入出力端子電極は、誘電体基板20ａ、20ｂ
と誘電体基板10の３枚の誘電体基板の積層体の側面を中
心に、誘電体基板20ａ、20ｂの表面に伸びて形成されて
いる。

【００１５】誘電体基板の積層体の他の側面および誘電
体基板20ａ、20ｂの表面には接地電極21が形成される。
この接地電極21は、入出力端子電極18、19とは絶縁され
ており、また、入出力端子電極18、19間の信号の漏れを
防止するために、それらの間に跨がるように形成しても
よい。

【００１６】なお、この例では、誘電体基板は縦 5.0m
m、横 5.7mmで誘電率が20のものを、中の１枚の厚みを
0.2mm とし、両側の２枚の厚みを1.2mm とした。誘電体
基板20ａ、20ｂの表面の誘電体の露出部分すなわち電極
の形成されない部分の大きさを0.7mm× 2.4mmとし、入
出力端子電極の先端部と接地電極の間隔（距離）ｄを変
えることによる帯域幅の変化を測定した。

【００１７】すなわち、接地電極21の入出力端子電極側
の端部の導体膜22を除去して除々に間隔を広げて、その
ときの周波数帯域幅を測定した。図２はその測定結果を
示したもので、当初0.2mm から0.5mm 、1.0mm と広げて
測定した例である。中心周波数883MHzのフィルタで、ｄ
が0.2mm のとき帯域幅（Ｂｗ）は35.6MHz で中心周波数
比では4.03％であったが、0.5mm 、1.0mm のときはそれ
ぞれ、34.0MHz 、31.6MHz となっており、3.85％、3.58
％と次第に狭くなる結果を得た。

【００１８】

【発明の効果】本発明によれば、ストリップラインフィ
ルタの周波数通過帯域幅を所望の特性に調整することが
可能となる。

【００１９】しかも、組立、電極形成後に調整が可能で
あり、製造の面でも工数の低減、歩留りの向上の点で大
幅な改善が可能となる。

【図面の簡単な説明】

【図１】 本発明の実施例を示す斜視図

【図２】 特性の変化の説明図

【図３】 本発明を適用するストリップラインフィルタ
の主要部の平面図

【図４】 本発明を適用するストリップラインフィルタ
組立時の斜視図

【符号の説明】

18、19：入出力端子電極 20 ：誘電体基板 21 ：接地電極

【手続補正書】

【提出日】平成４年７月３日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

Claims (1)

【特許請求の範囲】
1. 【請求項１】 誘電体基板の表裏面にスルーホールで接
   続されて周回し、表裏面で重なり合うように配置された
   インダクタ用導体パターンを具え、その誘電体基板が２
   枚の誘電体基板に挟まれて一体化され、それらの２枚の
   誘電体基板の表面およびその間の３枚の誘電体基板の積
   層体の一側面に跨がる入出力端子電極が形成されたスト
   リップラインフィルタの帯域幅調整方法において、３枚
   の誘電体基板の積層体の入出力電極が形成される側面を
   除く他の側面および２枚の誘電体基板の表面に、入出力
   端子電極とは絶縁された接地電極が形成され、接地電極
   の入出力端子側の導体膜を除去することにより、入出力
   端子電極と接地電極の間隔を調整して帯域幅を調整する
   ことを特徴とするストリップラインフィルタの帯域幅調
   整方法。