CN104364897A - 元件收纳用封装件以及安装结构体 - Google Patents

元件收纳用封装件以及安装结构体 Download PDF

Info

Publication number
CN104364897A
CN104364897A CN201380031066.0A CN201380031066A CN104364897A CN 104364897 A CN104364897 A CN 104364897A CN 201380031066 A CN201380031066 A CN 201380031066A CN 104364897 A CN104364897 A CN 104364897A
Authority
CN
China
Prior art keywords
wiring conductor
formation region
framework
packaging part
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380031066.0A
Other languages
English (en)
Other versions
CN104364897B (zh
Inventor
川头芳规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN104364897A publication Critical patent/CN104364897A/zh
Application granted granted Critical
Publication of CN104364897B publication Critical patent/CN104364897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/03—Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种元件收纳用封装件(2)，具备：基板(4)、框体(5)、输入输出端子(6)。此外，输入输出端子(6)具有：在多个电介质层(6a)与多个接地层(6b)交替层叠而成的层叠体中从位于框体(5)内的上表面穿过内部并形成至位于框体(5)外的下表面的布线导体(7)、和与下表面的布线导体(7)连接的导线端子(8)。多个接地层(6b)在上下方向上穿过输入输出端子(6)内的布线导体(7)的周围设置非形成区域，非形成区域从上方朝向下方，具有第1非形成区域(F1)、面积比第1非形成区域(F1)小的第2非形成区域(F2)、和面积比第2非形成区域(F2)大的第3非形成区域(F3)。

Description

元件收纳用封装件以及安装结构体
技术领域
本发明涉及一种能够安装元件的元件收纳用封装件(package)以及安装了元件的安装结构体。
背景技术
近年来，随着设备的小型化，开发了能够安装半导体元件、发光二极管、压电元件、水晶振子、激光二极管或者光敏二极管等元件的小型的元件收纳用封装件(例如，参照日本特开2004-153165号公报)。另外，在日本特开2004-153165号公报中提出的元件收纳用封装件具备：基板、设置在基板上的框体、设置在框体的一部分的输入输出端子，在输入输出端子的上表面，安装有将框体内与框体外电连接的导线端子。
特别地，在光通信、微波通信或者毫米波通信等使用高频的高频用元件收纳用封装件中，存在越是高频带，高频的控制越难，高频电路设计变得越困难这样的技术问题。
发明内容
本发明鉴于上述课题而作出，其目的在于，提供一种能够优化高频带处的频率特性的元件收纳用封装件以及安装结构体。
发明概要
与本发明的一个实施方式有关的元件收纳用封装件具备：基板，其在上表面具有用于安装元件的安装区域；框体，其具有在所述基板上按照沿着外周来包围所述安装区域的方式而设置的框状部、以及在所述框状部在沿着所述基板的上表面的方向上形成的贯通部；和输入输出端子，其被设置在所述贯通部，并将所述框体内与所述框体外电连接。此外，所述输入输出端子具有：在多个电介质层与多个接地层交替层叠而成的层叠体中从位于所述框体内的上表面穿过内部并形成至位于所述框体外的下表面的布线导体、和与下表面的所述布线导体连接的导线端子。进一步地，在至少3层的所述接地层，在上下方向上穿过的所述布线导体的周围设置非形成区域。此外，所述非形成区域从所述层叠体内的上方朝向下方按顺序具有：第1非形成区域、面积比所述第1非形成区域小的第2非形成区域、和面积比所述第2非形成区域大的第3非形成区域。
此外，与本发明的一个实施方式有关的安装结构体具备：所述元件收纳用封装件、和安装在所述元件收纳用封装件的所述安装区域的元件。
附图说明
图1是从一个方向来观察与本发明的一个实施方式有关的安装结构体的简要立体图。
图2是从另一个方向来观察与本发明的一个实施方式有关的安装结构体的简要立体图。
图3是表示沿着图1的X-X的输入输出端子的内部的一部分的简要立体图，表示多个接地层、布线导体以及导线端子。
图4是将图3的一部分A放大了的部分放大图。
图5是沿着图1的X-X的输入输出端子的截面图。
图6是表示与本发明的一个实施方式有关的安装结构体的频率特性的图表。
图7是俯视来看布线导体与接地层的关系的俯视图。
图8是俯视来看布线导体与接地层的关系的俯视图。
图9是俯视来看布线导体与接地层的关系的俯视图。
图10是俯视来看布线导体与接地层的关系的俯视图。
图11是俯视来看布线导体与接地层的关系的俯视图。
图12是俯视来看布线导体与接地层的关系的俯视图。
图13是俯视来看与一个变形例有关的布线导体与接地层的关系的俯视图。
具体实施方式
<安装结构体的结构>
如图1或者图2所示，安装结构体1具备：元件收纳用封装件2、和设置在元件收纳用封装件2的安装区域R的元件3。元件收纳用封装件2用于对由例如半导体元件、晶体管、激光二极管、光敏二极管或闸流晶体管(thyristor)等有源元件、或者电阻器、电容器、太阳能电池、压电元件、水晶振子或陶瓷振荡器等无源元件构成的元件3进行安装。
元件收纳用封装件2具备：基板4，其在上表面具有用于安装元件3的安装区域R；框体5，其具有按照沿着基板4的外周来包围安装区域R的方式而设置在基板4上的框状部5a、以及在框状部5a在沿着基板4的上表面的平面方向上形成的贯通部5b；和输入输出端子6，其被设置在贯通部5b，并将框体5内与框体5外电连接。
元件3被安装在底座3a上。底座3a被设置在元件收纳用封装件2的内部的安装区域R。底座3a是用来安装元件3的，能够对元件3的高度位置进行调整。底座3a由绝缘材料构成，在底座3a的上表面形成与元件3电连接的电布线。
元件收纳用封装件2适用于对与高耐压化、大电流化、大功率化或者高速、高频化对应的元件进行安装并使其作用，作为元件3的一个例子，对半导体元件进行安装。此外，元件收纳用封装件2具备：基板4，其在上表面具有用于安装元件3的安装区域R；框体5，其具有按照沿着基板4的外周来包围安装区域R的方式而设置在基板4上的框状部5a、以及在框状部5a在沿着基板4的上表面的平面方向上形成的贯通部5b；和输入输出端子6，其被设置在贯通部5b，并将框体5内与框体5外电连接。
基板4是矩形形状的金属板，由例如铜、铁、钨、钼、镍或钴等金属材料、或者含有这些金属材料的合金构成。另外，基板4的热传导率被设定为例如15W/(m·K)以上450W/(m·K)以下。基板4的热膨胀系数被设定为例如3×10-6/K以上28×10-6/K以下。
此外，在基板4的四角形成：向外部延伸的延伸部4a、和在延伸部4a用于与外部基板螺纹紧固的螺纹孔4b。另外，将螺丝钉、螺栓穿过螺纹孔4b来与外部基板固定。
基板4通过对将熔化了的金属材料浇铸在铸模中而固化了的铸块，使用现有公知的滚轧加工或者冲压加工等金属加工法，从而制作成规定形状。此外，基板4的除了延伸部4a的俯视时的一边的长度被设定为例如5mm以上50mm以下。此外，基板4的上下方向的厚度被设定为例如0.3mm以上5mm以下。
此外，为了防止氧化腐蚀，基板4的表面使用电镀法或者无电解镀法，来形成镍或者金等金属层。另外，金属层的厚度被设定为例如0.5μm以上9μm以下。
框体5在基板4上沿着基板4的外周而被设置。框体5具备：框状部5a，其包围基板4的安装区域R；和贯通部5b，其在框状部5a在沿着基板4的上表面的平面方向上形成。框状部5a的4边中，3边被切开。并且，在被切开的部位设置输入输出端子6。框体5通过银铜焊剂等钎料来接合在基板4上。
框体5由例如铜、铁、钨、钼、镍或钴等金属材料、或者含有这些金属材料的合金构成。框体5具备将从元件3产生的热高效地向外部放热的功能以及吸收或分散热应力的功能。另外，框体5的热传导率被设定为例如15W/(m·K)以上450W/(m·K)以下。框体5的热膨胀系数被设定为例如3×10-6/K以上28×10-6/K以下。另外，框体5的上下方向的厚度被设定为例如5mm以上20mm以下。另外，俯视框体5时的框的厚度被设定为例如0.5mm以上3mm以下。
此外，框体5的侧面的一边，设置使来自设置在外部的光纤的光导通到由框体5围起的区域的透光性构件5c。透光性构件5c由例如塑料、玻璃或者蓝宝石等透光性材料构成。
如图3所示，输入输出端子6被设置在基板4的边缘，能够将框体5内与框体5外电连接。输入输出端子6是将多个电介质层6a与在多个电介质层6a的上表面或者下表面的一部分形成的多个接地层6b交替层叠而成的层叠体。电介质层6a是绝缘材料，由例如氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或者玻璃陶瓷等陶瓷材料构成。另外，电介质层6a的介电常数为例如4.7以上9.9以下。此外，接地层6b由导电材料构成，例如由铜、铁、钨、钼、镍或钴等金属材料、或者含有这些金属材料的合金构成。
输入输出端子6在由框体5围起的部位存在槽口C，具有：布线导体7，其从槽口C内通过内部一直形成到下表面；和导线端子8，其与下表面的布线导体7连接。另外，布线导体7与多个接地层6b电绝缘。另外，输入输出端子6形成有从上表面起形成到位于框体5内的侧面的槽口C。
输入输出端子6可以将多层层叠来形成。这里，对输入输出端子6的制作方法进行说明。输入输出端子6在由例如氧化铝质烧结体构成的情况下，向氧化铝、氧化硅、氧化镁、以及氧化钙等原料粉末中添加混合有机粘合剂、可塑剂、或者溶剂等来得到混合物，并得到形成为片状的生片。
此外，准备作为接地层6b以及布线导体7的原料的钨或者钼等高熔点金属粉末，向该粉末中添加混合有机粘合剂、可塑剂、或者溶剂等从而得到金属糊膏。然后，将未烧制的生片塑型为规定形状，并在规定部位印刷金属糊膏。
然后，对印刷了金属糊膏的生片进行多层层叠，通过在规定的温度下进行同时烧制，从而得到一体形成的输入输出端子6。进一步地，通过钎料来将输入输出端子6的下表面的布线导体7以及接地层6b与导线端子8连接。
导线端子8是用于将外部的电子设备等与元件3进行电连接的构件。导线端子8通过钎料来与形成在输入输出端子6的下表面的布线导体7以及接地层6b连接。并且，布线导体7以及接地层6b与导线端子8电连接。此外，在输入输出端子6的下表面，形成多个布线导体7以及接地层6b，多个布线导体7彼此被设置为隔开间隔，或者被设置为在多个布线导体7彼此之间配置接地层6b。并且，相邻的布线导体7彼此电绝缘。并且，通过将各导线端子8设置于各布线导体7以及接地层6b，从而相邻的导线端子8彼此电绝缘。另外，导线端子8由导电材料构成，例如由铜、铁、钨、钼、镍或钴等金属材料、或者含有这些金属材料的合金构成。
虽然从侧面来看，导线端子8沿着平面方向延伸，但导线端子8的一端与导线端子8的另一端之间是弯曲的。导线端子8被弯曲调整为，导线端子8的下表面的高度位置与基板4的下表面的高度位置相同。并且，基板4与导线端子8两者可以相对于外部的基板平坦地安装。并且，元件收纳用封装件2可以相对于外部的基板增加进行固定的面积，并按照相对于外部的基板不倾斜的方式来连接。其结果，元件收纳用封装件2能够相对于外部的基板稳定并强固地电连接。
至少3层接地层6b具有从俯视来看圆形的非形成区域，在非形成区域中设置在上下方向上穿过输入输出端子6内的布线导体7的一部分。从层叠体内的上方朝向下方，非形成区域按顺序由第1非形成区域F1、面积比第1非形成区域小的第2非形成区域、面积比第2非形成区域F2大的第3非形成区域构成。多个接地层6b彼此通过通孔导体6c而被设定为电气同电位。另外，通孔导体6c被设置在位于上下位置不同的接地层6b彼此之间的电介质层6a内，将位于上部的接地层6b与位于下部的接地层6b连接。
图6是表示与本实施方式有关的安装结构体1的频率特性(S参数)(反射损耗：Return Loss“S11”，透过损耗：Insertion Loss“S21”)的模拟结果的图表。本实施方式1的频率特性由实线表示，比较例由虚线表示。另外，比较例是在输入输出端子6内，在上下方向上笔直延伸的布线导体的周围设置非形成区域不变化的接地层的结构。反射损耗随着频率从0GHz变为高频而接近0dB。此外，透过损耗在频率为0GHz时是0dB，但随着变为高频，与0dB之间的偏差则逐渐变大。并且，透过损耗突然开始从0dB较大偏离的频率是所谓的共振频率。
此外，图7至图12是俯视来看布线导体7与接地层6b的关系的俯视图，表示多个布线导体7与接地层6b的接地图案。图7表示从槽口C露出的布线导体7与接地层6b。图8表示位于第1非形成区域F1的布线导体7的横截面与接地层6b。图9表示位于第2非形成区域F2的布线导体7的横截面与接地层6b。图10表示将第1布线导体7a的下部与第2布线导体7b的上部连接的布线导体7与接地层6b。图11表示位于第3非形成区域F3的布线导体7的横截面与接地层6b。图12表示将第2布线导体7b的下部与第3布线导体7c的上部连接的布线导体7与接地层6b。
布线导体7可以通过在输入输出端子6内穿过多个接地层6b的非形成区域内，从而在输入输出端子6内形成传送线路。并且，为了优化特性阻抗Z0的匹配并使反射损耗不比规定的基准值(例如，-15dB)更接近0dB，则通过从上方朝向下方，如第1非形成区域F1、第2非形成区域F2、以及第3非形成区域F3那样，在接地层6b设置缩小部(絞り)，从而能够在例如超过30Ghz的高频带，对反射损耗比基准值更接近0dB而恶化进行抑制。这里，接地层6b的缩小部是指，位于在上下方向上延伸的布线导体7的周围的层状的接地图案的非形成区域变小的部位。假设，在上下方向上笔直延伸的布线导体的周围设置非形成区域不变化的接地层6b的情况下，在频率超过30GHz的高频带，反射损耗恶化，共振频率也在大约30GHz产生。因此，通过在输入输出端子6内设置第2非形成区域F2，并缩小接地层6b与布线导体7之间的距离，从而即使在频率30GHz，也能够使反射损耗比基准值更远离0dB，进一步地，能够维持为将透过损耗接近于0dB的状态。并且，与本实施方式有关的安装结构体1能够在高频带，使共振频率更向高频侧移动，并将共振频率设置为大约44GHz，并能够优化频率特性。
布线导体7在槽口C的上表面露出。并且，在槽口C的上表面露出的布线导体7通过例如焊线，与元件3的电极和形成在底座3a的上表面的电布线电连接。此外，布线导体7从槽口C的上表面向输入输出端子6内延伸。进一步地，布线导体7穿过输入输出端子6内，延伸到输入输出端子6的下表面。并且，元件3通过布线导体7，来与输入输出端子6电连接。另外，在第1布线导体7a、第2布线导体7b以及第3布线导体7c为圆柱状的情况下，输入输出端子6内的布线导体7的直径被设定为例如0.1mm以上0.2mm以下。此时的电介质层6a的介电常数是8.6。
布线导体7包含：第1布线导体7a，其在上下方向上穿过输入输出端子6内；第2布线导体7b，其上部与第1布线导体7a的下部电连接，比第1布线导体7a更靠近框体5外地穿过输入输出端子6内；和第3布线导体7c，其上部与第2布线导体7b的下部电连接，比第2布线导体7b更靠近框体5外地在上下方向上穿过输入输出端子6内。通过将输入输出端子6内的在上下方向上延伸的布线导体7分割为多个并配置为阶梯状，将布线导体7的上下方向的长度分割得较短，从而能够使输入输出端子6内的布线导体7在上下方向上产生的共振变大的情况、以及输入输出端子6内的布线导体7a整体在上下方向上的共振向高频侧移动。
此外，第1布线导体7a的上下方向的长度被设定为比第2布线导体7b的上下方向的长度以及第3布线导体7c的上下方向的长度长。此外，第2布线导体7b的上下方向的长度被设定为比第3布线导体7c的上下方向的长度长。通过使第1布线导体7a的上下方向的长度比第2布线导体7b的上下方向的长度和第3布线导体7c的上下方向的长度长，进一步地，使第2布线导体7b的上下方向的长度比第3布线导体7c的上下方向的长度长，从而能够在导线端子8与元件3之间的布线导体7中，通过第3布线导体7c来迅速地将来自导线端子8的信号转换为同轴模式，并通过第2布线导体7b来顺畅地减小从特性阻抗的基准值的偏离，进一步成为通过第1布线导体7a来抑制了共振的同轴模式的传送方式。
此外，与设置了第1布线导体7a的多个电介质层6a对应地，设置第1非形成区域F1以及第2非形成区域F2。也就是说，第1非形成区域F1以及第2非形成区域F2位于形成第1布线导体7a的多层内。通过与第1布线导体7a对应地，使在多个电介质层6a上形成的接地层6b的非形成区域的面积发生变化，从而能够相对于在输入输出端子6内的上下方向上笔直的第1布线导体7a，仅使接地层6b的接地图案变化。并且，能够减少布线导体7与接地层6b之间的距离发生复杂变化的部位，并且穿过布线导体7的电信号难以从规定的基准值、例如50Ω的特性阻抗偏离。另外，在第1非形成区域F1中，布线导体7与接地层6b之间的距离被设定为例如0.54mm以上0.6mm以下。此外，在第2非形成区域F2中，布线导体7与接地层6b之间的距离被设定为例如0.364mm以上0.556mm以下。此外，在第3非形成区域F3中，布线导体7与接地层6b之间的距离被设定为例如0.54mm以上0.6mm以下。
沿着框体5的框状部5a上连续地通过钎料来设置密封圈9。在按照覆盖框体5内的方式来设置盖体10时，密封圈9与盖体10连接。另外，密封圈9由与盖体10之间的缝焊性好的例如铜、钨、铁、镍或钴等金属材料或者包含多种这些金属材料的合金构成。另外，密封圈9的热膨胀系数被设定为例如4×10-6/K以上16×10-6/K以下。
此外，盖体10按照覆盖框体5内的元件3的方式，被设置在密封圈9上。盖体10对由框体5围起的区域进行气密密封。盖体10由例如铜、钨、铁、镍或钴等金属材料、或者包含多种这些金属材料的合金、或者氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或者玻璃陶瓷等陶瓷材料构成。此外，盖体10通过例如缝焊来与密封圈9上接合，通过焊锡或者钎料等接合构件来与密封圈9上接合。
通过将真空状态或者氮气等来填充框体5围起的区域，并将盖体10设置在密封圈9上，从而能够将由框体5围起的区域设为被气密密封了的状态。盖体10在规定气氛下被载置在密封圈9上，通过进行缝焊而被安装在密封圈9上。此外，盖体10可以通过例如钎料、玻璃接合材料或者树脂接合材料等接合材料来安装。
与本实施方式有关的安装结构体1以及元件收纳用封装件2是，多个接地层6b从俯视来看具有圆形形状的非形成区域，在非形成区域设置在上下方向上穿过输入输出端子6内的布线导体7的一部分，进一步地，非形成区域从上方朝向下方设置有：第1非形成区域F1、面积比第1非形成区域F1小的第2非形成区域F2、和面积比第2非形成区域F2大的第3非形成区域。这样，通过在输入输出端子6内设置使接地层6b与布线导体7之间的距离缩小的区域，从而能够在高频带，使共振频率更向高频移动，并优化从30GHz到大约42GHz的频率特性。
本发明并不限定于上述实施方式，在不脱离本发明的主旨的范围内可以进行各种变更、改进等。另外，在上述的实施方式中，将非形成区域设为圆形，但不限定于此。只要能够优化元件收纳用封装件的频率特性，非形成区域的形状也可以是例如椭圆形状、矩形形状或者多角形状等。
具体来讲，如图13所示，非形成区域的形状也可以成为具有圆形形状部以及从圆形形状部向四方延伸的凸部的形状。从俯视来看，非形成区域Fa具有：第1突出部Fa1，其分别从圆形形状部的非形成区域向X方向的两侧突出；以及第2突出部Fa2，其分别向Y方向的两侧突出。此外，由于与变形例有关的元件收纳用封装件的非形成区域为交叉形状，因此能够在不增大除了第1突出部Fa1以及第2突出部Fa2以外的、被设置为圆形形状的非形成区域Fa的半径的情况下，通过第1突出部Fa1以及第2突出部Fa2来将布线导体7与接地层6b之间产生的静电电容、以及布线导体7的特性阻抗调整为任意的值。此外，通过将第1突出部Fa1以及第2突出部Fa2以布线导体7为中心轴来轴对称地设置，从而布线导体7以及非形成区域Fa近似于轴对称的同轴线路，布线导体7能够良好地传送高频信号。并且，能够进一步优化安装结构体1的高频带下的频率特性。另外，在第1突出部Fa1以及第2突出部Fa2未以布线导体7为中心轴来轴对称地设置的情况下，布线导体7以及非形成区域Fa难以近似于同轴线路，布线导体7的频率特性降低。因此，通过将第1突出部Fa1以及第2突出部Fa2以布线导体7为中心轴而轴对称地设置，从而布线导体7能够良好地传送高频信号。
此外，如图13所示，在本变形例中，第1突出部Fa1分别向X方向(纸面的左右方向)的两侧突出，第2突出部Fa2分别向Y方向(纸面的上下方向)的两侧突出，但并不限定于此。也就是说，第1突出部Fa1可以分别向与层叠体的上下方向正交的任意的第1方向突出，第2突出部Fa2可以分别向与层叠体的上下方向以及第1方向正交的任意的第2方向突出。另外，只要从俯视来看，非形成区域Fa具有圆形形状部，并且具有从圆形形状部向X方向突出的第1突出部Fa1以及向Y方向突出的第2突出部Fa2就可以，并不特别限定形状。
此外，虽然在上述实施方式中，将输入输出端子6内的第1布线导体7a、第2布线导体7b以及第3布线导体7c的形状设为圆柱状，但并不限定于此。第1布线导体7a、第2布线导体7b以及第3布线导体7c也可以是例如棱柱状或者多棱柱状等。
<安装结构体的制造方法>
这里，对图1或者图2所示的安装结构体1的制造方法进行说明。首先，准备元件收纳用封装件2以及元件3。元件收纳用封装件2的基板4以及框体5通过对将熔化了的金属材料浇铸在铸模中而固化了的铸块，使用现有公知的滚轧加工或者冲压加工等金属加工法，从而制作成规定形状。此外，通过上述的制造方法来制作输入输出端子6。
然后，通过钎料来连接基板4与输入输出端子6。进一步地，通过钎料来将透光性构件5c嵌合并连接于框体5的贯通部5b。这样，能够制作出元件收纳用封装件2。进一步，通过钎料来在元件收纳用封装件2的安装区域R设置底座3a。进一步，在底座3a上安装元件3，通过在底座3a上设置的电布线、焊线，来将元件3的电极与框体5内的输入输出端子6的布线导体7电连接。进一步，在元件收纳用封装件2上安装密封圈9以及盖体10，从而能够制作出安装结构体1。

Claims (6)

1.一种元件收纳用封装件，具备：
基板，其在上表面具有用于安装元件的安装区域；
框体，其具有在所述基板上按照沿着外周来包围所述安装区域的方式而设置的框状部、以及在所述框状部在沿着所述基板的上表面的方向上形成的贯通部；和
输入输出端子，其被设置在所述贯通部，并将所述框体内与所述框体外电连接，
所述输入输出端子具有：在多个电介质层与多个接地层交替层叠而成的层叠体中从位于所述框体内的上表面穿过内部并形成至位于所述框体外的下表面的布线导体、和与下表面的所述布线导体连接的导线端子，
在至少3层的所述接地层，在上下方向上穿过的所述布线导体的周围设置非形成区域，所述非形成区域从所述层叠体内的上方朝向下方按顺序具有：第1非形成区域、面积比所述第1非形成区域小的第2非形成区域、和面积比所述第2非形成区域大的第3非形成区域。
2.根据权利要求1所述的元件收纳用封装件，其特征在于，
所述布线导体具有：
第1布线导体，该第1布线导体在上下方向上穿过所述层叠体内；
第2布线导体，该第2布线导体的上部与所述第1布线导体的下部电连接，并且按照比所述第1布线导体更靠近所述层叠体的所述框体外的端面的方式，在上下方向上穿过所述层叠体内；和
第3布线导体，该第3布线导体的上部与所述第2布线导体的下部电连接，并且按照比所述第2布线导体更靠近所述端面的方式，在上下方向上穿过所述层叠体内。
3.根据权利要求2所述的元件收纳用封装件，其特征在于，
所述第1布线导体的上下方向的长度比所述第2布线导体的上下方向的长度以及所述第3布线导体的上下方向的长度长，
所述第2布线导体的上下方向的长度比所述第3布线导体的上下方向的长度长。
4.根据权利要求2所述的元件收纳用封装件，其特征在于，
所述第1非形成区域以及所述第2非形成区域位于形成有所述第1布线导体的多个所述接地层内。
5.根据权利要求1所述的元件收纳用封装件，其特征在于，
在俯视下，所述非形成区域具有：在与所述层叠体的上下方向正交的第1方向上突出的第1突出部、和在与所述层叠体的上下方向以及所述第1方向正交的第2方向上突出的第2突出部。
6.一种安装结构体，具备：
权利要求1至5的任意一项所述的元件收纳用封装件；和
安装在所述元件收纳用封装件的所述安装区域的元件。
CN201380031066.0A 2012-10-29 2013-09-26 元件收纳用封装件以及安装结构体 Active CN104364897B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-237399 2012-10-29
JP2012237399 2012-10-29
JP2013132608 2013-06-25
JP2013-132608 2013-06-25
PCT/JP2013/075993 WO2014069126A1 (ja) 2012-10-29 2013-09-26 素子収納用パッケージおよび実装構造体

Publications (2)

Publication Number Publication Date
CN104364897A true CN104364897A (zh) 2015-02-18
CN104364897B CN104364897B (zh) 2017-07-25

Family

ID=50627042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380031066.0A Active CN104364897B (zh) 2012-10-29 2013-09-26 元件收纳用封装件以及安装结构体

Country Status (4)

Country Link
US (1) US9462709B2 (zh)
JP (1) JP5902825B2 (zh)
CN (1) CN104364897B (zh)
WO (1) WO2014069126A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075527A (zh) * 2016-04-26 2018-12-21 京瓷株式会社 半导体封装件及使用其的半导体装置
CN110140255A (zh) * 2016-12-28 2019-08-16 雷声公司 用于多层射频电路的互联系统及其制作方法
CN112956015A (zh) * 2018-10-30 2021-06-11 京瓷株式会社 电子部件收纳用封装件以及电子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417054B (zh) * 2016-06-27 2022-11-15 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体
JP6866789B2 (ja) * 2017-07-11 2021-04-28 富士通株式会社 電子デバイス、及び、電子デバイスの製造方法
JP7020261B2 (ja) * 2018-04-13 2022-02-16 住友電気工業株式会社 光受信モジュール用パッケージ
DE102019111145A1 (de) * 2019-04-30 2020-11-05 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Anordnung dieses Leistungshalbleitermoduls auf einem Motor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160605A (ja) * 1991-12-09 1993-06-25 Murata Mfg Co Ltd 高周波回路部品
JPH07161414A (ja) * 1993-12-08 1995-06-23 Japan Aviation Electron Ind Ltd コネクタ
JP2004153165A (ja) * 2002-10-31 2004-05-27 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ及びその実装構造
JP2004193428A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005072503A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 配線基板およびそれを用いた電子装置
US20070247258A1 (en) * 2004-04-30 2007-10-25 Sanyo Electric Co., Ltd Filter Device Substrate and Filter Device
US20110048796A1 (en) * 2008-01-30 2011-03-03 Kyocera Corporation Connector, Package Using the Same and Electronic Device
WO2012043313A1 (ja) * 2010-09-28 2012-04-05 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置
CN102473686A (zh) * 2009-09-29 2012-05-23 京瓷株式会社 元件收纳用封装及安装结构体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
JP3100232B2 (ja) * 1992-06-29 2000-10-16 新光電気工業株式会社 高周波用電子部品の信号線路
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
JP3818864B2 (ja) * 2001-03-30 2006-09-06 ユーディナデバイス株式会社 高周波半導体装置
JP5285842B2 (ja) * 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
WO2009057691A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
WO2014069123A1 (ja) * 2012-10-30 2014-05-08 京セラ株式会社 電子部品収納用容器および電子装置
DE102013102714A1 (de) * 2013-03-18 2014-09-18 Schott Ag Hochfrequenzdurchführung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160605A (ja) * 1991-12-09 1993-06-25 Murata Mfg Co Ltd 高周波回路部品
JPH07161414A (ja) * 1993-12-08 1995-06-23 Japan Aviation Electron Ind Ltd コネクタ
JP2004153165A (ja) * 2002-10-31 2004-05-27 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ及びその実装構造
JP2004193428A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005072503A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 配線基板およびそれを用いた電子装置
US20070247258A1 (en) * 2004-04-30 2007-10-25 Sanyo Electric Co., Ltd Filter Device Substrate and Filter Device
US20110048796A1 (en) * 2008-01-30 2011-03-03 Kyocera Corporation Connector, Package Using the Same and Electronic Device
CN102473686A (zh) * 2009-09-29 2012-05-23 京瓷株式会社 元件收纳用封装及安装结构体
WO2012043313A1 (ja) * 2010-09-28 2012-04-05 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075527A (zh) * 2016-04-26 2018-12-21 京瓷株式会社 半导体封装件及使用其的半导体装置
CN110140255A (zh) * 2016-12-28 2019-08-16 雷声公司 用于多层射频电路的互联系统及其制作方法
CN110140255B (zh) * 2016-12-28 2021-08-24 雷声公司 用于多层射频电路的互联系统及其制作方法
CN112956015A (zh) * 2018-10-30 2021-06-11 京瓷株式会社 电子部件收纳用封装件以及电子装置
CN112956015B (zh) * 2018-10-30 2024-05-24 京瓷株式会社 电子部件收纳用封装件以及电子装置

Also Published As

Publication number Publication date
WO2014069126A1 (ja) 2014-05-08
CN104364897B (zh) 2017-07-25
US20150173214A1 (en) 2015-06-18
JPWO2014069126A1 (ja) 2016-09-08
JP5902825B2 (ja) 2016-04-13
US9462709B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
CN104364897A (zh) 元件收纳用封装件以及安装结构体
JP6162800B2 (ja) 素子収納用パッケージおよび実装構造体
EP2237316B1 (en) Connection terminal, package using the same and electronic device
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
CN102473686B (zh) 元件收纳用封装及安装结构体
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
CN106415821B (zh) 元件收纳用封装以及安装结构体
CN104412722A (zh) 布线基板、电子装置以及发光装置
CN104113981A (zh) 多层布线基板以及具备该多层布线基板的模块
JP7350902B2 (ja) 絶縁基体、半導体パッケージおよび半導体装置
EP3937223A1 (en) Wiring board, package for electronic component, and electronic device
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2017098070A (ja) 電子装置
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
JP2014232796A (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
CN110945644A (zh) 布线基板、电子装置用封装件及电子装置
JP2004253714A (ja) リードフレーム付き配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant