CN110140255B - 用于多层射频电路的互联系统及其制作方法 - Google Patents

用于多层射频电路的互联系统及其制作方法 Download PDF

Info

Publication number
CN110140255B
CN110140255B CN201780081380.8A CN201780081380A CN110140255B CN 110140255 B CN110140255 B CN 110140255B CN 201780081380 A CN201780081380 A CN 201780081380A CN 110140255 B CN110140255 B CN 110140255B
Authority
CN
China
Prior art keywords
dielectric substrate
layer
strip line
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780081380.8A
Other languages
English (en)
Other versions
CN110140255A (zh
Inventor
T·V·斯基纳
M·K·赫恩登
J·P·黑文
A·阿克尤尔特鲁
C·R·赖斯塔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Massachusetts UMass
Raytheon Co
Original Assignee
University of Massachusetts UMass
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Massachusetts UMass, Raytheon Co filed Critical University of Massachusetts UMass
Publication of CN110140255A publication Critical patent/CN110140255A/zh
Application granted granted Critical
Publication of CN110140255B publication Critical patent/CN110140255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本文描述的系统和方法用于使用沿构成多层印刷电路板(PCB)的一个或多个带状线板的外表面形成的互连来电耦合PCB内的导体。多层PCB可以包括第一和第二带状线板，每个带状线板具有多个介电层。第一导体可以形成在多个介电层之间的第一带状线中，第二导体可以形成在多个介电层之间的第二带状线中。互连可以形成在介电层的外表面上，使得互连从第一导体延伸到第二导体。导电壁可以形成在介电层的边缘或侧部上，以形成包围互连和多层PCB板的外表面的空腔。

Description

用于多层射频电路的互联系统及其制作方法
背景技术
如本领域中已知的，过孔是指射频(RF)电路中的层之间的电连接，其穿过印刷电路板(PCB)的一个或多个相邻的层的平面。过孔广泛用于PCB电路设计中，以耦合设置在PCB的不同层上的信号路径和部件(统称为“电路”)。
过孔可以包括形成在PCB中的孔或开口，具有设置或以其他方式提供在开口中的导体以提供从开口的一端到另一端的导电路径。例如，在PCB设计中，过孔使用穿过各自的板形成的孔电连接不同的层。当过孔穿过PCB被形成时，它们可占据PCB内的宝贵空间。此外，过孔可能易于泄漏，导致该个别过孔位置周围的高场密度区域。因此，不受限制的场可以在各个层中传播，影响各PCB的性能。
发明内容
本文描述的系统和方法指向垂直发射互连(下文中“互连”)，以耦合多层射频(RF)电路(例如多层印刷电路板(PCB))的不同层。互连可以沿着构成多层PCB的一个或多个带状线板的外表面形成，以电耦合各带状线板上的导体。因此，在一个实施例中，互连可以电耦合设置在多层PCB的不同层上的导体，而不使用穿过不同层形成的孔。
例如，在多个带状线板中的相应一些带状线板上提供的带状线传输线的中心导体可以经由形成或以其他方式设置在多个带状线板的介电层的边缘或侧部上的互连电耦合，使得互连至少从第一带状线板中的第一中心导体延伸到第二带状线板中的第二中心导体。在一些实施例中，可以使用加法制造技术将互连打印到带状线板的外表面或边缘或侧部上。
导电壁可以被形成在介电层(其形成带状线板)的边缘或侧部上，以形成包围多层PCB的外表面和互连的空腔。在一些实施例中，空腔可以是空气填充的或填充有介电材料。
导电壁可以至少部分地基于互连的位置和/或尺寸，以各种不同的形状或设计来形成。例如，导电壁可以将互连与多层PCB中的周围电路电隔离，从而防止信号在信号路径之间“泄漏”的不期望的耦合(即，导电壁有助于支持并且理想地消除“泄漏”信号)。
通过沿着多层PCB的外表面形成互连，互连可以允许相邻的带状线板之间高度隔离并且最小化系统损耗。因此，如本文所述的互连系统和方法使得能够设计和制造高性能孔径。在一些实施例中，低损耗可允许较小尺寸的阵列用于特定应用。此外，多层PCB可以在宽雷达带宽下操作。
如上所述，可以使用加法制造技术形成互连。互连可以直接打印到相应多层PCB的外表面的部分上。与具有导电过孔的PCB设计相比，加法制造和消除多层PCB内的过孔可以节省成本，因此降低了制造成本。例如，本文描述的系统和方法可以实现加法制造的相控阵。
在本文寻求保护的构思的第一方面，多层印刷电路板包括具有相对的第一和第二表面的第一带状线板，第一带状线板具有形成为多层印刷电路板内的第一信号路径的第一导体，以及具有相对的第一和第二表面的第二带状线板，第二带状线板具有形成为多层印刷电路板内的第二信号路径的第二导体。该多层印刷电路板还包括设置在第一带状线板的第二表面和第二带状线板的第一表面之间的导电层，设置为将第一信号路径(即，第一导体)耦合到第二信号路径(即，第二导体)的互连，该互连沿第一和第二带状线板的外表面的部分设置，以及在第一和第二带状线板的外表面上形成的导电壁，以形成包围互连和第一和第二带状线板的外表面的空腔。
第一带状线板包括设置在第一导体的第一表面上的第一介电基板；和设置在第一导体的第二表面上的第二介电基板；形成在第一介电基板的第一表面上的第一地平面。在一些实施例中，导电层可以形成在第二介电基板的第二表面上，以形成第一带状线板的第二地平面。
第二带状线板包括设置在第二导体的第一表面上的第一介电基板；设置在第二导体的第二表面上的第二介电基板；形成在第二介电基板的第二表面上的第一地平面。导电层可以形成在第一介电基板的第一表面上，以形成第二带状线板的第二地平面。
可以沿着第一带状线板的第二介电基板的外表面和第二带状线板的第一介电基板的外表面形成互连。在一些实施例中，第一带状线板的第二介电基板的外表面和第二带状线板的第一介电基板的外表面基本齐平。在其他实施例中，第一带状线板和第二带状线板的长度不同，使得第一带状线板的第二介电基板的外表面和第二带状线板的第一介电基板的外表面形成台阶状表面。
可以在多层印刷电路板内的一个或多个地平面上形成一个或多个斜坡。互连可以设置在一个或多个斜坡上，以在台阶状表面上耦合第一和第二导体。
导电壁可以耦合到第一带状线板的第一表面和第二带状线板的第二表面。导电壁可以包围外表面，使得空腔形成于导电壁的内表面和第一以及第二带状线板的外表面之间。介电材料可以布置在空腔内。
在第二方面，提供了一种用于形成多层印刷电路板的方法。该方法包括将具有第一和第二表面的第一带状线板设置在导电层的第一表面上，第一带状线板具有第一导体，将具有第一和第二表面的第二带状线板设置在导电层的第二表面上，使得导电层设置在第一带状线板的第二表面和第二带状线板的第一表面之间，第二带状线板具有第二导体，沿着第一和第二带状线板的外表面的部分形成互连以将第一导体耦合到第二导体，以及将导电壁耦合到第一和第二带状线板的外表面上，以形成包围互连和第一和第二带状线板的外表面的空腔。
在一些实施例中，可以将第一介电基板设置在在第一导体的第一表面上，可以将第二介电基板设置在第一导体的第二表面上，并且可以在第一介电基板的第一表面上形成第一地平面。可以使用导电层在第二介电基板的第二表面上形成第二地平面。
该方法还可以包括在第二导体的第一表面上设置第一介电基板，在第二导体的第二表面上设置第二介电基板，并在第二介电基板的第二表面上形成第一地平面。可以使用导电层在第一介电基板的第一表面上形成第二地平面。
可以沿第一带状线板的第二介电基板的外表面和第二带状线板的第一介电基板的外表面设置互连。
在一些实施例中，第一带状线板和第二带状线板可以以不同的长度提供，使得第一带状线板的第二介电基板的外表面和第二带状线板的第一介电基板的外表面形成台阶状表面。可以在多层印刷电路板内的一个或多个地平面上形成一个或多个斜坡，并且可以将互连设置在一个或多个斜坡上，以在台阶状表面上耦合第一和第二导体。
该方法还可以包括将导电壁耦合到第一带状线板的第一表面和第二带状线板的第二表面。可以在导电壁的内表面和第一以及第二带状线板的外表面之间形成空腔，并且可以在空腔内设置介电材料。
附图说明
从以下对附图的描述中可以更全面地理解前述特征，其中：
图1是多层印刷电路板的等距视图(isometric view)；
图2是多层印刷电路板的侧视图；
图2A是具有台阶状表面的图1的多层印刷电路板的侧视图；和
图3是具有带状线构造的多层印刷电路板的等距视图；和
图4是用于制作多层印刷电路板的方法的流程图。
具体实施方式
从以下对附图的描述中可以更全面地理解前述概念和特征。附图有助于解释和理解所公开的技术。由于说明和描述每个可能的实施例通常是不切实际或不可能的，因此所提供的附图描绘了一个或多个说明性实施例。因此，附图不是旨在限制本文描述的构思，系统和技术的范围。图中相同的数字表示相同的元件。
现在参考图1，多层印刷电路板(PCB)100包括第一和第二带状线电路板102，104，第一带状线电路板102由一对介电基板110，112提供，介电基板110，112具有设置在其外表面110a，112b上的导电层106，130。第二带状线电路板104由一对介电基板114，116提供，介电基板114，116具有设置在其外表面114a，116b上的导电层108，130。因此，导电层130设置在第一和第二带状线电路板102，104之间，并且用作第一与第二带状线电路板102，104的地平面(即，成形的地平面)。
粘合层(图1中不可见)可以设置在第一和第二带状线电路板102，104之间，以及带状线层110，112和114，116之间。例如，导电层130可以被提供作为基板112的一部分(例如，设置在表面112b上)，并且粘合膜或其他粘合材料可以设置在导电层130和衬底114的表面114a之间。本领域普通技术人员将理解，第一和第二带状线电路板102，104可以以通常已知的各种不同技术粘合在一起。
第一带状线电路板102包括设置在介电基板110，112之间的第一导体122(这里以虚线示出)。因此，导体122对应于带状线传输线，其中导电层106，130对应于地平面。
第二带状线电路板104包括设置在介电基板114，116之间的第二导体124(这里以虚线示出)。第二导体124对应于第二带状线传输线，其中导电层108，130对应于地平面。
互连120将第一导体122耦合到第二导体124。可以沿着第一和第二带状线电路板102，104的外表面102c，104c的部分设置互连120。例如，互连120可以设置在第一带状线电路板102的第二介电基板112的外表面112c上和第二带状线电路板104的第一介电基板114的外表面114c上。在一些实施例中，互连120可以沿着多层PCB 100的一侧或边缘形成。
在一些实施例中，可以在导电层130的边缘130c(例如，侧部)上形成切口132，以确保互连120不接触导电层130。例如，当互连120将第一导体122耦合到第二导体124时，互连120的一部分可以通过导电层130的边缘130c。可以沿着边缘130c形成切口132，使得其与通过边缘130c的互连120的部分相邻。切口132的尺寸(例如，宽度、长度)可以对应于使得互连120不接触导电层130尺寸(例如，宽度、长度)并且被选择为使得互连120不接触导电层130。在一些实施例中，切口132可以填充有介电材料，而且互连120可以形成在切口132内的介电材料上或以其他方式设置在切口132内的介电材料上。
可以提供互连120，其尺寸适于在分别在第一和第二带状线电路板102，104的第一和第二导体122，124之间耦合射频(RF)信号。因此，第一和第二导体122，124分别对应于设置在第一和第二带状线电路板102，104中的带状线传输线的中心导体，RF信号可以沿着该中心导体传播。
互连120可以由任何合适的导电材料提供，或以其他方式设置或以其他方式提供在介电基板110，112，114，116的表面上。例如，在一个实施例中，可以使用拾取和放置机器和技术将互连120设置在一个或多个介电基板110，112，114，116的表面上。在一些实施例中，可以使用加法制造技术将互连120打印到一个或多个介电基板110，112，114，116的表面上。例如，互连120可以包括可以打印到被暴露的导体和电介质表面上的各种类型的导电墨水。
互连120在本文中可称为垂直互连。然而，应当理解，如本文所使用的垂直互连是指耦合PCB的不同层的信号路径的互连，而不管PCB或构成PCB的单个带状线电路板的取向如何。因此，垂直互连可以包括具有水平或其他取向的互连。此外，垂直互连可以包括具有不同取向的组合的互连，例如但不限于具有垂直和水平分量的互连。
介电基板110，112，114，116可以由低介电常数的聚四氟乙烯(PTFE)基材料提供。因此，第一和第二带状线电路板可以被提供为PTFE基电路板。在一些实施例中，介电基板110，112，114，116可以由相同的材料提供。在一些实施例中，介电基板110，112，114，116可以由一种或多种不同材料提供。
如下面将详细解释的，导电壁可以形成在在第一和第二带状线电路板102，104的外表面102c，104c上(图1中未示出)，以形成分别包围互连120以及第一和第二带状线电路板102，104的外表面102c，104c的空腔。
例如，现在参考图2，多层PCB 200包括第一和第二带状线电路板202，204，第一带状线电路板202由介电基板210，212提供，介电基板210，212具有设置在其外表面210a，212b上的导电的地平面206，230。第二带状线电路板204由介电基板214，216提供，介电基板214，216具有设置在其外表面214a，216b上的导电的地平面230，208。因此，导电层230设置在第一和第二带状线电路板202，204之间，并且用作第一与第二带状线电路板202，204的地平面。
第一带状线电路板202包括第一导体222，第二带状线电路板204包括第二导体224，其中每个导体可以对应于RF信号路径。互连220将第一导体222耦合到第二导体224。
导电壁(下文称为“导电壁”)226被形成在第一和第二带状线电路板202，204的外表面202c，204c上，以形成包围互连220和外表面202c，204c的空腔228。在一个实施例中，导电壁226可以形成在多层PCB 200的至少一个表面(例如，边缘，侧面等)上或以其他方式设置在其上，使得导电壁226包围互连220和外表面202c，204c。例如，导电壁226的第一端226a可以耦合到第一地平面206，而且导电壁226的第二端226b可以耦合到第二地平面208。
导电壁226可以被形成为使得其包围互连220周围的空间区域并且不接触互连220。可以使用减法制造技术形成导电壁226和空腔228。例如可以使用减法制造形成空腔228，并且导电壁226可以打印到空腔228上。空腔228可以包括或以其他方式填充介质，该介质与提供介电基板210，212，214，216的材料基本相同。在一个实施例中，可以选择导电壁226的尺寸，使得尺寸小于空腔228内(填充)介质材料中的0.1个波长。
第一端226a电耦合到第一地平面206的顶部表面，第二端226a电耦合到第二介电基板216的表面或第二地平面208的底部表面。导电壁226可以设置为使得其与第一和第二地平面206，208的顶表面齐平或基本齐平。例如，第一端226a可以耦合到第一地平面206的边缘，使得其从第一地平面206的边缘延伸，且第二端226b可以耦合到第二地平面208的边缘，使得其从第二地平面208的边缘延伸。
在其他实施例中，导电壁226的第一端226a可以耦合到第一介电基板210，且导电壁226的第二端226b可以耦合到第二介电基板216。
斜坡234可以被形成在在第二导体224的第一表面224a的一部分上，且有助于互连220耦合第一和第二导体222，224。斜坡234可以设置在第二导体的表面224a上，使得它便于互连220从垂直表面到水平表面224a的机械过渡。例如，斜坡234可具有设计成通常将互连220从第一带状线电路板202的外表面202c引导到第二导体224的第一表面224a的形状。在一些实施例中，斜坡234具有斜坡形、三角形、楔形中的至少一种。
在一些实施例中，由介电材料提供的斜坡234可以设置在导电层230的一端230c上，使得介电材料设置在端230c和互连220之间。在一些实施例中，斜坡234(例如介电材料)可以使互连220与导电层230绝缘。因此，在一个实施例中，互连220与第一和第二导体222，224相接触且不与导电层230相接触。
导电壁226和空腔228可以被配置为将互连220与多层PCB 200内的电路电隔离。例如，空腔228可以包括或填充有介电材料。介电材料可以设置在互连220，导电壁226的内表面226c和第一以及第二带状线电路板的外表面202c，204c之间。
如图2所示，互连220可以从第一导体222的第一端222a延伸到第二导体224的第一端224a。因此，互连220(也称为垂直RF互连)提供信号路径，沿该信号路径RF信号可以从第一带状线电路板202的第一传输线(即第一导体222)耦合到第二带状线电路板204的第二传输线(即导体224)。因此，垂直互连将RF信号从多层电路板200的一层耦合到电路板200的第二、不同的层。应该理解的是，在图2所示的实施例中，以及图1，图2A和图3所示的实施例中，第一和第二导体222，224分别对应于RF传输线，以及第一和第二带状线电路板202，204的带状线传输线的中心导体。
现在参考图2A，多层PCB 250包括设置在第一和第二带状线电路板252，254之间的导电层280。第一带状线电路板252由介电基板260，262提供，介电基板260，262具有设置在其外表面260a，262b上的导电的地平面256，280。第二带状线电路板254由介电基板264，266提供，介电基板264，266具有设置在其外表面264a，266b上的接地的导电层280，258。因此，导电层280设置在第一和第二带状线电路板252，254之间，并且用作第一与第二带状线电路板252，254的地平面。
第一带状线电路板252包括第一导体272，第二带状线电路板254包括第二导体274，其中每个可以对应于RF信号路径。互连270将第一导体272耦合到第二导体274。
多层PCB 250可以基本上类似于图2的多层PCB 200。然而，多层PCB 250的至少一个表面250c(例如，边缘、侧面等)具有大致台阶形状。
如图2A所示，多层PCB 250可以包括多个介电基板260，262，264，266，每个介电基板具有不同的尺寸(例如，长度、宽度)。例如，第一带状线电路板252包括具有第一长度的第一介电基板260和具有第二长度的第二介电基板262。第二带状线电路板254包括具有第三长度的第一介电基板264和具有第四长度的第四介电基板262。介电基板260，262，264，266中的一个或多个可以具有不同的长度，因此第一，第二，第三和/或第四长度中的一个或多个可以是不同的。在一些实施例中，介电基板260，262，264，266中的每个具有不同的长度，因此第一，第二，第三和第四每个的长度可以是不同的以提供台阶状表面250c。
第一导体272可以形成在或以其他方式设置在第二介电基板262的第一表面上，使得第一导体272的长度等于第二介电基板262的长度。
第二导体274可以形成在或以其他方式设置在第二介电基板266的第一表面上，使得第二导体274的长度等于第二介电基板266的长度。
互连270可以形成在或以其他形式设置在多层PCB 250的台阶状表面250c上，以耦合第一和第二导体272，274。
一个或多个斜坡284a，284b可以形成在多层PCB 250内的不同表面上，以沿着台阶状表面将互连270从第一导体272引导到第二导体274。例如，第一斜坡284a可以形成在导电层280的第一表面280a上，第二斜坡284b可以形成在第二导体274的第一表面274a上。
应当理解的是，尽管图2A示出了形成在多层PCB 250内的两个斜坡284a，284b，可以在多层PCB内形成任何数量的斜坡，这至少部分地取决于各多层PCB的尺寸和/或由各PCB的表面形成的多个台阶。
斜坡284a，284b可包括介电材料。可以形成各种不同形状的斜坡284a，284b，包括但不限于三角形、楔形、正方形、矩形等。斜坡284a，284b的形状可以至少部分地基于各多层PCB的尺寸和/或互连如何耦合到各自的多层PCB的表面。
导电壁276可以分别被形成在第一和第二带状线电路板252，254的外表面252c，254c上，以形成包围互连270和外表面252c，254c的空腔278。
现在参考图3，移除多层PCB 300的一部分以露出第一带状线板302和第二带状线板304。应当注意，在附图和以下描述中为了清楚起见，从图3起省略了某些介电层和地平面。
第一和第二带状线板302，304可以包括介电材料，例如但不限于Rogers 4003
Figure GDA0003049060660000091
第一和第二带状线板302，304可以通过粘合膜330粘合在一起，例如但不限于导电环氧粘合膜或压敏粘合剂(PSA)膜。
第一导体322可以形成在或以其他方式设置在第一带状线板302的第一表面302a上，第二导体324可以形成在或以其他方式设置在第二带状线板304的第一表面304a上。可以形成第一和第二导体322，324。
在一些实施例中，第一和第二导体322，324可以分别打印到第一带状线板302的第一表面302a和第二带状线板304的第一表面304a上。例如，第一和第二导体322，324可以包括墨水带状线(例如，Paru墨水带状线)并且可以通过加法制造技术来打印。
第一和第二导体可以通过互连320电耦合在一起。互连320可以形成在或以其他方式设置在第一带状线板302的外表面302c上。在一些实施例中，可以通过诸如加法制造的技术将互连320打印到第一带状线板302的外表面302c上。
斜坡334可以形成在第二带状线板304的第一表面304a的一部分上，以引导和辅助互连320耦合第一和第二导体322，324。例如，斜坡334可以形成为使得其设置在第一带状线板302的外表面302c的底部上和第二带状线板304的第一表面304a上。斜坡334可具有设计成通常将互连320从第一带状线板302的外表面302c引导到第二带状线板304的第一表面304a的形状。在一些实施例中，斜坡334具有斜坡形、三角形、楔形中的至少一种。
在一些实施例中，斜坡334可以打印到第一带状线板302的外表面302c和/或第二带状线板304的第一表面304a上。例如，斜坡334可以包括墨水材料(例如，创新材料墨水)并且可以通过加法制造技术来打印。
现在参考图4，示出了一种用于在多层PCB上形成垂直互联的方法400，从框402开始，将第一信号路径暴露于带状线多层PCB的第一层上。可以暴露第一层中的第一信号路径以允许连接到多层PCB内不同的层。
带状线多层PCB可以包括多个层，每个层具有带状线板。例如，在一些实施例中，可以提供具有导体(本文称为第一导体)的第一带状线板(本文称为第一带状线、第一层、或顶部带状线板)作为带状线多层PCB的第一层。第一带状线板(本文称为第一带状线板或顶部带状线板)形成在或以其他方式设置在导电层的第一表面上。第一带状线板可包括多层介电材料。例如，第一带状线板可包括第一和第二介电基板。第二介电基板的第二表面可以设置在导电层的第一表面上。在一些实施例中，导电层可以被提供为第一带状线板的地平面。
第一导体设置在介电层之间。例如，第一导体可以形成在第二介电基板的第一表面上并且在第一带状线板的第一介电基板的第二表面下。第一导体可以形成为第一带状线板内的RF信号路径，例如带状线传输线的中心导体。因此，该导体在这里可以称为第一信号路径。
为了暴露第一信号路径，可以移除第一带状线板的一部分介电材料。例如，可以移除第一介电基板的一部分以暴露第一信号路径的第一表面的一部分。移除的量可以至少部分地基于互连如何耦合到第一信号路径以及第一信号路径的多少表面区域用于耦合到互连而变化。
第一带状线板可以形成为使得第一信号路径被暴露。例如，介电材料可以设置在第一信号路径下方，然而，第一信号路径的顶表面的一部分可以不被介电材料覆盖并因此被暴露。
导体可以设置在第一介电层的第一表面上。导体可以被提供作为地平面，并且包括任何已知的导电材料。
在框404，将第二信号路径暴露于带状线多层印刷电路板内的第二不同的层上。第二信号路径对应于多层PCB内的第二导体。例如，可以提供具有导体(本文称为第二导体)的第二带状线板(本文称为第二带状线板或底部带状线板)作为带状线多层PCB的第二层。第二带状线板可以包括多个介电层，并且第二导体可以设置在介电层之间。
第二导体可以设置在第二介电基板的第一表面上，第二介电基板用作第二带状线板的基部或底部。第一介电基板可以设置在第二导体的第一表面上，第一介电基板用作第二带状线板的顶部。第二导体可以形成为第二带状线板内的RF信号路径，例如带状线传输线的中心导体。
可以移除第二带状线板的一部分介电材料以暴露第二信号路径的一部分。例如，可以移除第一介电基板的一部分以暴露第二信号路径的第一表面的一部分。移除的量可以至少部分地基于互连如何耦合到第二信号路径以及第二信号路径的多少表面区域用于耦合到互连而变化。
在一些实施例中，第二带状线板可以形成为使得第二信号路径被暴露。例如，介电材料可以设置在第二信号路径下方，然而，第二信号路径的顶表面的一部分可以不被介电材料覆盖并因此被暴露。
导体可以设置在第二介电层的第二表面上。导体可以被提供作为地平面，并且包括任何已知的导电材料。
导电层可以形成在或以其他方式设置在第二带状线板的第一表面上。在一些实施例中，导电层可以被提供为第二带状线板的地平面。导电层可以形成为使得其分隔多层PCB内的不同层(即在第一和第二带状线板之间)。
在一些实施例中，接合层可以设置在第一和第二带状线板之间。例如，导电层可以作为第一和/或第二带状线板中的介电基板的一部分提供，并且接合膜或其他接合材料可以设置在导电层和第一和/或第二带状线板的介电基板的表面之间。
在一些实施例中，层和因此带状线板可以形成为具有相同的尺寸(例如，长度、高度、宽度)。例如，第一和第二带状线板可以形成为使得他们具有相同的长度，并且第一和第二带状线板的外表面(例如侧部、边缘)基本上是齐平的。
因此，第一和第二带状线板的介电层可以形成为具有相同的尺寸。在一个实施例中，第一带状线板的第一和第二介电基板以及第二带状线板的第一和第二介电基板可以具有相同的尺寸，使得介电基板的端部或侧部基本上齐平。
在一些实施例中，层和因此带状线板可以形成为具有不同的尺寸(例如，长度、高度、宽度)。例如，第一和第二带状线板可以形成为具有不同的长度，并且第一和第二带状线板的外表面形成台阶状表面。
因此，介电层可以形成为具有不同的尺寸。在一个实施例中，第一带状线板的第一和第二介电基板和第二带状线板的第一和第二介电基板中的一个或多个可以具有不同的尺寸，使得介电基板的端部或侧部形成台阶形状。在一些实施例中，介电基板中的每一个具有不同的尺寸。
第一带状线板和第二带状线板可以用作多层PCB的公共构建块。本领域技术人员将理解，第一和第二带状线板实质上可以由具有所需的微波性质的任意PTFE基材料制造。例如，在一些实施例中，多层PCB内的单个带状线板可以用以编制玻璃布增强的材料制造。
在一些实施例中，第一和第二带状线板可以单独制造，然后经由导电层耦合以提供多层PCB。因此，导电层可以对应于粘合层。例如，在一个实施例中，导电层可包括氰酸酯树脂B-阶段(例如由W.L.Gore&Associates制造并以商品名
Figure GDA0003049060660000121
出售的类型)。因此，第一和第二带状线板可以粘合或以其他方式固定在一起，以提供多层PCB。
当然，本领域普通技术人员将理解，也可以使用本领域普通技术人员公知的并且适合于将微波电路子组件固定在一起的任何其他粘合或固定技术。应当理解，在一些实施例中，多层PCB可以作为粘合的组件提供。然而，在其他实施例中，多层PCB可以是多次层压，粘合和组装工艺的结果。
多层PCB的多步层压，制作和组装工艺可以提供若干优点：(a)可以单独测试每个子组件(例如，单独的带状线板)；可以识别任何不满足或超过期望的电气和/或机械性能特性的子组件，并将其修复或不将其用于形成多层PCB；(b)单独制作各个带状线板允许用于每个带状线板的制作工艺将被单独优化，以获得各自的带状线板的最大化良品率；(c)由于只有“好的”带状线板用于制作多层PCB，因此可以实现高良品率的多层PCB制造工艺；(d)分别制作带状线板，然后经由粘合层将其固定在一起，使得每个带状线板的粘合剂和粘合温度的选择更广泛，这导致每个带状线板的机械性能得到改善。因此，为多层PCB开发的制造和组装方法产生了鲁棒的机械设计，其极大地改善了制造良品率。
此外，利用上述多步层压和制造工艺，可以使用PCB工业标准工艺和制造容差和商业可行材料来制造多层PCB的每个电路层。
在框406，可以在第二信号路径的一部分上形成斜坡。例如，可以在多层PCB的不同层上形成一个或多个斜坡，以便于互联从不同层的不同表面的过渡，例如，从基本垂直的表面过渡到基本水平的表面。
在一些实施例中，多层PCB的不同的层可以形成沿多层PCB的侧部或边缘的台阶状表面。一个或多个斜坡可以设置在介电基板的一个或多个表面上，以沿着该台阶状表面引导互联。可以提供斜坡以提供类似斜坡的结构用于互联从一层流动到下一不同的层，例如从一个介电基板到另一个介电基板，或者从多层PCB内的一个导体到第二不同的导体。
斜坡可以由介电材料制成并包括介电材料。可以形成各种不同形状的斜坡，例如，特定斜坡的形状可以至少部分地基于多层PCB内的不同介电基板的尺寸。此外，在多层PCB内形成的一个或多个斜坡可以至少部分地基于多层PCB内形成的台阶的数量和/或不同介电基板的尺寸。
应当理解，可以将介电材料提供在设置在第一和第二带状线基板之间的导电层的一端或一侧，以便当互连沿第一和第二带状线板的外表面延伸时将互连从导电层隔离。例如，介电材料可以被设置在互连和导电层之间，使得互连不接触第一和第二带状线板之间的导电层。
应当理解，斜坡是可选的，并且因此在一些实施例中，不使用斜坡或者多层PCB可以不包括斜坡。
在框408，在带状线多层PCB的第一和第二层的侧部上提供垂直互连。
可以沿第一和第二层的外表面的部分形成垂直互连，以电耦合第一和第二信号路径。垂直互连可以被设置在或以其他方式形成在第一和第二带状线板的介电层的外表面上，例如边缘或侧部。例如，互连可以从第一导体、沿第一带状线板的第二介电基板的侧部以及第二带状线板的第一介电基板的侧部延伸到第二导体。
互连的形状或构造可以至少部分地取决于多层PCB的不同层的外表面的形状。互连的形状可以包括但不限于圆柱形、部分圆柱形、矩形、部分矩形、与第一和第二介电带状线板的表面共形(例如，与侧部、边缘共形)的形状、或这些的任意组合。例如，如果第一和第二带状线基本被形成为使得他们具有相同的尺寸，并且第一和第二带状线板中每一个的一个外表面(例如，一侧)是齐平的，则可以沿外表面大致垂直的方向提供互连。例如，互连可以定位为使得其垂直于第一和第二带状线板中每一个的外表面。
如果第一和第二带状线板被形成为使得它们具有不同的尺寸和第一和第二带状线板中每一个的一个外表面(例如，一侧)不是对齐的，并因此形成台阶形状，可以在台阶状表面形成或以其它方式设置互连。因此，在一些实施例中，互连可以被形成使得其形状包括多个取向(例如，基本垂直的部分、基本水平的部分、在约0°至约90°的角度范围内或附近的部分等)。
垂直互连可以是由任何合适的导电材料提供或以替他方式设置在介电基板的表面上的导体。在一些实施例中，可以使用加法制造技术将垂直互连打印到一个或多个介电基板的表面上。例如，垂直互连可以包括多种类型的导电墨水。
在块410，在第一和第二层的侧部上形成导电壁，以形成包围垂直互连以及第一和第二层的侧部的空腔。
导电壁可以被形成在或以其他方式设置在多层PCB的边缘或一侧，使得其包围第一和第二带状线板中每一个的一侧或边缘。导电壁的第一端可以耦合到设置在第一带状线板的第一表面上的第一(或顶部)地平面上，且导电壁的第二端可以耦合到设置在第二带状线板的第二表面上(或下)的第二(或底部)地平面上。因此，在一些实施例中，导电壁可以从顶部地平面到底部地平面延伸多层PCB的一侧的整个高度(或长度)。
导电壁的第一端可以耦合到第一地平面的顶部表面，且第二端可以耦合到第二地平面的底部表面。在一些实施例中，第一端可以耦合到第一地平面的边缘使得其从第一地平面的边缘延伸，且第二端可以耦合到第二地平面的边缘使得其从第二地平面的边缘延伸。因此，导电壁可以被耦合使得其与第一地平面的顶部表面和第二地平面的底部表面齐平或基本齐平。
导电壁可以被形成为使得其包围围绕互连的空间区域而不接触该互连。可以使用减法制造技术形成导电壁及所得到的空腔。例如，可以使用减法制造形成空腔，且可以在构成空腔的材料上打印导电壁。空腔可以包括或以其他方式填充介质，该介质与提供介电基板的材料基板相同。
在一些实施例中，可以在导电层的边缘或侧部上形成切口，以确保互连不接触导电层。例如，当互连将第一信号路径耦合到第二信号路径时，互连的一部分可以经过导电层的边缘或侧部。可以沿该边缘或侧部形成切口，使得其与经过该边缘或侧部的互连的该部分相邻。切口的尺寸(例如，宽度、长度)可以对应于使得互连120不接触导电层130的尺寸(例如，宽度、长度)且被选择使得互连不接触导电层。在一些实施例中，切口可以填充有介电材料，且互连可以被形成在或以其他方式设置在切口内的介电材料上。
导电壁可以被形成为使得其位于容纳多层PCB的组件内或多层PCB本身内。例如，导电壁可以被形成为使得其位于多层PCB组件内，且被形成多层PCB的外表面或边缘的介电材料包围。因此，在这样的实施例中，导电壁不形成多层PCB的边缘或外表面。
应当理解，导电壁可以被形成为保护和/或隔离互连，并因此可以至少部分地基于互连的尺寸和/或位置以各种不同的形状或设计来形成。导电壁可以使互连与多层PCB中的周围电路隔离，因此防止信号在信号路径之间“泄露”。例如，导电壁可以被形成为具有但不限于，圆柱形、部分圆柱形、矩形、部分矩形、与多层印刷电路板的表面共形(例如，与侧部共形)的形状、或这些的任意组合。
导电壁的第一端可以耦合到顶部地平面、第一带状线板的第一介电基板、第一带状线板的第二介电基板、或它们的组合。导电壁的第二端可以耦合到底部地平面、第二带状线板的第一介电基板、第二带状线板的第二介电基板、或它们的组合。
在一些实施例中，导电壁的第一端可以耦合到第一带状线板的第一介电基板，且导电壁的第二端可以耦合到第二带状线板的第二介电基板。在其他实施例中，导电壁的第一端可以耦合到顶部地平面，且导电壁的第二端可以耦合到第二带状线板的第二介电基板。
导电壁可以包括导电材料，例如各种金属或打印金属。
如上所述，导电壁形成包围互连和第一和第二带状线板的外表面的空腔。空腔可以包括或填充有介电材料。例如，介电材料可以设置在互连、第一和第二带状线板的外表面和导电壁的内表面之间。
在一些实施例中，第一带状线板和第二带状线板可以形成为具有不同的长度，使得第一带状线的第二介电基板的外表面和第二带状线的第一介电基板的外表面形成台阶状表面。
应当理解，尽管上述制造技术讨论了具有第一和第二带状线板的多层PCB，但是本文所述的系统和方法不限于仅具有两个带状线板的多层PCB。例如，可以使用本文所述的系统和方法，至少部分地基于多层PCB的特定应用，制作具有任何数量的带状线板(例如，多于两个)的多层PCB。
上述详细实施例中的元件和特征的特定组合仅是示例性的；这些教导与本文中以及通过引用并入的专利和申请的其他教导的交换和替换也被明确考虑。如本领域技术人员将认识到的，在不脱离所要求保护的本发明的精神和范围的情况下，本领域普通技术人员可以想到本文所述内容的变化，修改和其他实现方式。
此外，在描述本发明和说明附图中的本发明的实施例时，为了清楚起见使用特定术语、数字、尺寸、材料等。然而，本发明不限于如此选择的特定术语、数量、尺寸、材料等，并且每个特定术语、数量、尺寸、材料等至少包括以类似方式操作、以实现类似目的的所有技术和功能性等同物。使用给定的单词、短语、数字、尺寸、材料、语言术语、产品品牌等旨在包括所有语法、文字、科学、技术和功能等同物。这里使用的术语是出于描述而非限制的目的。
已经描述了本发明的优选实施例，现在对于本领域普通技术人员来说，可以使用结合其构思的其他实施例。另外，本领域普通技术人员将理解，可以修改本文描述的本发明的实施例以适应和/或遵守本文提及的适用的技术和标准的变化和改进。例如，可以以许多其他、不同的形式和在许多不同的环境中来实现该技术，并且本文公开的技术可以与其他技术组合使用。在不脱离所要求保护的本发明的精神和范围的情况下，本领域普通技术人员可以想到本文所述内容的变化、修改、和其他实施方式。因此，认为这些实施例不应限于所公开的实施例，而应仅受所附权利要求的精神和范围的限制。

Claims (25)

1.一种多层印刷电路板，包括：
第一带状线板，具有相对的第一表面和第二表面，所述第一带状线板具有形成为所述多层印刷电路板内的第一信号路径的第一导体；
第二带状线板，具有相对的第一表面和第二表面，所述第二带状线板具有形成为所述多层印刷电路板内的第二信号路径的第二导体；
垂直互连，沿所述第一带状线板和所述第二带状线板的外表面的部分表面设置，所述垂直互连具有电耦合到所述第一导体的第一端和电耦合到所述第二导体的第二端；和
导电壁，形成于所述第一带状线板和所述第二带状线板的所述外表面上以形成空腔，所述空腔包围所述垂直互连和所述第一带状线板和所述第二带状线板的所述外表面。
2.根据权利要求1所述的多层印刷电路板，其中所述第一带状线板还包括：
设置在所述第一导体的第一表面上的第一介电基板，和设置在所述第一导体的第二表面上的第二介电基板；和
第一地平面，形成于所述第一介电基板的第一表面上。
3.根据权利要求2所述的多层印刷电路板，还包括形成于所述第二介电基板的第二表面上的导电层，以形成所述第一带状线板的第二地平面。
4.根据权利要求1所述的多层印刷电路板，其中所述第二带状线板还包括：
设置在所述第二导体的第一表面上的第一介电基板，以及设置在所述第二导体的第二表面上的第二介电基板；和
第一地平面，形成于所述第二介电基板的第二表面上。
5.根据权利要求4所述的多层印刷电路板，还包括形成于所述第一介电基板的第一表面上的导电层，以形成所述第二带状线板的第二地平面。
6.根据权利要求1所述的多层印刷电路板，其中沿所述第一带状线板的第二介电基板的外表面和所述第二带状线板的第一介电基板的外表面形成所述垂直互连。
7.根据权利要求6所述的多层印刷电路板，其中所述第一带状线板的所述第二介电基板的所述外表面和所述第二带状线板的所述第一介电基板的所述外表面基本齐平。
8.根据权利要求6所述的多层印刷电路板，其中所述第一带状线板和所述第二带状线板的长度不同，使得所述第一带状线板的所述第二介电基板的所述外表面和所述第二带状线板的所述第一介电基板的所述外表面形成台阶状表面。
9.根据权利要求1所述的多层印刷电路板，还包括一个或多个斜坡，所述斜坡形成于所述多层印刷电路板内的一个或多个地平面上，以沿着台阶状表面引导所述垂直互连从所述第一导体过渡到所述第二导体，其中所述第一带状线板和第二带状线板的至少部分具有不同的长度以形成所述台阶状表面。
10.根据权利要求1所述的多层印刷电路板，其中所述导电壁电耦合到所述第一带状线板的所述第一表面和所述第二带状线板的所述第二表面。
11.根据权利要求1所述的多层印刷电路板，其中所述导电壁包围所述外表面，以使得所述空腔形成于所述导电壁的内表面和所述第一与第二带状线板的所述外表面之间。
12.根据权利要求1所述的多层印刷电路板，还包括设置在所述空腔内的介电材料。
13.根据权利要求1所述的多层印刷电路板，其中所述互连的形状包括圆柱形、矩形、或与所述第一带状线板与第二带状线板的外表面共形的形状中的至少一个。
14.根据权利要求1所述的多层印刷电路板，其中所述导电壁的形状包括圆柱形、矩形、或与所述多层印刷电路板的表面共形的形状中的至少一个。
15.一种用于形成多层印刷电路板的方法，所述方法包括：
将第一信号路径暴露于带状线多层印刷电路板的第一层上；
将第二信号路径暴露于所述带状线多层印刷电路板的不同的第二层上；
在所述带状线多层印刷电路板的所述第一层和所述第二层的侧部上提供垂直互连；和
在所述带状线多层印刷电路板的所述一层和所述第二层的所述侧部上形成导电壁，以形成包围所述垂直互连与所述第一层和所述第二层的所述侧部的空腔。
16.根据权利要求15所述的方法，其中形成所述第一层还包括：
将第一介电基板设置在所述第一信号路径的第一表面上，和将第二介电基板设置在所述第一信号路径的第二表面上；和
在所述第一介电基板的第一表面上形成第一地平面。
17.根据权利要求16所述的方法，还包括在所述第二介电基板的第二表面上形成第二地平面，所述第二地平面设置在所述第一层和所述第二层之间。
18.根据权利要求15所述的方法，其中形成所述第二层还包括：
将第一介电基板设置在所述第二信号路径的第一表面上，以及将第二介电基板设置在所述第二信号路径的第二表面上；和
在所述第二介电基板的第二表面上形成第一地平面。
19.根据权利要求18所述的方法，还包括在所述第一介电基板的第一表面上形成第二地平面，所述第二地平面设置在所述第一层和所述第二层之间。
20.根据权利要求15所述的方法，还包括沿所述第一层的第二介电基板的外表面和所述第二层的第一介电基板的外表面设置所述垂直互连。
21.根据权利要求20所述的方法，还包括提供长度不同的所述多层印刷电路板的所述第一层和所述第二层，使得所述第一层的所述第二介电基板的所述外表面和所述第二层的所述第一介电基板的所述外表面形成台阶状表面。
22.根据权利要求21所述的方法，还包括在所述第二信号路径的一部分上形成斜坡，以便于不同层的不同表面的所述垂直互连的过渡。
23.根据权利要求21所述的方法，还包括在设置在所述第一层和所述第二层之间的导电层上形成第一斜坡，和在所述第二信号路径的一部分上形成第二斜坡以便沿着所述台阶状表面引导所述垂直互连。
24.根据权利要求15所述的方法，还包括将所述导电壁耦合到所述第一层的第一表面和所述第二层的第二表面。
25.根据权利要求15所述的方法，还包括：
在所述导电壁的内表面和所述第一层与第二层的侧部之间形成所述空腔；和
将介电材料设置在所述空腔内。
CN201780081380.8A 2016-12-28 2017-12-22 用于多层射频电路的互联系统及其制作方法 Active CN110140255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/392,142 2016-12-28
US15/392,142 US9974160B1 (en) 2016-12-28 2016-12-28 Interconnection system for a multilayered radio frequency circuit and method of fabrication
PCT/US2017/068075 WO2018125775A1 (en) 2016-12-28 2017-12-22 An interconnection system for a multilayered radio frequency circuit and method of fabrication

Publications (2)

Publication Number Publication Date
CN110140255A CN110140255A (zh) 2019-08-16
CN110140255B true CN110140255B (zh) 2021-08-24

Family

ID=60991633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780081380.8A Active CN110140255B (zh) 2016-12-28 2017-12-22 用于多层射频电路的互联系统及其制作方法

Country Status (6)

Country Link
US (1) US9974160B1 (zh)
EP (1) EP3563447A1 (zh)
JP (1) JP6664769B2 (zh)
KR (1) KR102315533B1 (zh)
CN (1) CN110140255B (zh)
WO (1) WO2018125775A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696197B (zh) * 2018-11-21 2020-06-11 貿聯國際股份有限公司 高頻軟性扁平排線
CN115885588A (zh) * 2020-09-29 2023-03-31 华为技术有限公司 信号传输装置及电子设备
CN113035845B (zh) 2021-02-05 2022-07-12 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699234A (en) * 1995-05-30 1997-12-16 General Electric Company Stacking of three dimensional high density interconnect modules with metal edge contacts
TW200901552A (en) * 2007-06-27 2009-01-01 Ind Tech Res Inst Vertical coupling structure for non-adjacent resonators
CN104364897A (zh) * 2012-10-29 2015-02-18 京瓷株式会社 元件收纳用封装件以及安装结构体
CN105633525A (zh) * 2015-12-28 2016-06-01 青岛玻莱莫斯新材料技术有限公司 一种多层巴伦
CN105846032A (zh) * 2016-03-24 2016-08-10 中国计量学院 一种低损耗交叉叠层式ltcc威尔金森功分器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429205U (zh) * 1990-07-02 1992-03-09
JPH11308021A (ja) * 1998-04-23 1999-11-05 Nec Corp 高周波パッケージの接続構造
JP3976473B2 (ja) * 2000-05-09 2007-09-19 日本電気株式会社 高周波回路及びそれを用いたモジュール、通信機
US6933450B2 (en) 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
US7880570B2 (en) * 2007-10-25 2011-02-01 Finisar Corporation Feed thru with flipped signal plane using guided vias
JP4656212B2 (ja) * 2008-06-13 2011-03-23 ソニー株式会社 接続方法
WO2013008292A1 (ja) * 2011-07-11 2013-01-17 株式会社日立製作所 電磁波伝搬路および電磁波伝搬装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699234A (en) * 1995-05-30 1997-12-16 General Electric Company Stacking of three dimensional high density interconnect modules with metal edge contacts
TW200901552A (en) * 2007-06-27 2009-01-01 Ind Tech Res Inst Vertical coupling structure for non-adjacent resonators
CN104364897A (zh) * 2012-10-29 2015-02-18 京瓷株式会社 元件收纳用封装件以及安装结构体
CN105633525A (zh) * 2015-12-28 2016-06-01 青岛玻莱莫斯新材料技术有限公司 一种多层巴伦
CN105846032A (zh) * 2016-03-24 2016-08-10 中国计量学院 一种低损耗交叉叠层式ltcc威尔金森功分器

Also Published As

Publication number Publication date
WO2018125775A1 (en) 2018-07-05
CN110140255A (zh) 2019-08-16
KR102315533B1 (ko) 2021-10-20
KR20190094423A (ko) 2019-08-13
EP3563447A1 (en) 2019-11-06
JP6664769B2 (ja) 2020-03-13
US9974160B1 (en) 2018-05-15
JP2020503685A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
CN109004375B (zh) 天线集成印刷线路板及其制造方法
US10826147B2 (en) Radio frequency circuit with a multi-layer transmission line assembly having a conductively filled trench surrounding the transmission line
CN110140255B (zh) 用于多层射频电路的互联系统及其制作方法
US11133594B2 (en) System and method with multilayer laminated waveguide antenna
EP2449621B1 (en) Hybrid single aperture inclined antenna
US8362856B2 (en) RF transition with 3-dimensional molded RF structure
US7786944B2 (en) High frequency communication device on multilayered substrate
US9525200B2 (en) Multi-layer substrate and method of manufacturing multi-layer substrate
WO2006007724A1 (en) Improved multi-layer integrated rf/if circuit board
WO2006007725A1 (en) Improved multi-layer integrated rf/if circuit board
US7728694B2 (en) Surface mount stripline devices having ceramic and soft board hybrid materials
EP1480286A1 (en) Microwave frequency surface mount components and methods of forming same
EP3847722A1 (en) Printed circuit board based rf circuit module
US11069980B2 (en) Layered waveguide system and method of forming a waveguide
US11924967B2 (en) Substrate, electronic circuit, antenna apparatus, electronic apparatus, and method for producing a substrate
KR102459055B1 (ko) 개선 통신 어레이
EP3400626B1 (en) Stacked filters
CN117641698A (zh) 电路板及其制作方法
TW202410761A (zh) 電路板及其製作方法
KR101758043B1 (ko) 인쇄 회로 기판들을 결합하기 위한 시스템
CN116895929A (zh) 一种传输线过渡结构和雷达系统电路叠层架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant