CN109075527A - 半导体封装件及使用其的半导体装置 - Google Patents

半导体封装件及使用其的半导体装置 Download PDF

Info

Publication number
CN109075527A
CN109075527A CN201780024399.9A CN201780024399A CN109075527A CN 109075527 A CN109075527 A CN 109075527A CN 201780024399 A CN201780024399 A CN 201780024399A CN 109075527 A CN109075527 A CN 109075527A
Authority
CN
China
Prior art keywords
matrix
circuit board
package part
semiconductor package
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780024399.9A
Other languages
English (en)
Other versions
CN109075527B (zh
Inventor
白崎隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN109075527A publication Critical patent/CN109075527A/zh
Application granted granted Critical
Publication of CN109075527B publication Critical patent/CN109075527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0239Combinations of electrical or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Geometry (AREA)
  • Light Receiving Elements (AREA)

Abstract

半导体封装件具备基体、信号端子、布线基板和接地端子。基体具有沿厚度方向贯通的贯通孔。信号端子设置于贯通孔。布线基板在与基体的下表面之间即上表面设置有接地导体层,在下表面与接地导体层重叠地设置有与信号端子连接的线路导体。接地端子贯通布线基板,与接地导体层连接。接地端子设置在距与基体的外缘重叠的位置小于线路导体中传输的高频信号的波长的四分之一的距离处。

Description

半导体封装件及使用其的半导体装置
技术领域
本发明涉及用于收纳光通信领域等所使用的半导体元件等的半导体封装件及使用其的半导体装置。
背景技术
近年来,使用光通信装置收发光信号的半导体装置等的高速化正受到关注。这样的半导体装置要求更高输出化、高速化。
半导体装置由半导体封装件、LD(Laser Diode:激光二极管)、PD(Photo Diode:光电二极管)等的半导体元件构成(参照日本特开2011-119634号公报)。
在日本特开2011-119634号公报所公开的技术中,在半导体封装件中,具备具有贯通孔的基体、固定于贯通孔的信号端子、具有与信号端子连接的信号线路导体的布线基板、和与基体接合的接地端子。信号端子和接地端子在俯视透视中设置在基体的中心附近。然而,在专利文献1的技术中,由于信号端子和接地端子位于基体的中心,因此在高频信号经由信号端子和接地端子传输时,由于在基体与接地端子之间产生的电位差,有时在基体与接地端子之间产生谐振现象。此时,存在半导体封装件的频率特性劣化的情况。
发明内容
本发明的实施方式所涉及的半导体封装件具备基体、信号端子、布线基板以及接地端子。基体具有沿厚度方向贯通的贯通孔。信号端子设置于贯通孔。布线基板在与基体的下表面之间即上表面设置有接地导体层,在下表面与接地导体层重叠地设置有与信号端子连接的线路导体。接地端子贯通布线基板,与接地导体层连接。接地端子贯通布线基板,与接地导体层连接。接地端子设置在距与基体的外缘重叠的位置小于线路导体中传输的高频信号的波长的四分之一的距离处。
本发明的实施方式所涉及的半导体装置具备上述各结构的本发明的实施方式所涉及的半导体封装件、安装在所述半导体封装件内的半导体元件、和与所述半导体封装件的所述基体接合的盖体。
附图说明
图1是表示本发明的一实施方式所涉及的半导体封装件的立体图,图1的(a)是从上表面观察的立体图,图1的(b)是从下表面观察的立体图。
图2是表示本发明的一实施方式所涉及的半导体封装件的立体图,图2的(a)是从上表面观察的立体图,图2的(b)是从下表面观察的立体图。
图3是图1所示的本发明的一实施方式所涉及的半导体封装件的布线基板的俯视图,图3的(a)是布线基板的上表面的俯视图,图3的(b)是布线基板的下表面的俯视图。
图4是图1所示的本发明的一实施方式所涉及的半导体封装件的俯视透视图。
图5是图1所示的本发明的一实施方式所涉及的半导体封装件的仰视透视图。
图6是表示本发明的其他实施方式所涉及的半导体封装件的立体图。
图7是表示本发明的一实施方式所涉及的半导体封装件的立体图。
图8是表示本发明的其他实施方式所涉及的半导体装置的立体图。
具体实施方式
参照附图,对本发明的半导体封装件以及半导体装置进行说明。
<半导体封装件的结构>
图1是本发明的一个实施方式所涉及的半导体封装件1的立体图,图1的(a)是表示本发明的一实施方式所涉及的半导体封装件1的上表面侧的立体图。另外,图1的(b)是表示本发明的一个实施方式所涉及的半导体封装件1的下表面侧的立体图。另外,图2是在图1所示的本发明的一实施方式所涉及的半导体封装件1中利用焊锡等固定各端子的情况的立体图,图2的(a)是表示上表面侧的立体图,图2的(b)是表示下表面侧的立体图。另外,图3是布线基板4的俯视图,图3的(a)是上表面的俯视图,图3的(b)是下表面的俯视图。在这些图中,本发明的一个实施方式所涉及的半导体封装件1具备基体2、信号端子3、布线基板4和接地端子5。
如图1所示,基体2具有沿厚度方向贯通的贯通孔21。基体2例如由导热性良好的金属等构成。基体2能够将在半导体装置工作时从半导体元件产生的热向半导体封装件1的外部扩散。基体2接近所安装的半导体元件、与基体2连接的内部布线基板9的热膨胀系数。
基体2例如包含Fe-Ni-Co合金或Fe-Mn合金等铁系的合金、纯铁等金属。更具体而言,有Fe99.6质量%-Mn0.4质量%系的SPC(Steel Plate Cold:冷钢板)材料。
基体2的形状例如在俯视时为圆形、半圆形、矩形等。基体2例如是厚度为0.5mm~2mm的平板状,是将直径为3mm~10mm的圆形状、半径为1.5mm~8mm的圆周的一部分切除而成的半圆形、一边为3mm~15mm的矩形等。基体2的厚度可以不一样,例如,若加厚基体2的外侧的厚度,则容易使收纳半导体装置的壳体等的成为散热体的部件密接,因此容易将从半导体元件等产生的热经由基体2从外部释放。
在基体2的厚度为0.5mm以上的情况下,在将用于保护半导体元件的盖体接合于基体2的上表面时,基体2不易因接合温度等接合条件而弯曲等变形。另外,在基体2的厚度为2mm以下的情况下,能够抑制半导体封装件1及半导体装置大型化。即,能够实现半导体封装件1以及半导体装置的小型化。
另外,在基体2的表面,可以通过电镀法依次覆盖耐腐蚀性优异、与用于接合固定内部布线基板9或盖体的钎料的润湿性优异、厚度为0.5μm~9μm的Ni层和厚度为0.5μm~5μm的Au层。由此,能够有效地防止基体2发生氧化腐蚀,并且能够将内部布线基板9或者盖体良好地接合于基体2。
在基体2的第一贯通孔21经由后述的绝缘性的密封材料22而设置有信号端子3。信号端子3例如一侧的端部32从基体2的下表面经由在与后述的布线基板4的线路导体42重叠的位置设置的第二贯通孔43而从布线基板4的下表面突出,另一侧的端部31从基体2的上表面突出1mm~20mm左右并被固定。例如,如图1所示,信号端子3的另一侧的端部31与设置于内部布线基板9的信号线路91通过导电性的粘接材料而被电连接,半导体元件7经由导电性的粘接材料而与信号线路91电连接,并且,信号端子3的一侧的端部32经由在布线基板4设置的线路导体42而与外部电路电连接,由此信号端子3发挥能够在半导体元件7与外部电路之间输入输出高频信号的功能。
信号端子3例如由Fe-Ni-Co合金、Fe-Mn合金、SUS及SPC材料构成。信号端子3由这样的材料构成,由此能够抑制伴随与基体2以及固定部件23的热膨胀系数差而产生的热应力,并且能够长时间良好地传输高频信号。另外,信号端子3例如直径为0.2mm~2mm。
另外,在基体2与信号端子3之间,设置有确保基体2与信号端子3之间的绝缘性并且将信号端子3固定于基体2的贯通孔21内的密封材料22。密封材料22包含玻璃或陶瓷等的绝缘性的无机材料。这样的密封材料22例如可举出在硼硅酸玻璃、钠玻璃等的玻璃及这些玻璃中添加用于调整密封材料的热膨胀系数、相对介电常数的陶瓷填料的密封材料,为了阻抗匹配,适当选择其相对介电常数。作为使相对介电常数降低的填料,可以举出氧化锂等。
例如,若使用相对介电常数为6.8的密封材料22,则第一贯通孔21的直径在信号端子3的外径为0.25mm的情况下,通过设为0.75mm,能够使特性阻抗为25Ω。另外,当使用相对介电常数为5的密封材料时,通过使贯通孔21的直径为0.64mm,能够使特性阻抗为0.25Ω,通过使贯通孔21的直径为1.62mm,能够使特性阻抗为50Ω。
为了在确保信号端子3的强度的同时进行更高的特性阻抗的匹配并小型化,信号端子3的直径例如为0.15mm~0.25mm。如果信号端子3的直径为0.15mm以上,则在安装半导体封装件1的情况下的处理中信号端子3难以弯曲。另外,若直径为0.25mm以下,则即使阻抗匹配也能够小型化。
在基体2的下表面设置有布线基板4。布线基板4例如由包含氧化铝(氧化铝:Al2O3)质烧结体及氮化铝(AlN)质烧结体等的陶瓷绝缘材料或聚酰亚胺等的、在具有绝缘性和柔软性的基膜上贴合铜箔等的导电性金属而形成了电路的柔性基板等构成。在俯视时,例如,一端被设置为半圆形以使得与基体2的外形重叠,另一端设置为矩形而与外部电路连接。另外,布线基板4从一端到另一端的长度为5mm×50mm,从一端到与另一端的方向正交的宽度方向的长度为3mm×10mm,厚度为0.1mm~1mm。另外,布线基板4在上表面即与基体2的下表面之间设置有接地导体层41,在下表面形成有线路导体42。
布线基板4的厚度和信号端子3的外表面与贯通孔21的内表面之间的距离为相同程度。具体而言,布线基板4的作为电介质的绝缘基板的厚度和信号端子3的外表面与贯通孔21的内表面之间的距离、即位于信号端子3与贯通孔21之间的作为电介质的密封材料22的厚度为相同程度。如果布线基板4的厚度为密封材料22的厚度的±20%,则如上所述,能够抑制从同轴结构向微带结构的变换中途的传播模式稳定而辐射电磁波。
在布线基板4的上表面设置有接地导体层41。接地导体层41例如包含金、银、镍以及铜等。接地导体层41例如宽度为0.05mm~1mm,厚度为0.01mm~0.5mm。另外,长度为5mm~50mm。接地导体层41起到接地的作用,能够成为基准电位。
线路导体42设置在布线基板4的下表面,使得与接地导体层41重叠。由此,通过形成微带结构,能够顺利地进行高频信号的传输。另外,线路导体42例如能够从外部电路经由信号端子3向半导体元件输入高频信号。另外,接地导体层41在俯视时,在与线路导体42重叠的位置设置非形成区域41a,该非形成区域未设置接地导体层41。由此,本实施方式的半导体封装件1能够降低线路导体42与接地导体层41的静电电容,能够改善线路导体42的特性阻抗的降低。
另外,线路导体42由于其连接根据与信号端子3、外部电路的连接方式而不同,所以与此相应地形成。另外,线路导体42与外部电路例如通过焊锡连接,但为了通过缩短该信号端子3与外部电路的距离来减少信号的传输损耗,作为使线路导体42弯曲的形状,可以使与外部电路的连接位置尽可能近。
此外,在使线路导体42弯曲的情况下,例如阶段性地弯曲,使得弯曲角度大于90°,或者在弯曲部的角的部分带有圆角时,能够减少由弯曲部的反射引起的高频的损耗。在阶段性地弯曲的情况下,若使弯曲角度为120°以上,则损耗变得更少。另外,线路导体42可以仅使弯曲部的外侧阶段性地弯曲即可,但弯曲部的内侧可以同样地阶段性地弯曲或带有圆角。
半导体封装件1具有贯通布线基板4并与接地导体层41连接的接地端子5。接地端子5例如包含Fe-Ni-Co合金、Fe-Mn合金、SUS及SPC材料等构。接地端子5例如直径为0.2mm~1mm,长度为1mm~5mm。接地端子5插通于设置在布线基板4的第四贯通孔44内,并且通过焊锡等的导电性的接合材料24与接地导体层41连接,起到接地的作用。因此,接地端子5能够成为基准电位。此外,在布线基板4的下表面的第四贯通孔44的周围,为了提高与经由焊锡等的接合材料24的接地端子5的接合强度而设置有连接导体层45。
图4以及图5是本发明的一个实施方式所涉及的半导体封装件1的平面透视图。图4是俯视透视图,图5表示仰视透视图。
如图4和图5所示,接地端子5设置在距与基体2的外缘重叠的位置小于线路导体42中传输的高频信号的波长的四分之一的距离处。接地端子5与基体2的外缘的距离为图4的L1。L1例如为0.7mm~7mm。通过使L1小于传输的高频信号的波长的四分之一,能够抑制在波长的四分之一处引起的基体2与接地端子5的谐振。谐振是以波长的四分之一的整数倍发生的现象。因此,当在高频的信号的传输等中发生谐振时,传输损耗变大。此时,在俯视时接地端子5与基体2的外缘之间的距离设置为小于波长的四分之一的距离时,不发生谐振,因此能够抑制传输损耗。即,能够以良好的条件传输高频的信号。
谐振取决于波被传播的距离与波长的关系。该波被传播的距离是基体2与接地端子5的距离、接地导体层41与接地端子5的距离以及信号端子3与接地端子5的距离。关于这些距离,在波长的四分之一的整数倍的距离处发生谐振,在偏离波长的四分之一的整数倍的距离处不引起谐振。即,如果基体2与接地端子5的距离、接地导体层41与接地端子5的距离以及信号端子3与接地端子5的距离偏离波长的四分之一的整数倍,则不会引起谐振。但是,如果包含波长的四分之一的距离,则在该位置发生谐振,因此,如果是小于波长的四分之一的距离,则能够不引起谐振。即,如上所述,通过使基体2与接地端子5的距离L1、后述的接地导体层41与接地端子5的距离L2以及信号端子3与接地端子5的距离L3为小于波长的四分之一的距离,能够不引起谐振。
此时,例如如果传输的是20GHz的信号,则将18GHz~22GHz视为20GHz的信号。另外,在40GHz的情况下,将36GHz~44GHz视为40GHz的信号。可以将标准值的信号的频率的前后10%视为该标准值的信号。
如图4以及图5所示,接地导体层41在俯视透视中设置在与基体2重叠的位置。设置在与基体2重叠的位置的接地导体层41被设于距接地端子5小于线路导体42中传输的高频信号的波长的四分之一的距离处。接地导体层41与接地端子5的距离为图4的L2。L2例如为0.7mm~7mm。通过使L2小于传输的高频信号的波长的四分之一,能够抑制以波长的四分之一引起的接地导体层41与接地端子5的谐振。此时,如上所述在接地导体层41与接地端子5之间不发生谐振,因此,能够抑制传输损耗。即,能够以良好的条件传输高频的信号。
另外,同样如图4以及图5所示,信号端子3在俯视透视中,设置在距接地端子5小于线路导体42中传输的高频信号的波长的四分之一的距离处。信号端子3与接地端子5的距离为图4的L3。L3例如为0.7mm~7mm。通过使L3小于所传输的高频信号的波长的四分之一,能够抑制以波长的四分之一引起的信号端子3与接地端子5之间的谐振。此时,由于如上所述在信号端子3与接地端子5之间不发生谐振,因此,能够抑制传输损耗。即,能够以良好的条件传输高频的信号。
图6是本发明的另一实施方式所涉及的半导体封装件1。图6与本发明的一个实施方式所涉及的半导体封装件1的不同之处在于,在本发明的一个实施方式所涉及的半导体封装件1的基础上,在基体2与布线基板4之间设置有用于加强布线基板4的基板6。
如图6所示,基板6设置在基体2与布线基板4之间。在布线基板4为柔性基板等的情况下,为了加强而设置基板6。基板6例如在俯视时为矩形、圆形以及半圆形等。大小为3mm×3mm~10mm×10mm。厚度为0.5mm~3mm。基板6例如由陶瓷基板、树脂基板以及玻璃基板等构成。
半导体封装件1通过在基体2与布线基板4之间具备基板6,即使在布线基板4为柔性基板等的情况下,也能够保持半导体封装件1的强度。即,即使从外部施加力,也能够抑制半导体封装件1的内部、特别是半导体元件等的连接、对各端子的负载。
<半导体封装件的制造方法>
在基体2包含Fe-Mn合金的情况下,通过对该铸锭(块)实施轧制加工、冲裁加工等公知的金属加工方法而制作成规定形状,第一贯通孔21通过利用钻孔加工、模具的冲裁加工而形成。另外,基体2的搭载面1b可以通过切削加工、冲压加工而形成。
信号端子3包含Fe-Ni-Co合金、Fe-Ni合金等的金属,例如在信号端子3包含Fe-Ni-Co合金的情况下,通过对该铸锭(块)实施轧制加工、冲裁加工、切削加工等金属加工方法,制作成长度为1.5mm~22mm且直径为0.1mm~1mm的线状。
为了让信号端子3贯通并固定于填充在第一贯通孔21的密封材料22,例如在密封材料包含玻璃的情况下,首先,使用粉体压制法、挤压成型法来成型玻璃粉末。接下来,使内径与信号端子3的外径一致,制作外径与第一贯通孔21的形状一致的筒状的成形体。在该密封材料22的成形体的孔中插通信号端子3而将成型体插入模具中,加热至规定的温度而使玻璃熔融后,进行冷却使其固化。通过固化,预先形成固定有信号端子3的规定形状的密封材料。由此,通过密封材料22将贯通孔21气密地密封,并且,通过密封材料22使信号端子3与基体2绝缘而固定,形成同轴线路。可以预先仅形成与贯通孔21的形状相符的密封材料,将其插入贯通孔21,并且将信号端子3也插入到密封材料22的孔中,同时进行密封材料22与第一贯通孔21的内表面以及信号端子3的外表面的接合。
信号端子3包含Fe-Ni-Co合金、Fe-Ni合金等的金属,例如在信号端子3包含Fe-Ni-Co合金的情况下,通过对该铸锭(块)实施轧制加工、冲裁加工、切削加工等的金属加工方法,制成长度为1.5mm~22mm且直径为0.1mm~1mm的线状。
接地端子5与基体2接合。接地端子5与信号端子3同样地制作,使用钎料等接合于基体2的下表面。为了提高定位的容易性和接合强度,可以预先在基体2的下表面形成孔,在该孔中插入接地端子5进行接合。这样,通过在基体2上接合接地端子5,在将连接端子3与外部电路连接时,基体2也作为接地导体发挥功能。
布线基板4例如是柔性布线基板的情况下,通过在具有包含聚酰亚胺等的绝缘性的、薄且柔软的基膜的上下表面粘贴铜箔等的导电性金属,并将导电性金属蚀刻加工成规定的形状,制作设置有由所希望的形状构成的接地导体层41以及线路导体42的布线基板4。
将这样制作的布线基板4经由焊锡而与基体2的下表面接合,通过钎料将信号端子3的前端与线路导体42连接,从而成为本发明的实施方式所涉及的半导体封装件1。
<半导体装置的结构>
图7表示本发明的一个实施方式所涉及的半导体装置10的立体图。在图7中,本发明的一个实施方式所涉及的半导体装置10具备本发明的实施方式所涉及的半导体封装件1、安装于基体2的半导体元件7、和与基体2接合的盖体8。
作为半导体元件7,可列举出LD(激光二极管)、PD(光电二极管)等光半导体元件、包含半导体集成电路元件的半导体元件、晶体振荡器或声表面波元件等压电元件、压力传感器元件、电容元件、电阻器等。这些半导体元件安装在基体2上。
半导体元件7向基体2的安装可以通过利用钎料、导电性树脂等的导电性的接合材料进行固定来进行。例如,在将布线基板4与基体2接合之后将半导体元件7安装于基体2的情况下,在布线基板4的固定中将金-锡(Au-Sn)合金、金-锗(Au-Ge)合金的钎料作为接合材料来使用,在半导体元件7的固定中,将熔点比它们低的锡-银(Sn-Ag)、锡-银-铜(Sn-Ag-Cu)合金的钎料、能够在比熔点低的温度下固化的Ag环氧树脂等的树脂制的粘接剂作为接合材料来使用即可。
另外,可以在将半导体元件7安装于基体2之后将布线基板4安装于基体2,此时与上述相反,降低将布线基板4安装于基体2时使用的粘接材料的熔点即可。无论哪种情况,只要在布线基板4、基体2上使用丝网印刷法印刷接合材料的膏,或者通过光刻法形成接合材料层,或者载置成为集合材料的低熔点钎料的预塑型坯等即可。
如图7以及图8所示,盖体8是具有以沿着基体2的外周区域的外形覆盖安装于基体2的半导体元件7的空间的形状的部件。俯视时的大小与基体2的大小相同。另外,盖体8可以小于基体2。在与半导体元件7对置的部分设置第三贯通孔81作为使光透过的窗。代替第三贯通孔81,或者除了窗之外,还可以接合光纤以及防止返回光用的光隔离器。
盖体8包含Fe-Ni-Co合金、Fe-Ni合金、Fe-Mn合金等的金属,通过对这些板材实施冲压加工、冲裁加工等的公知的金属加工方法来制作。盖体8可以具有与基体2的材料相同程度的热膨胀系数,更优选使用与基体2的材料相同的材料。在盖体8具有第三贯通孔81的情况下,在与半导体元件7对置的部分设置孔,利用低熔点玻璃等接合平板状、透镜状的玻璃制的窗部件。盖体8向基体2的接合通过缝焊、YAG激光焊接等的焊接或Au-Sn钎料等的钎料的钎焊来进行。
在基体2上安装半导体元件7,用接合引线等连接半导体元件7的端子和布线基板4的线路导体42,并且在框部的上表面接合盖体8,由此成为本发明的一个实施方式所涉及的半导体装置。在该例子中,半导体元件7直接安装在基体2上,这是为了将由半导体元件7产生的热通过金属制的基体2向外部散热。在半导体元件7的发热大的情况下,可以在半导体元件7(及布线基板4)之间搭载珀尔帖(Peltier)元件等,对半导体元件7进行冷却。
另外,如图8所示,半导体装置10可以与图6所示的半导体封装件1同样地具备作为加强部件的基板6。半导体装置10具备基板6,由此能够提高由柔性基板等构成的布线基板4的强度。
以上说明的本发明并不限定于上述的实施方式,在不脱离本发明的主旨的范围内能够进行各种变更等。而且,属于权利要求的变更等全部属于本发明的范围内。
符号说明
1 半导体封装件
2 基体
21 贯通孔(第一贯通孔)
22 密封材料
23 固定部件
3 信号端子
31 另一侧的端部
32 一侧的端部
4 布线基板
41 接地导体层
42 线路导体
43 第二贯通孔
5 接地端子
6 基板
7 半导体元件
8 盖体
81 第三贯通孔
9 内部布线基板
91 信号线路
10 半导体装置。

Claims (5)

1.一种半导体封装件,其特征在于,具备:
基体,具有沿厚度方向贯通的贯通孔;
信号端子,设置于所述贯通孔;
布线基板,在该布线基板与所述基体的下表面之间即该布线基板的上表面设置有接地导体层,在该布线基板的下表面与所述接地导体层重叠地设置有与所述信号端子连接的线路导体;以及
接地端子,贯通所述布线基板,与所述接地导体层连接,
所述接地端子设置在距与所述基体的外缘重叠的位置小于在所述线路导体中传输的高频信号的波长的四分之一的距离处。
2.根据权利要求1所述的半导体封装件,其特征在于,
在俯视透视中,设置在与所述基体重叠的位置的所述接地导体层,设置在距所述接地端子小于在所述线路导体中传输的高频信号的波长的四分之一的距离处。
3.根据权利要求1或2所述的半导体封装件,其特征在于,
所述信号端子设置在距所述接地端子小于在所述线路导体中传输的高频信号的波长的四分之一的距离处。
4.根据权利要求1~3中任一项所述的半导体封装件,其特征在于,
在俯视透视中,在所述基体与所述布线基板之间还具备基板。
5.一种半导体装置,其特征在于,具备:
权利要求1~4中任一项所述的半导体封装件;
半导体元件,安装在所述半导体封装件内;以及
盖体,与所述半导体封装件的所述基体接合。
CN201780024399.9A 2016-04-26 2017-04-25 半导体封装件及使用其的半导体装置 Active CN109075527B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016088170 2016-04-26
JP2016-088170 2016-04-26
PCT/JP2017/016419 WO2017188269A1 (ja) 2016-04-26 2017-04-25 半導体パッケージおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
CN109075527A true CN109075527A (zh) 2018-12-21
CN109075527B CN109075527B (zh) 2021-06-29

Family

ID=60160793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780024399.9A Active CN109075527B (zh) 2016-04-26 2017-04-25 半导体封装件及使用其的半导体装置

Country Status (4)

Country Link
JP (1) JP6849670B2 (zh)
KR (1) KR102164911B1 (zh)
CN (1) CN109075527B (zh)
WO (1) WO2017188269A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112305683A (zh) * 2019-08-02 2021-02-02 日本剑桥光电有限公司 光模块

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018501A1 (ja) * 2022-07-19 2024-01-25 三菱電機株式会社 半導体レーザ光源装置

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825653A2 (en) * 1996-07-31 1998-02-25 Sumitomo Electric Industries, Limited Optoelectronic device package
JPH1197846A (ja) * 1997-09-16 1999-04-09 Micronics Japan Co Ltd 配線基盤及びこれを用いた配線装置
JP2005228766A (ja) * 2004-02-10 2005-08-25 Opnext Japan Inc 光送信機
US20060087011A1 (en) * 2004-10-21 2006-04-27 Nitto Denko Corporation Wired circuit board
CN101246886A (zh) * 2008-03-19 2008-08-20 江苏宏微科技有限公司 Mos结构的功率晶体管及其制作方法
JP2008211072A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 光モジュール
CN101587933A (zh) * 2009-07-07 2009-11-25 晶方半导体科技(苏州)有限公司 发光二极管的晶圆级封装结构及其制造方法
JP2010245507A (ja) * 2009-01-27 2010-10-28 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011134740A (ja) * 2009-12-22 2011-07-07 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012064817A (ja) * 2010-09-16 2012-03-29 Kyocera Corp 電子部品搭載用パッケージおよび通信用モジュール
JP2012238647A (ja) * 2011-05-10 2012-12-06 Sumitomo Electric Device Innovations Inc 光学素子搭載用パッケージ及び光モジュール
CN103052256A (zh) * 2011-10-17 2013-04-17 株式会社藤仓 柔性印刷电路板
JP2013197274A (ja) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
CN103702508A (zh) * 2012-09-27 2014-04-02 三菱电机株式会社 挠性基板以及基板连接构造
CN103811472A (zh) * 2012-11-05 2014-05-21 三星电子株式会社 半导体封装件和制造半导体封装件的方法
CN104364897A (zh) * 2012-10-29 2015-02-18 京瓷株式会社 元件收纳用封装件以及安装结构体
CN104752412A (zh) * 2013-12-25 2015-07-01 株式会社东芝 半导体封装件、半导体模块以及半导体器件
CN204597019U (zh) * 2012-06-29 2015-08-26 株式会社村田制作所 将电缆固定于布线基板的固定结构、以及电缆
US20150311417A1 (en) * 2014-04-24 2015-10-29 Shinko Electric Industries Co., Ltd Wiring substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123738A (ja) * 2005-10-31 2007-05-17 Sony Corp 光送信モジュール、光送受信モジュール及び光通信装置
US8475058B2 (en) * 2010-08-18 2013-07-02 Sumitomo Electric Industries, Ltd. Optical module with ceramic package reducing optical coupling stress
JP6305179B2 (ja) * 2014-04-15 2018-04-04 日本オクラロ株式会社 光モジュール

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825653A2 (en) * 1996-07-31 1998-02-25 Sumitomo Electric Industries, Limited Optoelectronic device package
JPH1197846A (ja) * 1997-09-16 1999-04-09 Micronics Japan Co Ltd 配線基盤及びこれを用いた配線装置
JP2005228766A (ja) * 2004-02-10 2005-08-25 Opnext Japan Inc 光送信機
US20060087011A1 (en) * 2004-10-21 2006-04-27 Nitto Denko Corporation Wired circuit board
JP2008211072A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 光モジュール
CN101246886A (zh) * 2008-03-19 2008-08-20 江苏宏微科技有限公司 Mos结构的功率晶体管及其制作方法
JP2010245507A (ja) * 2009-01-27 2010-10-28 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
CN101587933A (zh) * 2009-07-07 2009-11-25 晶方半导体科技(苏州)有限公司 发光二极管的晶圆级封装结构及其制造方法
JP2011134740A (ja) * 2009-12-22 2011-07-07 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012064817A (ja) * 2010-09-16 2012-03-29 Kyocera Corp 電子部品搭載用パッケージおよび通信用モジュール
JP2012238647A (ja) * 2011-05-10 2012-12-06 Sumitomo Electric Device Innovations Inc 光学素子搭載用パッケージ及び光モジュール
CN103052256A (zh) * 2011-10-17 2013-04-17 株式会社藤仓 柔性印刷电路板
JP2013197274A (ja) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
CN204597019U (zh) * 2012-06-29 2015-08-26 株式会社村田制作所 将电缆固定于布线基板的固定结构、以及电缆
CN103702508A (zh) * 2012-09-27 2014-04-02 三菱电机株式会社 挠性基板以及基板连接构造
CN104364897A (zh) * 2012-10-29 2015-02-18 京瓷株式会社 元件收纳用封装件以及安装结构体
CN103811472A (zh) * 2012-11-05 2014-05-21 三星电子株式会社 半导体封装件和制造半导体封装件的方法
CN104752412A (zh) * 2013-12-25 2015-07-01 株式会社东芝 半导体封装件、半导体模块以及半导体器件
US20150311417A1 (en) * 2014-04-24 2015-10-29 Shinko Electric Industries Co., Ltd Wiring substrate

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
VIANCO, P.T.等: "Issues in the replacement of lead-bearing solders", 《JOM》 *
石海忠: "框架有效成本与内引线长度技术能力的关系", 《电子与封装》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112305683A (zh) * 2019-08-02 2021-02-02 日本剑桥光电有限公司 光模块
CN112305683B (zh) * 2019-08-02 2024-03-15 日本剑桥光电有限公司 光模块

Also Published As

Publication number Publication date
JP6849670B2 (ja) 2021-03-24
KR102164911B1 (ko) 2020-10-13
CN109075527B (zh) 2021-06-29
JPWO2017188269A1 (ja) 2019-02-28
KR20180123122A (ko) 2018-11-14
WO2017188269A1 (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5334887B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
CN109075527A (zh) 半导体封装件及使用其的半导体装置
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361609B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP5705491B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012227482A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009158520A (ja) 接続基板および電子装置
JP2009283903A (ja) 接続基板および電子装置
JP2009283908A (ja) 接続基板および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant