JP2012238647A - 光学素子搭載用パッケージ及び光モジュール - Google Patents

Abstract

【課題】簡単な構成で、コストをかけることなく、インピーダンス不整合による多重反射の発生を防止して、反射損失を小さくできる光学素子搭載用パッケージを提供する。
【解決手段】光学素子搭載用パッケージは、ＬＤ７と、ＰＤ６と、ＬＤ７及びＰＤ６を実装するステム５とを備える。光学素子搭載用パッケージは、ＬＤ７のカソード電極に接続された第１のリードピン１と、ＰＤ６のカソード電極に接続された第２のリードピン２と、ＬＤ７のアノード電極に接続された第３のリードピン３と、ステム５に直接接続された第４のリードピン４とを備え、第１〜第４のリードピン１〜４は、ステム５に同心円状に配置され、第１のリードピン１と第３のリードピン、第２のリードピンと第４のリードピンがそれぞれ同心円の中心を挟んで対角上に配置され、第１のリードピン１と第３のリードピン３の軸間距離が、第２のリードピン２と第４のリードピン４の軸間距離よりも短い。
【選択図】図１

Description

本発明は、発光素子や受光素子などの光学素子を搭載し、高速通信を行うための光学素子搭載用パッケージ及び該パッケージを備えた光モジュールに関する。

従来、光通信の分野において、発光素子（ＬＤ:Laser Diode）や受光素子（ＰＤ:Photo Diode）などの光学素子を搭載した光学素子搭載用パッケージ（ＣＡＮパッケージともいう）が知られている。このようなＣＡＮパッケージにおいては、近年の高速通信に対する需要の高まりに伴い、伝送信号の高周波化及び伝送速度の高速化が進められているが、より高い周波数の信号を伝送する場合には、信号線路上の接続部分における僅かなインピーダンスギャップでも多重反射による損失が大きくなり、伝送効率を低下させてしまうという問題があった。

上記問題に対して、例えば、特許文献１には、通信速度が６Ｇｂｐｓを超えるような高周波信号の入出力時における反射損失を小さくできる電子部品搭載用パッケージが記載されている。この特許文献１に記載の技術によれば、図６に示すセラミック基板１０１を、ＬＤを実装した配線基板に貼り付ける、あるいは、図７に示すガラス封止部１０２の比誘電率を変化させるなどにより、信号線路上のインピーダンスを整合させるようにしている。

特開２０１０−６２５１２号公報

しかしながら、図６に示した方法では、配線基板上にセラミック基板を半田付け等で取り付ける必要があるため、セラミック基板の材料コストがかかる上に、セラミック基板の取付工程が増えるために製造コストが高くなり、また、セラミック基板の取り付けを自動化することは難しいという問題がある。また、図７に示した方法では、ガラス封止部において所望のインピーダンスを得るために、ステムの貫通孔の中心にリードピンを正確に封止する必要があるが、製造上の誤差があるため、現実的には難しく、インピーダンスにバラツキが出てしまうという問題がある。

本発明は、上述のような実情に鑑みてなされたもので、簡単な構成で、コストをかけることなく、インピーダンス不整合による多重反射の発生を防止して、反射損失を小さくできる光学素子搭載用パッケージ及び該パッケージを備えた光モジュールを提供することを目的とする。

本発明による光学素子搭載用パッケージは、一端面から信号光を出射する発光素子と、発光素子の一端面の反対側の面から出射される漏洩光を受信する受光素子と、発光素子及び受光素子を実装するステムとを備えた光学素子搭載用パッケージであって、発光素子のカソード電極に接続された第１のリードピンと、受光素子のアノード電極またはカソード電極のいずれかに接続された第２のリードピンと、発光素子のアノード電極に接続された第３のリードピンと、ステムに直接接続された第４のリードピンとを備え、第１〜第４のリードピンは、ステムに同心円状に配置され、第１のリードピンと第３のリードピンが、同心円の中心を挟んで対角上に配置され、第２のリードピンと第４のリードピンが、同心円の中心を挟んで対角上に配置され、第１のリードピンと第３のリードピンの軸間距離が、第２のリードピンと第４のリードピンの軸間距離よりも短い。

また、発光素子のカソード電極と第１のリードピンとがワイヤで接続されると共に、発光素子のアノード電極と第３のリードピンとがワイヤで接続され、カソード電極からワイヤを介して第１のリードピンのステム下面と交わる位置までのカソード側信号線路長及びアノード電極からワイヤを介して第３のリードピンのステム下面と交わる位置までのアノード側信号線路長は、それぞれ発光素子が出射する信号速度の波長換算値の１／４未満であることが望ましい。
また、受光素子の受光面は、発光素子の光軸に対して傾いていることが望ましい。
また、本発明による光モジュールは、上記の光学素子搭載用パッケージを備えている。

本発明によれば、ＬＤと接続される２つのリードピン間の軸間距離を短くし、ステム下面からＬＤに至るまでの信号線路長を、信号波長の１／４未満にしたため、簡単な構成で、コストをかけることなく、インピーダンスの不整合点を少なくして多重反射の発生を防止して、送信光信号の波形の歪みを小さくすることができる。

本発明による光学素子搭載用パッケージの一例を示す図である。 図１の光学素子搭載用パッケージにおける第１〜第４のリードピンの配置状態を模式的に示した図である。 図１（Ａ）のＸＸ断面を示す図である。 図１に示した光学素子搭載用パッケージに蓋部が合体された状態の一例を示す図である。 図１に示した光学素子搭載用パッケージを備えた光モジュールの一例を示す図である。 特許文献１に記載の従来技術を示す図である。 特許文献１に記載の従来技術を示す図である。

図１は、本発明による光学素子搭載用パッケージの一例を示す図である。図１（Ａ）は光学素子搭載用パッケージを上面から見たときの図、図１（Ｂ）は光学素子搭載用パッケージを側面から見たときの図、図１（Ｃ）は光学素子搭載用パッケージを斜め上から見たときの図である。図２は、図１の光学素子搭載用パッケージにおける第１〜第４のリードピンの配置状態を模式的に示した図である。図３は、図１（Ａ）のＸＸ断面を示す図である。図中、１は第１のリードピン、２は第２のリードピン、３は第３のリードピン、４は第４のリードピン、５はステム、６は受光素子（ＰＤ：Photo Diode）、７は発光素子（ＬＤ：Laser Diode）、８はヒートシンク、８ａは発光素子を搭載するサブマウント、９は受光素子を搭載するサブマウント、１０は傾斜凹部を示す。

光学素子搭載用パッケージは、一端面から信号光を出射するＬＤ７と、ＬＤ７の一端面の反対側の面から出射される漏洩光を受信するＰＤ６と、ＬＤ７及びＰＤ６を実装するステム５とを備える。ステム５は、鉄（Ｆｅ）、コバール（Ｋｏｖａｒ）、ＳＰＣ等の金属板をプレス加工して円板状に成型し、その表面にＡｕメッキを施したもので、ステム５の上面部の略中央には、傾斜凹部１０（図３）とヒートシンク８が一体的に形成されている。ヒートシンク８は、ステム５の上面部に半円柱状に突出しており、その側面に、サブマウント８ａを介してＬＤ７が取り付けられ、ＬＤ７で発生した熱を放熱するための放熱板として機能する。

傾斜凹部１０は、図３に示すように、底面が所定の角度で傾斜しており、この傾斜底面に、サブマウント９を介して、あるいは、サブマウント９を介さず直接にＰＤ６がダイボンドされる。換言すれば、ＰＤ６の受光面は、ＬＤ７の光軸に対して傾いて取り付けられる。これは、ＬＤ７からの出射光がＰＤ６の受光面で反射して戻り光となることを防止するためである。本例の場合、ＰＤ６は、サブマウント９を介してステム５の上面部に実装されるが、傾斜凹部１０の底面は第４のリードピン４から第２のリードピン２に向かう方向に徐々に深くなっているため、ＰＤ６の受光面がＬＤ７の実装面と反対側（第２のリードピン２の方向）に傾斜される。これにより、ＰＤ６の受光面での反射光がＬＤ７に戻ることをより確実に防止することができる。

図１（Ａ）において、ステム５には、３つの貫通孔が形成されており、これら３つの貫通孔に第１リードピン１、第２のリードピン２、及び第３のリードピン３がそれぞれ低融点ガラスなどの封止材（比誘電率ｅｒ）で機密封止され、ステム５に固定される。これにより第１〜第３のリードピン１〜３それぞれとステム５との間に封止部１ａ〜３ａが形成される。また、ステム５の下面部には第４のリードピン４が直付け固定される。

ステム５および第１〜第３のリードピン１〜３の各部品は電気的接続が必要となることから例えば鉄系の合金で構成される。ステム５と第１〜第３のリードピン１〜３の間は気密封止のためガラス材料にて封止されているが、材料の線膨張係数の違いによる気密封止の破壊を防ぐために、適切な材料を選定する必要がある。既存の技術では、前述のコバール（Ｋｏｖａｒ）等の低線膨張材を用いたマッチドシールと、ＳＰＣ等の通常の鉄系材料を用いたコンプレッションシールがある。各金属部品は酸化等の影響を排除するためにＡｕメッキ加工されている。Ａｕメッキされることで、ワイヤボンディング性も良好となる。

図１（Ｂ）、（Ｃ）において、第１のリードピン１は、ＬＤ７のカソード電極にワイヤ７ｋを介して接続される。また、第２のリードピン２は、ＰＤ６のカソード電極（またはアノード電極でもよい）にワイヤ６ｋを介して接続される。第３のリードピン３は、ＬＤ７のアノード電極にワイヤ７ａを介して接続される。また、図１（Ａ）に示すように、第１〜第４のリードピン１〜４は、ステム５に同心円状に配置され、第１のリードピン１と第３のリードピン３が、同心円の中心を挟んで対角上に配置され、第２のリードピン２と第４のリードピン４が、同心円の中心を挟んで対角上に配置される。

そして、図２に示すように、第１のリードピン１と第３のリードピン３の軸間距離ｍ_１３が、第２のリードピン２と第４のリードピン４の軸間距離ｍ_２４よりも短く構成される。つまり、第１〜第４のリードピン１〜４は、光学素子搭載用パッケージの上面から見たときに、対角線がステム５の中心を通る菱形状に配置されている。

図１（Ｂ）において、ＬＤ７のカソード電極と第１のリードピン１とがワイヤ７ｋで接続されると共に、ＬＤ７のアノード電極と第３のリードピン３とがワイヤ７ａで接続される。そして、ＬＤ７のカソード電極からワイヤ７ｋを介して第１のリードピン１のステム５下面と交わる位置までのカソード側信号線路長Ｌ１及びＬＤ７のアノード電極からワイヤ７ａを介して第３のリードピン３のステム５下面と交わる位置までのアノード側信号線路長Ｌ２を、それぞれＬＤ７が出射する信号速度の波長換算値の１／４未満とする。

すなわち、封止部１ａの比誘電率をｅｒ、封止部１ａの長さ（ステム厚）をｄ_０、第１のリードピン１のインナーリードの長さをｄ_１、インナーリードからＬＤ７までのワイヤ７ｋの長さをｄ_３とした場合、カソード側信号線路長Ｌ１は、
Ｌ１＝ｄ_０×ｅｒ＋ｄ_１＋ｄ_３ …式（１）
と表され、上記の波長換算値をλとした場合、
λ／４＞Ｌ１ …式（２）
の条件を満たすように、カソード側信号線路長Ｌ１が決定される。

また、同様に、封止部３ａの比誘電率をｅｒ、封止部３ａの長さ（ステム厚）をｄ_０、第３のリードピン３のインナーリードの長さをｄ_１、インナーリードからＬＤ７までのワイヤ７ａの長さをｄ_２とした場合、アノード側信号線路長Ｌ２は、
Ｌ２＝ｄ_０×ｅｒ＋ｄ_１＋ｄ_２ …式（３）
と表され、波長換算値をλとした場合、
λ／４＞Ｌ２ …式（４）
の条件を満たすように、アノード側信号線路長Ｌ２が決定される。

上述の式（２）及び式（４）の条件を満たすためには、第１のリードピン１と第３のリードピン３の軸間距離ｍ_１３を短くする必要がある。例えば、封止部の比誘電率ｅｒが４.１、第１のリードピン１と第３のリードピン３の軸間距離ｍ_１３が１.３５ｍｍ、封止部長ｄ_０が１.０ｍｍ、インナーリード長ｄ_１が０.９ｍｍ、ＬＤ７のチップ幅が０.２５ｍｍ、ＰＤ６のチップ幅が０.３８ｍｍ程度のものが使用される。なお、第２のリードピン２と第４のリードピン４の軸間距離ｍ_２４は、第１のリードピン１と第３のリードピン３の軸間距離ｍ_１３のように短くする必要はなく、ＰＤ６の実装エリアを確保しつつ、ＬＤ７やＰＤ６のワイヤなどのビンディング工程に支障が無い程度に設定すればよい。

このように、カソード側信号線路長Ｌ１及びアノード側信号線路長Ｌ２を、使用周波数で波長換算した波長換算値λの１／４未満に抑えることで、集中定数回路として扱うことができる。この集中定数回路とは、一般に、周波数の波長よりも十分小さい形状の電子部品や十分短い配線長で構成され、かつ、部品間の配線のインピーダンスが無視できるほど小さい回路のことをいう。そして、この集中定数回路の対義の概念として、分布定数回路がある。高周波回路の設計において、基本的に配線長がλ／４以上となる場合には、配線を分布定数線路として取り扱う必要があることが知られている。

このため本実施形態では、集中定数回路と分布定数回路の境界となる信号線路長をλ／４とし、カソード側信号線路長Ｌ１及びアノード側信号線路長Ｌ２をλ／４未満に抑えることで、これらの信号線路を集中定数回路として扱えるように構成した。また、信号線路長をλ／４未満に抑えることにより、インピーダンス不整合点は実質的に１点となり、多重反射が発生しないので、良質な光波形を得ることができる。また、λ／４未満の線路は、インピーダンス整合を考慮した設計上の制約を受けることは無い。

図４は、図１に示した光学素子搭載用パッケージに蓋部が合体された状態の一例を示す図である。図４（Ａ）は側面図、図４（Ｂ）は底面図を示す。図中、１１はＣＡＮパッケージ、１２は蓋部を示す。蓋部１２は、ステム５と協働してステム５上にＬＤやＰＤ等の光学素子搭載空間を実現する。蓋部１２及びステム５は共に金属製であり、両者は蓋部１２の根元部をステム５に対してプロジェクション溶接（抵抗溶接とも呼ばれる）することにより当該光学素子搭載空間を気密シールしつつ合体される。このように光学素子搭載用パッケージは、ステム５に蓋部１２が合体されて、ＣＡＮパッケージ１１として構成される。

蓋部１２は、ＬＤ７と対向する部分に光を透過させる窓部を設けてもよい。この場合、蓋部１２のＬＤ７と対向する部分に孔を設け、この孔に、平板状あるいはレンズ状のガラス製部材を低融点ガラス等による接合や、成形によって一体的に窓部を形成する。なお、蓋部１２の金属材料は、上記の平板状あるいはレンズ状のガラス製部材と同程度の熱膨張係数を有するものが好ましい。

図５は、図１に示した光学素子搭載用パッケージを備えた光モジュールの一例を示す図である。図中、１３は光モジュールを示す。本例の光モジュール１３は、図４のＣＡＮパッケージ１１を一体的に組み込んで構成される。この光モジュール１３は、ＣＡＮパッケージ１１により、内部にＰＤ、ＬＤ等の光学素子を搭載し、これら光学素子を光ファイバに光結合させるために、集光レンズ、スリーブ等の調芯機構を備えたものである。このように、本発明は、光学素子搭載用パッケージを備えた光モジュールの形態としてもよい。

このように本発明によれば、ＬＤと接続される２つのリードピン間の軸間距離を短くし、ステム下面からＬＤに至るまでの信号線路長を、信号波長の１／４未満にしたため、簡単な構成で、コストをかけることなく、インピーダンスの不整合点を少なくして多重反射の発生を防止して、送信光信号の波形の歪みを小さくすることができる。

１…第１のリードピン、１ａ〜３ａ…封止部、２…第２のリードピン、３…第３のリードピン、４…第４のリードピン、５…ステム、６…ＰＤ、７…ＬＤ、６ｋ，７ａ，７ｋ…ワイヤ、８…ヒートシンク、８ａ，９…サブマウント、１０…傾斜凹部、１１…ＣＡＮパッケージ、１２…蓋部、１３…光モジュール。

Claims (4)

1. 一端面から信号光を出射する発光素子と、該発光素子の一端面の反対側の面から出射される漏洩光を受信する受光素子と、前記発光素子及び前記受光素子を実装するステムとを備えた光学素子搭載用パッケージであって、
   前記発光素子のカソード電極に接続された第１のリードピンと、前記受光素子のアノード電極またはカソード電極のいずれかに接続された第２のリードピンと、前記発光素子のアノード電極に接続された第３のリードピンと、前記ステムに直接接続された第４のリードピンとを備え、
   前記第１〜第４のリードピンは、前記ステムに同心円状に配置され、前記第１のリードピンと前記第３のリードピンが、前記同心円の中心を挟んで対角上に配置され、前記第２のリードピンと前記第４のリードピンが、前記同心円の中心を挟んで対角上に配置され、
   前記第１のリードピンと前記第３のリードピンの軸間距離が、前記第２のリードピンと前記第４のリードピンの軸間距離よりも短いことを特徴とする光学素子搭載用パッケージ。
2. 前記発光素子のカソード電極と前記第１のリードピンとがワイヤで接続されると共に、前記発光素子のアノード電極と前記第３のリードピンとがワイヤで接続され、前記カソード電極からワイヤを介して前記第１のリードピンの前記ステム下面と交わる位置までのカソード側信号線路長及び前記アノード電極からワイヤを介して前記第３のリードピンの前記ステム下面と交わる位置までのアノード側信号線路長は、それぞれ前記発光素子が出射する信号速度の波長換算値の１／４未満であることを特徴とする請求項１に記載の光学素子搭載用パッケージ。
3. 前記受光素子の受光面は、前記発光素子の光軸に対して傾いていることを特徴とする請求項１又は２に記載の光学素子搭載用パッケージ。
4. 請求項１〜３のいずれか１項に記載の光学素子搭載用パッケージを備えた光モジュール。

Images