KR102164911B1 - 반도체 패키지 및 그것을 사용한 반도체 장치 - Google Patents

반도체 패키지 및 그것을 사용한 반도체 장치 Download PDF

Info

Publication number
KR102164911B1
KR102164911B1 KR1020187029979A KR20187029979A KR102164911B1 KR 102164911 B1 KR102164911 B1 KR 102164911B1 KR 1020187029979 A KR1020187029979 A KR 1020187029979A KR 20187029979 A KR20187029979 A KR 20187029979A KR 102164911 B1 KR102164911 B1 KR 102164911B1
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor package
base
ground
terminal
Prior art date
Application number
KR1020187029979A
Other languages
English (en)
Other versions
KR20180123122A (ko
Inventor
타카유키 시라사키
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20180123122A publication Critical patent/KR20180123122A/ko
Application granted granted Critical
Publication of KR102164911B1 publication Critical patent/KR102164911B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Geometry (AREA)
  • Light Receiving Elements (AREA)

Abstract

반도체 패키지는 기체와, 신호 단자와, 배선 기판과, 접지 단자를 구비하고 있다. 기체는 두께 방향으로 관통하는 관통 구멍을 갖는다. 신호 단자는 관통 구멍에 설치되어 있다. 배선 기판은 기체의 하면과의 사이인 상면에 접지 도체층과, 하면에 접지 도체층과 겹치도록 신호 단자와 접속된 선로 도체가 설치되어 있다. 접지 단자는 배선 기판을 관통하여 접지 도체층과 접속되어 있다. 접지 단자는 기체의 외측 가장자리와 겹치는 위치로부터 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다.

Description

반도체 패키지 및 그것을 사용한 반도체 장치
본 발명은 광 통신 분야 등에 사용되는 반도체 소자 등을 수납하기 위한 반도체 패키지 및 그것을 사용한 반도체 장치에 관한 것이다.
최근 광 통신 장치를 사용하여 광 신호를 수발신하는 반도체 장치 등의 고속화가 주목되어 있다. 이러한 반도체 장치는 보다 고출력화시켜서 고속화시키는 것이 요구되어 있다.
반도체 장치는 반도체 패키지와, LD(Laser Diode: 레이저 다이오드)나 PD(Photo Diode: 포토 다이오드) 등의 반도체 소자로 구성된다(일본 특허공개 2011-119634호 공보를 참조).
일본 특허공개 2011-119634호 공보에 개시된 기술에서는 반도체 패키지에 있어서 관통 구멍을 갖는 기체와, 관통 구멍에 고정된 신호 단자와, 신호 단자와 접속된 신호 선로 도체를 갖는 배선 기판과, 기체와 접합된 접지 단자를 구비하고 있다. 신호 단자와 접지 단자는 평면 투시에 있어서, 기체의 중심 부근에 설치되어 있다. 그러나 특허문헌 1의 기술에서는 신호 단자와 접지 단자가 기체의 중심에 있음으로써 고주파 신호가 신호 단자와 접지 단자를 통해 전송될 때에 기체와 접지 단자 사이에 발생하는 전위차에 의해 기체와 접지 단자 사이에서 공진 현상이 발생하는 경우가 있었다. 그때에는 반도체 패키지의 주파수 특성이 열화되는 경우가 있었다.
본 발명의 실시형태에 의한 반도체 패키지는 기체와, 신호 단자와, 배선 기판과, 접지 단자를 구비하고 있다. 기체는 두께 방향으로 관통하는 관통 구멍을 갖는다. 신호 단자는 관통 구멍에 설치되어 있다. 배선 기판은 기체의 하면과의 사이인 상면에 접지 도체층과, 하면에 접지 도체층과 겹치도록 신호 단자와 접속된 선로 도체가 설치되어 있다. 접지 단자는 배선 기판을 관통하여 접지 도체층과 접속되어 있다. 접지 단자는 기체의 외측 가장자리와 겹치는 위치로부터 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다.
본 발명의 실시형태에 의한 반도체 장치는 상기 각 구성의 본 발명의 실시형태에 의한 반도체 패키지와, 상기 반도체 패키지 내에 실장된 반도체 소자와, 상기 반도체 패키지의 상기 기체에 접합된 덮개체를 구비하고 있다.
도 1은 본 발명의 일실시형태에 의한 반도체 패키지를 나타내는 사시도이며, 도 1(a)는 상면으로부터의 사시도이며, 도 1(b)는 하면으로부터의 사시도이다.
도 2는 본 발명의 일실시형태에 의한 반도체 패키지를 나타내는 사시도이며, 도 2(a)는 상면으로부터의 사시도이며, 도 2(b)는 하면으로부터의 사시도이다.
도 3은 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지의 배선 기판의 평면도이며, 도 3(a)는 배선 기판의 상면의 평면도, 도 3(b)는 배선 기판의 하면의 평면도이다.
도 4는 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지의 상면 투시도이다.
도 5는 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지의 하면 투시도이다.
도 6은 본 발명의 다른 실시형태에 의한 반도체 패키지를 나타내는 사시도이다.
도 7은 본 발명의 일실시형태에 의한 반도체 패키지를 나타내는 사시도이다.
도 8은 본 발명의 다른 실시형태에 의한 반도체 장치를 나타내는 사시도이다.
본 발명의 반도체 패키지 및 반도체 장치에 대해서 도면을 참조하면서 설명한다.
<반도체 패키지의 구성>
도 1은 본 발명의 일실시형태에 의한 반도체 패키지(1)의 사시도이며, 도 1(a)는 본 발명의 일실시형태에 의한 반도체 패키지(1)의 상면측을 나타낸 사시도이다. 또한, 도 1(b)는 본 발명의 일실시형태에 의한 반도체 패키지(1)의 하면측을 나타낸 사시도이다. 또한, 도 2는 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지(1)에 있어서, 땜납 등으로 각 단자를 고정했을 경우의 사시도이며, 도 2(a)는 상면측을 나타낸 사시도이며, 도 2(b)는 하면측을 나타낸 사시도이다. 또한, 도 3은 배선 기판(4)의 평면도이며, 도 3(a)가 상면의 평면도, 도 3(b)가 하면의 평면도이다. 이들의 도면에 있어서, 본 발명의 일실시형태에 의한 반도체 패키지(1)는 기체(2)와, 신호 단자(3)와, 배선 기판(4)과, 접지 단자(5)를 구비하고 있다.
기체(2)는 도 1에 나타내는 바와 같이 두께 방향으로 관통하는 관통 구멍(21)을 갖고 있다. 기체(2)는, 예를 들면 열전도성이 좋은 금속 등으로 이루어진다. 기체(2)는 반도체 장치가 작동할 때에 반도체 소자로부터 발생하는 열을 반도체 패키지(1)의 외부에 방산할 수 있다. 기체(2)는 실장되는 반도체 소자나 기체(2)와 접속되는 내부 배선 기판(9)의 열팽창 계수에 가까운 것이다.
기체(2)는, 예를 들면 Fe-Ni-Co 합금이나 Fe-Mn 합금 등의 철계의 합금이나 순철 등의 금속으로 이루어진다. 보다 구체적으로는 Fe 99.6질량%-Mn 0.4질량%계의 SPC(Steel Plate Cold)재가 있다.
기체(2)의 형상은, 예를 들면 평면으로부터 볼 때에 있어서 원형상, 반원형상, 직사각형상 등이다. 기체(2)는, 예를 들면 두께가 0.5㎜~2㎜인 평판상이며, 직경이 3㎜~10㎜인 원형상, 반경이 1.5㎜~8㎜인 원주의 일부를 잘라 낸 반원형상, 1변이 3㎜~15㎜인 직사각형상 등이다. 기체(2)의 두께는 같지 않아도 좋고, 예를 들면 기체(2)의 외측의 두께를 두껍게 하면 반도체 장치를 수납하는 하우징체 등의 방열체가 되는 것을 밀착시키기 쉬워지므로 반도체 소자 등으로부터 발생한 열을 기체(2)를 통해 외부로 보다 방출하기 쉬워진다.
기체(2)의 두께가 0.5㎜ 이상일 경우에는 반도체 소자를 보호하기 위한 덮개체를 기체(2)의 상면에 접합할 때에 접합 온도 등의 접합 조건에 의해 기체(2)가 구부러지는 등의 변형이 어려워진다. 또한, 기체(2)의 두께가 2㎜ 이하일 경우에는 반도체 패키지(1) 및 반도체 장치가 대형화되는 것을 억제할 수 있다. 즉, 반도체 패키지(1) 및 반도체 장치의 소형화를 도모할 수 있다.
또한, 기체(2)의 표면에는 내식성이 우수하고, 내부 배선 기판(9) 또는 덮개체를 접합하여 고정하기 위한 납재와의 젖음성이 우수한 두께가 0.5㎛~9㎛인 Ni층과 두께가 0.5㎛~5㎛인 Au층을 도금법에 의해 순차 피착(被着)시켜 두는 것이 좋다. 이에 따라 기체(2)가 산화 부식하는 것을 유효하게 방지할 수 있음과 아울러, 내부 배선 기판(9) 또는 덮개체를 기체(2)에 양호하게 접합할 수 있다.
기체(2)의 제 1 관통 구멍(21)에는 신호 단자(3)가 후술하는 절연성의 밀봉재(22)를 통해 설치되어 있다. 신호 단자(3)는, 예를 들면 한쪽의 단부(32)는 기체(2)의 하면으로부터 후술하는 배선 기판(4)의 선로 도체(42)와 겹치는 위치에 설치된 제 2 관통 구멍(43)을 통해 배선 기판(4)의 하면으로부터 돌출시키고, 다른 쪽의 단부(31)는 기체(2)의 상면으로부터 1㎜~20㎜ 정도 돌출시켜서 고정된다. 예를 들면, 도 1에 나타내는 바와 같이 신호 단자(3)의 다른 쪽의 단부(31)와 내부 배선 기판(9)에 설치된 신호 선로(91)는 도전성의 접합재에 의해 전기적으로 접속되고, 반도체 소자(7)는 도전성의 접착재를 통해 신호 선로(91)에 전기적으로 접속됨과 아울러, 신호 단자(3)의 한쪽의 단부(32)는 배선 기판(4)에 설치된 선로 도체(42)를 통해 외부 전기 회로에 전기적으로 접속됨으로써 신호 단자(3)는 반도체 소자(7)와 외부 전기 회로 사이에서 고주파 신호를 입출력할 수 있는 기능을 한다.
신호 단자(3)는, 예를 들면 Fe-Ni-Co 합금, Fe-Mn 합금, SUS 및 SPC재로 이루어져 있다. 신호 단자(3)는 이러한 재료로 이루어짐으로써 기체(2) 및 고정 부재(23)와의 열팽창 계수 차에 따라 발생하는 열응력을 억제할 수 있음과 아울러, 장기간에 걸쳐 고주파 신호를 양호하게 전송시킬 수 있다. 또한, 신호 단자(3)는, 예를 들면 직경 0.2㎜~2㎜이다.
또한, 기체(2)와 신호 단자(3) 사이에 기체(2)와 신호 단자(3) 사이의 절연성을 확보함과 아울러, 신호 단자(3)를 기체(2)의 관통 구멍(21) 내에 고정하는 밀봉재(22)가 설치되어 있다. 밀봉재(22)는 유리나 세라믹스 등의 절연성의 무기 재료로 이루어진다. 이러한 밀봉재(22)는, 예를 들면 붕규산 유리, 소다 유리 등의 유리 및 이들 유리에 밀봉재의 열팽창 계수나 비유전율을 조정하기 위한 세라믹 필러를 첨가한 것을 들 수 있고, 임피던스 매칭을 위해 그 비유전율을 적당히 선택한다. 비유전율을 저하시키는 필러로서는 산화리튬 등을 들 수 있다.
예를 들면, 밀봉재(22)에 비유전율이 6.8인 것을 사용하면, 제 1 관통 구멍(21)의 직경은 신호 단자(3)의 외경이 0.25㎜일 경우에는 0.75㎜로 함으로써 특성 임피던스를 25Ω로 할 수 있다. 또한, 밀봉재에 비유전율이 5인 것을 사용하면, 신호 단자(3)의 외경이 0.25㎜일 경우에는 관통 구멍(21)의 직경을 0.64㎜로 함으로써 특성 임피던스를 25Ω로, 관통 구멍(21)의 직경을 1.62㎜로 함으로써 특성 임피던스를 50Ω로 할 수 있다.
신호 단자(3)의 강도를 확보하면서 보다 높은 특성 임피던스에서의 매칭을 행하면서 소형으로 하기 위해서는 신호 단자(3)의 직경은, 예를 들면 0.15㎜~0.25㎜이다. 신호 단자(3)의 직경이 0.15㎜ 이상이면 반도체 패키지(1)를 실장할 경우의 취급에서 신호 단자(3)가 구부러지기 어려워진다. 또한, 직경이 0.25㎜ 이하이면 임피던스 정합시켰다고 해도 소형화시킬 수 있다.
기체(2)의 하면에 배선 기판(4)이 설치되어 있다. 배선 기판(4)은, 예를 들면 산화알루미늄(알루미나: Al2O3)질 소결체 및 질화알루미늄(AlN)질 소결체 등의 세라믹스 절연 재료 또는 폴리이미드 등으로 이루어지는 절연성과 유연성을 가진 베이스 필름에 동박 등의 도전성 금속을 접합하여 전기 회로를 형성한 플렉시블 기판 등으로 이루어진다. 평면으로부터 볼 때에 있어서, 예를 들면 일단은 기체(2)의 외형과 겹치도록 반원형상으로 형성되고, 타단은 직사각형상으로 형성되어 외부 전기 회로에 접속된다. 또한, 배선 기판(4)은 일단으로부터 타단까지의 길이가 5㎜×50㎜, 일단으로부터 타단의 방향과 직교하는 폭 방향의 길이는 3㎜×10㎜이며, 두께는 0.1㎜~1㎜이다. 또한, 배선 기판(4)은 상면, 즉 기체(2)의 하면과의 사이에 접지 도체층(41)이 설치되고, 하면에는 선로 도체(42)가 형성되어 있다.
배선 기판(4)은 그 두께가 신호 단자(3)의 외면과 관통 구멍(21)의 내면 사이의 거리와 같은 정도이다. 상세하게는 배선 기판(4)의 유전체인 절연 기판의 두께가 신호 단자(3)의 외면과 관통 구멍(21)의 내면 사이의 거리, 즉 신호 단자(3)와 관통 구멍(21) 사이에 있는 유전체인 밀봉재(22)의 두께와 같은 정도이다. 배선 기판(4)의 두께가 밀봉재(22)의 두께의 ±20%이면 상기한 바와 같이 동축 구조로부터 마이크로 스트립 구조로의 변환 도중에 있어서의 전파 모드가 안정되어 전자파가 방사되는 것을 억제할 수 있다.
배선 기판(4)의 상면에는 접지 도체층(41)이 설치되어 있다. 접지 도체층(41)은, 예를 들면 금, 은, 니켈, 및 구리 등으로 이루어진다. 접지 도체층(41)은, 예를 들면 폭이 0.05㎜~1㎜이며, 두께는 0.01㎜~0.5㎜이다. 또한, 길이는 5㎜~50㎜이다. 접지 도체층(41)은 그라운드의 역할을 하고 있으며, 기준 전위로 할 수 있다.
선로 도체(42)는 배선 기판(4)의 하면에 접지 도체층(41)과 겹치도록 설치되어 있다. 이것에 의해 마이크로 스트립 구조로 함으로써 고주파 신호의 전송을 원활하게 행할 수 있다. 또한, 선로 도체(42)는, 예를 들면 외부 전기 회로로부터 반도체 소자에 신호 단자(3)를 통해 고주파 신호를 입력할 수 있다. 또한, 접지 도체층(41)은 평면으로부터 볼 때에 있어서, 선로 도체(42)와 겹치는 위치에 접지 도체층(41)을 설치하지 않는 비형성 영역(41a)이 형성된다. 이에 따라 본 실시형태의 반도체 패키지(1)는 선로 도체(42)와 접지 도체층(41)의 정전 용량을 저감할 수 있고, 선로 도체(42)에 있어서의 특성 임피던스의 저하를 개선할 수 있다.
또한, 선로 도체(42)는 신호 단자(3)나 외부 전기 회로와의 접속 형태에 의해 그 접속이 상이하기 때문에 그것에 따라 형성되는 것이다. 또한, 선로 도체(42)와 외부 전기 회로는, 예를 들면 땜납에 의해 접속되지만, 이 신호 단자(3)와 외부 전기 회로의 거리를 짧게 함으로써 신호의 전송 손실을 적게 하기 위해서 선로 도체(42)를 굴곡진 형상으로 하여 외부 전기 회로와의 접속 위치가 가능한 한 가까워지도록 해도 좋다.
또한, 선로 도체(42)를 굴곡시킬 경우에는, 예를 들면 굴곡 각도가 90°보다 커지도록 단계적으로 굴곡시키거나 굴곡부의 각의 부분을 둥글게 하면, 굴곡부에서의 반사에 의한 고주파의 손실을 적게 할 수 있으므로 좋다. 단계적으로 굴곡시킬 경우에는 굴곡 각도를 120° 이상으로 하면 손실이 보다 적어진다. 또한, 선로 도체(42)는 굴곡부의 외측만을 단계적으로 굴곡시키거나 해도 좋지만, 굴곡부의 내측도 마찬가지로 단계적으로 굴곡시키거나 둥글게 하거나 해도 좋다.
반도체 패키지(1)는 배선 기판(4)을 관통해서 접지 도체층(41)과 접속된 접지 단자(5)를 갖고 있다. 접지 단자(5)는, 예를 들면 Fe-Ni-Co 합금, Fe-Mn 합금, SUS 및 SPC재 등으로 이루어진다. 접지 단자(5)는, 예를 들면 직경 0.2㎜~1㎜이며, 길이는 1㎜~5㎜이다. 접지 단자(5)는 배선 기판(4)에 형성되는 제 4 관통 구멍(44)에 삽입 통과됨과 아울러, 접지 도체층(41)과 땜납 등의 도전성의 접합재(24)에 의해 접속되어 있으며, 그라운드의 역할을 한다. 이 때문에 접지 단자(5)는 기준 전위로 할 수 있다. 또한, 배선 기판(4)은 하면의 제 4 관통 구멍(44)의 주위에 땜납 등의 접합재(24)를 통한 접지 단자(5)와의 접합 강도를 향상시키기 위해 접속 도체층(45)이 설치된다.
도 4 및 도 5는 본 발명의 일실시형태에 의한 반도체 패키지(1)의 평면 투시도이다. 도 4는 상면 투시도이며, 도 5는 하면 투시도를 나타내고 있다.
도 4 및 도 5에 나타내는 바와 같이 접지 단자(5)는 기체(2)의 외측 가장자리와 겹치는 위치로부터 선로 도체(42)를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다. 접지 단자(5)와 기체(2)의 외측 가장자리의 거리는 도 4의 L1이다. L1은, 예를 들면 0.7㎜~7㎜이다. L1이 전송되는 고주파 신호의 파장의 4분의 1 미만인 것에 의해 파장의 4분의 1에서 일어나는 기체(2)와 접지 단자(5)의 공진을 억제할 수 있다. 공진은 파장의 4분의 1의 정수배에서 일어나는 현상이다. 이 때문에 고주파의 신호의 전송 등에 있어서 공진이 일어나면, 전송 손실이 커진다. 이때 평면으로부터 볼 때에 있어서 접지 단자(5)와 기체(2)의 외측 가장자리의 거리가 파장의 4분의 1 미만의 거리에 설치되어 있으면 공진이 일어나지 않기 때문에 전송 손실을 억제할 수 있다. 즉, 고주파의 신호를 양호한 조건에서 전송할 수 있다.
공진은 파가 전파되는 거리와 파장의 관계에 의존한다. 이 파가 전파되는 거리는 기체(2)와 접지 단자(5)의 거리, 접지 도체층(41)과 접지 단자(5)의 거리, 및 신호 단자(3)와 접지 단자(5)의 거리이다. 이들 거리에 관해서 파장의 4분의 1의 정수배의 거리에서 공진이 일어나고, 파장의 4분의 1의 정수배로부터 벗어난 거리에서는 공진은 일어나지 않는다. 즉, 기체(2)와 접지 단자(5)의 거리, 접지 도체층(41)과 접지 단자(5)의 거리, 및 신호 단자(3)와 접지 단자(5)의 거리가 파장의 4분의 1의 정수배로부터 벗어나 있으면 공진은 일어나지 않는다. 단, 파장의 4분의 1의 거리가 포함되어 있으면, 그 위치에서 공진이 일어나기 때문에 파장의 4분의 1 미만의 거리이면 공진이 일어나지 않도록 할 수 있다. 즉, 상술한 바와 같이 기체(2)와 접지 단자(5)의 거리(L1), 후술하는 접지 도체층(41)과 접지 단자(5)의 거리(L2) 및 신호 단자(3)와 접지 단자(5)의 거리(L3)를 파장의 4분의 1 미만의 거리로 함으로써 공진이 일어나지 않도록 할 수 있다.
이때, 예를 들면 20㎓의 신호가 전송되는 것이면 18㎓~22㎓는 20㎓의 신호로 간주한다. 또한, 40㎓의 경우에는 36㎓~44㎓는 40㎓의 신호로 간주한다. 규격값의 신호의 주파수의 전후 10%까지는 그 규격값의 신호로 간주할 수 있다.
도 4 및 도 5에 나타내는 바와 같이 접지 도체층(41)은 평면 투시에 있어서, 기체(2)와 겹치는 위치에 설치되어 있다. 기체(2)와 겹치는 위치에 설치되어 있는 접지 도체층(41)은 접지 단자(5)로부터 선로 도체(42)를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다. 접지 도체층(41)과 접지 단자(5)의 거리는 도 4의 L2이다. L2는, 예를 들면 0.7㎜~7㎜이다. L2가 전송되는 고주파 신호의 파장의 4분의 1 미만인 것에 의해 파장의 4분의 1에서 일어나는 접지 도체층(41)과 접지 단자(5)의 공진을 억제할 수 있다. 이때 상술한 바와 같이 접지 도체층(41)과 접지 단자(5) 사이에 공진이 일어나지 않기 때문에 전송 손실을 억제할 수 있다. 즉, 고주파의 신호를 양호한 조건에서 전송할 수 있다.
또한, 동일하게 도 4 및 도 5에 나타내는 바와 같이 신호 단자(3)는 평면 투시에 있어서, 접지 단자(5)로부터 선로 도체(42)를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다. 신호 단자(3)와 접지 단자(5)의 거리는 도 4의 L3이다. L3은, 예를 들면 0.7㎜~7㎜이다. L3이 전송되는 고주파 신호의 파장의 4분의 1 미만인 것에 의해 파장의 4분의 1에서 일어나는 신호 단자(3)와 접지 단자(5) 사이의 공진을 억제할 수 있다. 이때 상술한 바와 같이 신호 단자(3)와 접지 단자(5) 사이에 공진이 일어나지 않기 때문에 전송 손실을 억제할 수 있다. 즉, 고주파의 신호를 양호한 조건에서 전송할 수 있다.
도 6은 본 발명의 다른 실시형태에 의한 반도체 패키지(1)이다. 도 6은 본 발명의 일실시형태에 의한 반도체 패키지(1)에 추가하여 기체(2)와 배선 기판(4) 사이에 배선 기판(4)을 보강하기 위한 기판(6)이 설치되어 있는 점이 본 발명의 일실시형태에 의한 반도체 패키지(1)와 상이하다.
도 6에 나타내는 바와 같이 기판(6)은 기체(2)와 배선 기판(4) 사이에 설치된다. 기판(6)은 배선 기판(4)이 플렉시블 기판 등일 경우에 보강을 위해 설치된다. 기판(6)은, 예를 들면 평면으로부터 볼 때에 있어서, 직사각형상, 원형상, 및 반원형상 등이다. 크기는 3㎜×3㎜~10㎜×10㎜이다. 두께는 0.5㎜~3㎜이다. 기판(6)은, 예를 들면 세라믹 기판, 수지 기판, 및 유리 기판 등으로 이루어진다.
반도체 패키지(1)는 기체(2)와 배선 기판(4) 사이에 기판(6)을 구비하고 있음으로써 배선 기판(4)이 플렉시블 기판 등의 경우이어도 반도체 패키지(1)의 강도를 유지할 수 있다. 즉, 외부로부터 힘이 가해져도 반도체 패키지(1)의 내부, 특히 반도체 소자 등의 접속, 각 단자로의 부하를 억제할 수 있다.
<반도체 패키지의 제조 방법>
기체(2)는 Fe-Mn 합금으로 이루어지는 경우에는 이 잉곳(괴)에 압연 가공이나 펀칭 가공 등의 주지의 금속 가공 방법을 실시함으로써 소정 형상으로 제작되고, 제 1 관통 구멍(21)은 드릴 가공이나 금형에 의한 펀칭 가공에 의해 형성된다. 또한, 기체(2)의 탑재면(1b)은 절삭 가공이나 프레스 가공함으로써 형성할 수 있다.
신호 단자(3)는 Fe-Ni-Co 합금이나 Fe-Ni 합금 등의 금속으로 이루어지고, 예를 들면 신호 단자(3)가 Fe-Ni-Co 합금으로 이루어지는 경우에는 이 잉곳(괴)에 압연 가공이나 펀칭 가공, 절삭 가공 등의 금속 가공 방법을 실시함으로써 길이가 1.5㎜~22㎜이며, 직경이 0.1㎜~1㎜인 선상으로 제작된다.
신호 단자(3)를 제 1 관통 구멍(21)에 충전된 밀봉재(22)를 관통하여 고정하기 위해서는, 예를 들면 밀봉재가 유리로 이루어지는 경우에는 우선 분체 프레스법이나 압출 성형법을 사용하여 유리 분말을 성형한다. 이어서, 내경을 신호 단자(3)의 외경에 맞추고, 외경을 제 1 관통 구멍(21)의 형상에 맞춘 통형상의 성형체를 제작한다. 이 밀봉재(22)의 성형체의 구멍에 신호 단자(3)를 삽입 통과해서 성형체를 몰드에 삽입하고, 소정 온도로 가열해서 유리를 용융시킨 후 냉각해서 고화시킨다. 고화시킴으로써 신호 단자(3)가 고정된 소정 형상의 밀봉재를 형성해 둔다. 이에 따라 밀봉재(22)에 의해 관통 구멍(21)이 기밀하게 밀봉됨과 아울러, 밀봉재(22)에 의해 신호 단자(3)가 기체(2)와 절연되어서 고정되어 동축 선로가 형성된다. 미리 관통 구멍(21)의 형상에 맞춘 밀봉재만을 형성해 두고, 이것을 관통 구멍(21)에 삽입함과 아울러, 신호 단자(3)도 밀봉재(22)의 구멍에 삽입 통과하고, 밀봉재(22)와 제 1 관통 구멍(21)의 내면 및 신호 단자(3)의 외면의 접합을 동시에 행해도 좋다.
신호 단자(3)는 Fe-Ni-Co 합금이나 Fe-Ni 합금 등의 금속으로 이루어지고, 예를 들면 신호 단자(3)가 Fe-Ni-Co 합금으로 이루어지는 경우에는 이 잉곳(괴)에 압연 가공이나 펀칭 가공, 절삭 가공 등의 금속 가공 방법을 실시함으로써 길이가 1.5㎜~22㎜이며, 직경이 0.1㎜~1㎜인 선상으로 제작된다.
기체(2)에는 접지 단자(5)가 접합된다. 접지 단자(5)는 신호 단자(3)와 마찬가지로 해서 제작되어 기체(2)의 하면에 납재 등을 사용하여 접합된다. 위치 결정의 용이성과 접합 강도의 향상을 위해 미리 기체(2)의 하면에 구멍을 형성해 두고, 그 구멍에 접지 단자(5)를 삽입해서 접합해도 좋다. 이렇게 해서 기체(2)에 접지 단자(5)를 접합함으로써 접속 단자(3)를 외부 전기 회로에 접속했을 때에는 기체(2)가 접지 도체로서도 기능한다.
배선 기판(4)은, 예를 들면 플렉시블 배선 기판일 경우에는 폴리이미드 등으로 이루어지는 절연성을 가진 얇고 부드러운 베이스 필름의 상하면에 동박 등의 도전성 금속을 접합하여 도전성 금속을 소정 형상으로 에칭 가공함으로써 소망의 형상으로 이루어지는 접지 도체층(41) 및 선로 도체(42)가 설치된 배선 기판(4)이 제작된다.
이렇게 해서 제작한 배선 기판(4)을 기체(2)의 하면에 땜납을 통해 접합하고, 신호 단자(3)의 선단과 선로 도체(42)를 납재로 접속함으로써 본 발명의 실시형태에 의한 반도체 패키지(1)가 된다.
<반도체 장치의 구조>
도 7은 본 발명의 일실시형태에 의한 반도체 장치(10)의 사시도를 나타내고 있다. 도 7에 있어서, 본 발명의 일실시형태에 의한 반도체 장치(10)는 본 발명의 실시형태에 의한 반도체 패키지(1)와, 기체(2)에 실장된 반도체 소자(7)와, 기체(2)에 접합된 덮개체(8)를 구비하고 있다.
반도체 소자(7)로서는 LD(레이저 다이오드)나 PD(포토 다이오드) 등의 광반도체 소자, 반도체 집적 회로 소자를 포함하는 반도체 소자, 수정 진동자나 탄성 표면파 소자 등의 압전 소자, 압력 센서 소자, 용량 소자, 저항기 등을 들 수 있다. 이들 반도체 소자는 기체(2)에 실장된다.
반도체 소자(7)의 기체(2)로의 실장은 납재나 도전성 수지 등의 도전성의 접합재에 의해 고정함으로써 행하면 좋다. 예를 들면, 배선 기판(4)을 기체(2)와 접합한 후에 반도체 소자(7)를 기체(2)에 실장하는 경우에는 배선 기판(4)의 고정에는 금-주석(Au-Sn) 합금이나 금-게르마늄(Au-Ge) 합금의 납재를 접합재로서 사용하고, 반도체 소자(7)의 고정에는 이들보다 융점이 낮은 주석-은(Sn-Ag) 합금이나 주석-은-구리(Sn-Ag-Cu) 합금의 납재나, 융점보다 낮은 온도에서 경화 가능한 Ag 에폭시 등의 수지제의 접착제를 접합재로서 사용하면 좋다.
또한, 반도체 소자(7)를 기체(2)에 실장한 후에 배선 기판(4)을 기체(2)에 실장해도 좋고, 그 경우에는 상기와는 반대로 배선 기판(4)을 기체(2)에 실장할 때에 사용하는 접합재의 융점 쪽을 낮게 하면 좋다. 어느 경우이어도 배선 기판(4)이나 기체(2)에 접합재의 페이스트를 스크린 인쇄법을 사용하여 인쇄하거나, 포토리소그래피법에 의해 접합재층을 형성하거나, 접합재가 되는 저융점 납재의 프리폼을 적재하는 등 하면 좋다.
덮개체(8)는 도 7 및 도 8에 나타내는 바와 같이 기체(2)의 외주 영역을 따른 외형이며, 기체(2)에 실장된 반도체 소자(7)를 덮는 것 같은 공간을 갖는 형상의 것이다. 크기는 상면으로부터 볼 때에 있어서 기체(2)와 동일 크기이다. 또한, 덮개체(8)는 기체(2)보다 작아도 좋다. 반도체 소자(7)와 대향하는 부분에 광을 투과시키는 창으로서 제 3 관통 구멍(81)을 형성한다. 제 3 관통 구멍(81) 대신에 또는 창에 추가하여 광파이버 및 리턴 광 방지용의 광 아이솔레이터를 접합한 것이어도 좋다.
덮개체(8)는 Fe-Ni-Co 합금이나 Fe-Ni 합금, Fe-Mn 합금 등의 금속으로 이루어지고, 이들 판재에 프레스 가공이나 펀칭 가공 등의 주지의 금속 가공 방법을 실시함으로써 제작된다. 덮개체(8)는 기체(2)의 재료와 같은 정도의 열팽창 계수를 갖는 것이 좋고, 기체(2)의 재료와 동일한 것을 사용하는 것이 보다 좋다. 덮개체(8)가 제 3 관통 구멍(81)을 가질 경우에는 반도체 소자(7)와 대향하는 부분에 구멍을 형성한 것에 평판상이나 렌즈상의 유리제의 창 부재를 저융점 유리 등에 의해 접합한다. 덮개체(8)의 기체(2)로의 접합은 심 용접이나 YAG 레이저 용접 등의 용접 또는 Au-Sn 납재 등의 납재에 의한 납땜에 의해 행해진다.
기체(2)에 반도체 소자(7)를 실장하고, 반도체 소자(7)의 단자와 배선 기판(4)의 선로 도체(42)를 본딩 와이어 등으로 접속함과 아울러, 프레임부의 상면에 덮개체(8)를 접합함으로써 본 발명의 일실시형태에 의한 반도체 장치가 된다. 이 예에서는 반도체 소자(7)는 기체(2)에 직접 실장되어 있지만, 이것은 반도체 소자(7)에서 발생한 열을 금속제의 기체(2)를 통해 외부로 방열하기 때문이다. 반도체 소자(7)의 발열이 클 경우에는 반도체 소자(7)(및 배선 기판(4))와의 사이에 펠티에 소자 등을 탑재하여 반도체 소자(7)를 냉각하도록 해도 좋다.
또한, 도 8에 나타내는 바와 같이 반도체 장치(10)는 도 6에 나타낸 반도체 패키지(1)와 마찬가지로 보강 부재로서의 기판(6)을 구비하고 있어도 좋다. 반도체 장치(10)는 기판(6)을 구비함으로써 플렉시블 기판 등으로 이루어지는 배선 기판(4)의 강도를 향상시킬 수 있다.
이상에 설명한 본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경 등이 가능하다. 또한, 청구범위에 속하는 변경 등은 모두 본 발명의 범위 내인 것인다.
1: 반도체 패키지 2: 기체
21: 관통 구멍(제 1 관통 구멍) 22: 밀봉재
23: 고정 부재 3: 신호 단자
31: 한쪽의 단부 32: 다른 쪽의 단부
4: 배선 기판 41: 접지 도체층
42: 선로 도체 43: 제 2 관통 구멍
5: 접지 단자 6: 기판
7: 반도체 소자 8: 덮개체
81: 제 3 관통 구멍 9: 내부 배선 기판
91: 신호 선로 10: 반도체 장치

Claims (5)

  1. 두께 방향으로 관통하는 관통 구멍과 하면을 갖는 기체와,
    상기 관통 구멍에 설치된 신호 단자와,
    상면과 하면을 갖는 배선 기판과,
    상기 기체의 상기 하면과 상기 배선 기판의 상기 상면 사이에 위치하는 접지 도체층과,
    평면 투시에 있어서, 상기 접지 도체층과 겹치도록 상기 배선 기판의 상기 하면에 위치하는 동시에 상기 신호 단자와 접속하는 선로 도체와,
    상기 배선 기판을 관통하여 상기 접지 도체층과 접속하는 접지 단자를 구비하고 있으며,
    평면 투시에 있어서,
    상기 기체는, 상기 기체의 외측 가장자리의 적어도 일부가 상기 배선 기판과 겹치도록 위치하는 동시에,
    상기 접지 단자는 상기 기체의 외측 가장자리와 상기 배선 기판이 겹치는 위치로부터 상기 선로 도체가 전송하는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있고,
    상기 접지 도체층은, 상기 선로 도체와 겹치는 위치에 설치된 비형성 영역을 갖고 있는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    평면 투시에 있어서, 상기 기체와 겹치는 위치에 설치된 상기 접지 도체층의 전체의 개소는 상기 접지 단자의 전체 개소로부터 상기 선로 도체가 전송하는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 신호 단자는 상기 접지 단자로부터 상기 선로 도체가 전송하는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항 또는 제 2 항에 있어서,
    평면 투시에 있어서 상기 기체와 상기 배선 기판 사이에 기판을 더 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항 또는 제 2 항에 기재된 반도체 패키지와,
    상기 반도체 패키지 내에 실장된 반도체 소자와,
    상기 반도체 패키지의 상기 기체에 접합된 덮개체를 구비하고 있는 것을 특징으로 하는 반도체 장치.
KR1020187029979A 2016-04-26 2017-04-25 반도체 패키지 및 그것을 사용한 반도체 장치 KR102164911B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-088170 2016-04-26
JP2016088170 2016-04-26
PCT/JP2017/016419 WO2017188269A1 (ja) 2016-04-26 2017-04-25 半導体パッケージおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR20180123122A KR20180123122A (ko) 2018-11-14
KR102164911B1 true KR102164911B1 (ko) 2020-10-13

Family

ID=60160793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029979A KR102164911B1 (ko) 2016-04-26 2017-04-25 반도체 패키지 및 그것을 사용한 반도체 장치

Country Status (4)

Country Link
JP (1) JP6849670B2 (ko)
KR (1) KR102164911B1 (ko)
CN (1) CN109075527B (ko)
WO (1) WO2017188269A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027136A (ja) * 2019-08-02 2021-02-22 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
JP7264320B1 (ja) * 2022-07-19 2023-04-25 三菱電機株式会社 半導体レーザ光源装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064817A (ja) * 2010-09-16 2012-03-29 Kyocera Corp 電子部品搭載用パッケージおよび通信用モジュール
CN103702508A (zh) 2012-09-27 2014-04-02 三菱电机株式会社 挠性基板以及基板连接构造

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436009B2 (ja) * 1996-07-31 2003-08-11 住友電気工業株式会社 光半導体素子
JPH1197846A (ja) * 1997-09-16 1999-04-09 Micronics Japan Co Ltd 配線基盤及びこれを用いた配線装置
JP3990674B2 (ja) * 2004-02-10 2007-10-17 日本オプネクスト株式会社 光送信機
JP4091938B2 (ja) * 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP2007123738A (ja) * 2005-10-31 2007-05-17 Sony Corp 光送信モジュール、光送受信モジュール及び光通信装置
JP2008211072A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 光モジュール
CN101246886B (zh) * 2008-03-19 2010-06-02 江苏宏微科技有限公司 Mos结构的功率晶体管及其制作方法
JP2010245507A (ja) * 2009-01-27 2010-10-28 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
CN101587933B (zh) * 2009-07-07 2010-12-08 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法
JP5473583B2 (ja) * 2009-12-22 2014-04-16 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
US8475058B2 (en) * 2010-08-18 2013-07-02 Sumitomo Electric Industries, Ltd. Optical module with ceramic package reducing optical coupling stress
JP5515182B2 (ja) * 2011-05-10 2014-06-11 住友電工デバイス・イノベーション株式会社 光モジュール
JP2013089727A (ja) * 2011-10-17 2013-05-13 Fujikura Ltd フレキシブルプリント基板
JP2013197274A (ja) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
CN204597019U (zh) * 2012-06-29 2015-08-26 株式会社村田制作所 将电缆固定于布线基板的固定结构、以及电缆
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
KR20140057979A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20150075347A (ko) * 2013-12-25 2015-07-03 가부시끼가이샤 도시바 반도체 패키지, 반도체 모듈 및 반도체 디바이스
JP6305179B2 (ja) * 2014-04-15 2018-04-04 日本オクラロ株式会社 光モジュール
JP6317989B2 (ja) * 2014-04-24 2018-04-25 新光電気工業株式会社 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064817A (ja) * 2010-09-16 2012-03-29 Kyocera Corp 電子部品搭載用パッケージおよび通信用モジュール
CN103702508A (zh) 2012-09-27 2014-04-02 三菱电机株式会社 挠性基板以及基板连接构造

Also Published As

Publication number Publication date
CN109075527B (zh) 2021-06-29
JPWO2017188269A1 (ja) 2019-02-28
KR20180123122A (ko) 2018-11-14
WO2017188269A1 (ja) 2017-11-02
CN109075527A (zh) 2018-12-21
JP6849670B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
US9273914B2 (en) Electronic component mounting package and electronic apparatus using the same
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409432B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
KR102164911B1 (ko) 반도체 패키지 및 그것을 사용한 반도체 장치
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
CN113169130B (zh) 布线基板、电子部件搭载用封装件以及电子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6431441B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP2019175939A (ja) 半導体素子用パッケージおよび半導体装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2019041045A (ja) 電子部品収納用パッケージおよび電子装置
JP2014165208A (ja) 素子収納用パッケージ、並びに実装構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant