JP5409432B2 - 電子部品搭載用パッケージおよびそれを用いた電子装置 - Google Patents

電子部品搭載用パッケージおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP5409432B2
JP5409432B2 JP2010037487A JP2010037487A JP5409432B2 JP 5409432 B2 JP5409432 B2 JP 5409432B2 JP 2010037487 A JP2010037487 A JP 2010037487A JP 2010037487 A JP2010037487 A JP 2010037487A JP 5409432 B2 JP5409432 B2 JP 5409432B2
Authority
JP
Japan
Prior art keywords
electronic component
conductor
signal line
signal terminal
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010037487A
Other languages
English (en)
Other versions
JP2011176021A (ja
Inventor
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010037487A priority Critical patent/JP5409432B2/ja
Publication of JP2011176021A publication Critical patent/JP2011176021A/ja
Application granted granted Critical
Publication of JP5409432B2 publication Critical patent/JP5409432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光通信分野等に用いられる光半導体素子等の電子部品を収納するための電子部品搭載用パッケージおよびそれを用いた電子装置に関する。
近年、40km以下の伝送距離における高速通信に対する需要が急激に増加しており、光通信装置を用いて光信号を受発信する半導体装置等の電子装置の高速化が注目されている。このような半導体装置に代表される電子装置の光出力は0.2〜0.5mW程度であり、電子部品として用いられる半導体素子の駆動電力は5mW程度であった。しかし、より大出力の半導体装置では、光出力が1mWのレベルになってきており、また、半導体素子の駆動電力も10mW以上が要求されている。さらに、従来の半導体装置による伝送速度は2.5〜10Gbps(Giga bit per second)程度であったが、近年では25〜40Gbpsに対応する半導体素子が開発されてきており、半導体装置として、より高出力化させ、高速化させることが要求されている。
LD(Laser Diode:レーザダイオード)やPD(Photo Diode:フォトダイオ−ド)等の光半導体素子を含む電子部品が電子部品搭載用パッケージに搭載された従来の電子装置は、電子部品搭載用パッケージの信号端子と電子部品の端子とがボンディングワイヤを介して電気的に接続されており、信号端子やボンディングワイヤでのインダクタンスが大きいためにインピーダンスの整合がとれず、高周波信号の伝送損失が大きいものであった。
これに対して、図10に示すような、絶縁基板14dの上面に信号線路導体14aを形成して成る配線基板14を金属からなる基体11の上面に設け、絶縁基板14dに信号端子13を取り囲む貫通穴14eを形成するとともに貫通穴14eの内面に接地導体層14bを形成して信号端子13と電子部品16とを信号線路導体14aおよびボンディングワイヤ16aを介して接続することによって、信号端子13でのインダクタンスを低減し、高周波信号の伝送損失を減少させる電子装置が提案されている(例えば、特許文献1を参照。)。
また、ボンディングワイヤを用いないで信号端子と配線基板とを接続する構造として、図11に示すような、信号端子23を配線基板21の絶縁基板24dを貫通して上面の信号線路導体21aと接続させ、更にこの信号端子23を、絶縁基板24dに形成した、下面の接地導体層24bに接続されたグランド電位の複数のビアホール21fで取り囲むことによって、信号端子23やボンディングワイヤでのインダクタンスを低減し、高周波信号の伝送損失を減少させる構造が提案されている(例えば、特許文献2を参照。)。
特開2007−123806号公報 特開平11−183564号公報
しかしながら、近年、伝送される情報量の増大による伝送速度の高速化の要求に伴って伝送信号の高周波化がさらに進んでおり、特に30GHz以上のより高い周波数の信号を伝送する場合においては、ボンディングワイヤを用いると、ボンディングワイヤのインダクタンスによって特性インピーダンスが高くなることが無視できなくなり、反射損失が増え、その結果、高周波信号の伝送損失が大きくなるという問題があった。また、信号端子を
絶縁基板を貫通させて信号線路導体に接続させる構造においては、信号端子の周囲に介在する絶縁基板の誘電率によって伝送する信号の波長が短縮され、それによって共振や高次モードが発生したり、また、絶縁基板の誘電率によって接続部での寄生容量が発生したりして、特性インピーダンスが低くなることによって反射損失が増え、その結果、高周波信号の伝送損失が大きくなるという問題があった。
本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波の信号の伝送特性が良好な電子部品搭載用パッケージおよび高周波での動作が良好な電子装置を提供することにある。
本発明の電子部品搭載用パッケージは、上面から下面にかけて貫通する貫通孔を有する金属からなる基体と、前記貫通孔に充填された封止材を貫通して固定された信号端子と、前記基体の上面に搭載された、絶縁基板の上面に信号線路導体が形成され下面に接地導体が接続された配線基板とを具備し、前記信号端子と前記信号線路導体とが接続された電子部品搭載用パッケージであって、前記配線基板は、側面を前記信号端子の前記基体の上面から突出した部分の側面に当接して搭載されて、前記信号線路導体の端部が前記信号端子に接続されていることを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記構成において、前記接地導体は、前記配線基板の下面が前記貫通孔と重なる部分を避けて形成されていることを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記構成において、前記信号線路導体が前記貫通孔の縁部と重なる位置に、前記信号線路導体から幅方向に平行に延びる容量導体が形成されていることを特徴とするものである。
また、本発明の電子装置は、上記各構成の本発明の電子部品搭載用パッケージに電子部品が搭載されていることを特徴とするものである。
本発明の電子部品搭載用パッケージによれば、配線基板が、側面を信号端子の基体の上面から突出した部分の側面に当接して搭載されていることから、信号端子の基体の上面から突出した部分の周囲には比誘電率が比較的高い絶縁基板がほとんど存在しないので、絶縁基板の比誘電率による波長短縮効果によって発生する共振や高次モードを抑えることができるとともに、信号端子と信号線路導体とが近接するので、ろう材によって接続することができ、その場合はボンディングワイヤによるインダクタンスが発生しないために、あるいは、ボンディングワイヤによって接続した場合であってもその長さが十分に短いものとなってインダクタンスは小さいものとなるために、高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。
また、本発明の電子部品搭載用パッケージによれば、上記構成において、接地導体は配線基板の下面が貫通孔と重なる部分を避けて形成されているときには、貫通孔内の信号端子と配線基板の接地導体との間で発生する寄生容量を抑えることができ、また、信号端子と信号線路導体とをろう材によって接続した場合は、接続部においてろう材の厚みで信号線路導体の厚みが増すことで接地導体との間に発生する寄生容量も抑えることができるので、寄生容量による特性インピーダンスの変動を抑えて特性インピーダンスの不連続性を抑えることができ、更に高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。
また、本発明の電子部品搭載用パッケージによれば、上記構成において、貫通孔の縁部と重なる位置に信号線路導体から幅方向に平行に延びる容量導体が形成されているときには、信号線路導体の貫通孔と重なる部分において、その下に絶縁基板を介して接地導体が存在しないことで接地導体との結合が小さくなって特性インピーダンスが高くなることを、容量導体によってインピーダンスマッチングを図ることができ、更に高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。
本発明の電子装置によれば、上記各構成の本発明の電子部品搭載用パッケージに電子部品が搭載されていることから、電子部品の高周波での動作が良好な電子装置となる。
本発明の電子部品搭載用パッケージを用いた電子装置の実施の形態の一例を示す斜視図である。 図1のA−A線における断面を示す断面図である。 図1の平面図である。 (a)は図3のA部を拡大して示す平面図であり、(b)は(a)のA−A線における断面を示す断面図である。 (a)は本発明の電子部品搭載用パッケージの実施の形態の他の例の要部を拡大して示す断面図であり、(b)は(a)のA−A線における断面を示す断面図である。 (a)は本発明の電子部品搭載用パッケージの実施の形態のさらに他の例の要部を拡大して示す断面図であり、(b)は(a)のA−A線における断面を示す断面図である。 (a)〜(c)は、それぞれ本発明の電子部品搭載用パッケージにおける配線基板の要部の一例を示す平面図である。 (a)は本発明の電子部品搭載用パッケージを用いた電子装置の実施の形態の他の例を示す斜視図であり、(b)は(a)のA−A線における断面を示す断面図であり、(c)は(a)の平面図である。 従来の電子装置の例を示す斜視図である。 (a)は従来の信号端子と配線基板との接続構造の例を示す平面図であり、(b)は(a)のA−A線における断面を示す断面図である。
本発明の電子部品搭載用パッケージおよび電子装置について、添付の図面を参照しつつ詳細に説明する。図1〜図7において、1は基体、1aは貫通孔、2は封止材、3は信号端子、4は配線基板、4aは信号線路導体、4bは接地導体、4cは容量導体、4dは絶縁基板、5はろう材、6は電子部品、6aはボンディングワイヤ、7は接地端子、8は蓋体である。
図1〜図4に示す例では、基体1の主面に対して垂直に形成された貫通孔1aに充填された封止材2を貫通して固定された線状の導体からなる信号端子3が、基体1の上面に搭載された配線基板4の一方主面に形成された信号線路導体4aにろう材5で接合されて本発明の電子部品搭載用パッケージが基本的に構成される。また、図1〜図3に示す例では、配線基板4に電子部品6を搭載して、信号線路導体4aと電子部品6とをボンディングワイヤ6aで接続した電子装置を示している。そして、図2に示す例のように、必要に応じて破線で示すような蓋体8が基体1の外周部に接合される。
本発明の電子部品搭載用パッケージは、図1〜図4に示す例のように、上面から下面にかけて貫通する貫通孔1aを有する金属からなる基体1と、貫通孔1aに充填された封止材2を貫通して固定された信号端子3と、基体1の上面に搭載された、絶縁基板4dの上
面に信号線路導体4aが形成され下面に接地導体4bが形成された配線基板4とを具備し、信号端子3と信号線路導体4aとが接続された電子部品搭載用パッケージであって、配線基板4は、側面を信号端子3の基体1の上面から突出した部分の側面に当接して搭載されて、信号線路導体4aの端部が信号端子3に接続されていることを特徴とするものである。
このような電子部品搭載用パッケージによれば、配線基板4が、側面を信号端子3の基体1の上面から突出した部分の側面に当接して搭載されていることから、信号端子4の基体1の上面から突出した部分の周囲には比誘電率が比較的高い絶縁基板4dがほとんど存在しないので、絶縁基板4dの比誘電率による波長短縮効果によって発生する共振や高次モードを抑えることができるとともに、信号端子3と信号線路導体4aとが近接するので、図1〜図4に示す例のようにろう材5によって接続することができ、その場合はボンディングワイヤによるインダクタンスが発生しないために、あるいは、ボンディングワイヤによって接続した場合であってもその長さが十分に短いものとなってインダクタンスは小さいものとなるために、高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。
基体1は、搭載された電子部品6が発生する熱をパッケージの外部に放散する機能を有する。このため、基体1は、熱伝導性の良い金属から成り、搭載される電子部品6やセラミック製の配線基板4の熱膨張係数に近いものやコストの安いものとして、例えば、Fe−Ni−Co合金やFe−Mn合金等の鉄系の合金や純鉄等の金属が選ばれる。より具体的には、Fe99.6質量%−Mn0.4質量%系のSPC(Steel Plate Cold)材がある。例
えば基体1がFe−Mn合金から成る場合は、このインゴット(塊)に圧延加工や打ち抜き加工等の周知の金属加工方法を施すことによって所定形状に製作され、貫通孔1aはドリル加工や金型による打ち抜き加工により形成される。
基体1の形状は、通常は厚みが0.5〜2mmの平板状であり、その形状には特に制限は
ないが、例えば直径が3〜10mmの円板状,半径が1.5〜8mmの円周の一部を切り取っ
た半円板状,一辺が3〜15mmの四角板状等である。基体1の厚みは一様でなくてもよく、例えば、基体1の外側の厚みを厚くすると、電子装置を収納する筐体等の放熱体となるものを密着させやすくなるので、電子部品から発生した熱を基体1を介して外部により放出しやすくなるので好ましい。
図1〜図3に示す例では、2つの貫通孔1aを有する基体1に1個の電子部品6を搭載しているが、複数の電子部品6を搭載したり、電子部品6の数や電子部品6の端子の数に応じて、信号端子3を固定する貫通孔1aを3つ以上形成したりしても構わない。
基体1の厚みは0.5mm以上2mm以下が好ましい。厚みが0.5mm未満の場合は、電子部品6を保護するための金属製の蓋体8を金属製の基体1の上面に接合する際に、接合温度等の接合条件により基体1が曲がったりして変形し易くなり、変形により気密性が低下しやすくなる。一方、厚みが2mmを超えると、電子部品搭載用パッケージや電子装置の厚みが不要に厚いものとなり、小型化し難くなる。
基体1の表面には、耐食性に優れ、電子部品6や配線基板4あるいは蓋体8を接合し固定するためのろう材との濡れ性に優れた、厚さが0.5〜9μmのNi層と厚さが0.5〜5μmのAu層とをめっき法により順次被着させておくのがよい。これにより、基体1が酸化腐食するのを有効に防止できるとともに電子部品6や配線基板4あるいは蓋体8を基体1に良好にろう接することができる。
信号端子3は、一方の端部は基体1の上面から配線基板4の厚み程度突出させて固定さ
れる。例えば、図1および図2に示す例のように、ろう材5、信号線路導体4aおよびボンディングワイヤ6aを介して信号端子3の一方の端部と電子部品6とを電気的に接続するとともに、信号端子3の他方の端部を外部電気回路(図示せず)に電気的に接続することにより、信号端子3は電子部品6と外部電気回路との間の入出力信号を伝送する機能を果たす。
封止材2は、ガラスやセラミックスなどの絶縁性の無機材料から成り、信号端子3と基体1との絶縁間隔を確保するとともに、信号端子3を基体1の貫通孔1a内に固定する機能を有する。このような封止材2の例としては、ホウケイ酸ガラス,ソーダガラス等のガラスおよびこれらのガラスに封止材2の熱膨張係数や比誘電率を調整するためのセラミックフィラーを加えたものが挙げられ、インピーダンスマッチングのためにその比誘電率を適宜選択する。比誘電率を低下させるフィラーとしては、酸化リチウム等が挙げられる。例えば、封止材2に比誘電率が4であるものを用いると、貫通孔1aの直径は、信号端子3の外径が0.3mmの場合は、1.587mmとすることで特性インピーダンスを50Ωとすることができる。また、封止材2に比誘電率が6.8であるものを用いると、信号端子3の外径
が0.25mmの場合は、貫通孔1aの直径を0.75mmとすることで特性インピーダンスを25Ωとすることができる。
信号端子3は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、例えば信号端子3がFe−Ni−Co合金から成る場合は、このインゴット(塊)に圧延加工や打ち抜き加工,切削加工等の周知の金属加工方法を施すことによって、長さが1.5〜22mmで
直径が0.1〜1mmの線状に製作される。信号端子3の強度を確保しながらより高い特性
インピーダンスでのマッチングを行ないつつ小型にするには、信号端子3の直径は0.15〜0.3mmが好ましい。信号端子3の直径が0.15mmより細くなると、電子部品搭載用パッ
ケージを実装する場合の取り扱いで信号端子3が曲がりやすくなり、作業性が低下しやすくなる。また、直径が0.3mmより太くなると、インピーダンス整合させた場合の貫通孔
1aの径が信号端子3の径に伴い大きくなるので、製品の小型化に向かないものとなってしまう。また、その横断面形状としては、図1〜図3では円形の場合を示したが、楕円および三角や四角等の多角形の形状であっても構わない。信号端子3の横断面形状が円形であると、信号端子3の側面を配線基板4の側面に当接させた際に、信号端子3と配線基板4の絶縁基板4dとは線接触となることから、信号端子4の基体1の上面から突出した部分の周囲に存在する絶縁基板4dが少なくなるので好ましい。信号端子3の横断面形状が三角や四角等の多角形の形状である場合でも、その角部で配線基板4の側面に当接するようにすればよいが、信号端子3の横断面形状が円形である場合は、角部の向きを考慮せずに封止材2で貫通孔1a内に固定することができるので作業性が良好となる。
信号端子3を貫通孔1aに充填された封止材2を貫通して固定するには、例えば、封止材2がガラスから成る場合は、まず、周知の粉体プレス法や押し出し成形法を用いてガラス粉末を成形して、内径を信号端子3の外径に合わせ、外径を貫通孔1aの形状に合わせた筒状の成形体を作製し、この封止材2の成形体の孔に信号端子3を挿通して成形対を型に挿入して、所定の温度に加熱してガラスを溶融させた後、冷却して固化させることにより、信号端子3が固定された所定形状の封止材2を形成しておく。これにより、封止材2により貫通孔1aが気密に封止されるとともに、封止材2によって信号端子3が基体1と絶縁されて固定され、同軸線路が形成される。あらかじめ貫通孔1aの形状に合わせた封止材2だけを形成しておき、これを貫通孔1aに挿入するとともに信号端子3も封止材2の孔に挿通し、封止材2と貫通孔1aの内面および信号端子3の外面との接合を同時に行なってもよい。
基体1には接地端子7が接合される。接地端子7は、信号端子3と同様にして製作され、基体1の下面にろう材等を用いて接合される。位置決めの容易性と接合強度の向上のた
めに、予め基体1の下面に穴を形成しておき、その穴に接地端子7を挿入して接合してもよい。また、同様の理由で、基体1の下面に当接するような鍔を接地端子6につけて、接合面積をより大きくしてもよい。このようにして基体1に接地端子7を接合することにより、接続端子3を外部電気回路に接続した際には、基体1が接地導体としても機能する。
配線基板4は、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体等のセラミックス絶縁材料等から成る絶縁基板4dに信号線路導体4aを含む配線導体が形成されたものである。絶縁基板4dが例えば酸化アルミニウム質焼結体から成る場合であれば、まずアルミナ(Al)やシリカ(SiO),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状とし、これを周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1600℃の温度で焼成することにより製作される。
配線基板4の厚さは、信号線路導体4aを伝送する信号の絶縁基板4d内における波長の4分の1より小さいことが好ましい。このようにすることで、信号線路導体4aと接地導体4bとで構成される伝送線路における不要モードの発生を抑えることができるのと同時に、基体1の上面から突出し、信号線路導体4aとの接続部までの信号端子3の長さも、伝送する信号の波長の4分の1より短くなり、それによりインダクタンスを低減でき、高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。具体的には、信号線路導体4aを伝送する信号の伝送速度が25Gbpsである場合、3倍高調波成分を考慮すると、周波数成分は直流〜37.5GHzとなることから、配線基板4の比誘電率が9.5の場合
、信号線路導体4aを伝送する信号の絶縁基板内波長としては約2.6mmとなるので、配
線基板4の厚さは0.65mm以下であることが好ましい。
信号端子3の基体1の上面から突出した部分の長さは、配線基板4の厚さより長くてもよいが、配線基板4の上面より上の部分の長さは、信号端子3を伝送する信号の波長の4分の1より長いことが好ましい。このようにすることで、信号端子3の配線基板4の上面より上の部分がオープンスタブのような共振器として機能することがないので、信号端子3での信号の共振によって伝送特性が劣化することを防ぐことができる。具体的には、信号端子3を伝送する信号の伝送速度が25Gbpsである場合、3倍高調波成分を考慮すると、周波数成分は直流〜37.5GHzとなり、また、信号端子3の基体1の上面から突出した部分を取り囲む空気の比誘電率は約1であるので、信号端子3を伝送する信号の波長としては約8mmとなるので、信号端子3の基体1の上面から突出した部分の長さは2mm以下であることが好ましい。
さらには、配線基板4の厚さは、信号端子3の基体1の上面から突出した部分の長さと同じにすることが好ましい。このようにすることで、信号端子3と信号線路導体4aとを接続するボンディングワイヤやろう材5の長さを最も短くすることができるので、インダクタンスを低減でき、高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。また、信号端子3と信号線路導体4aとをろう材5によって接続する場合は、信号端子3の上端面と信号線路導体4aの上面とに跨るようにろう材のプリフォームやペーストを載置しやすく、ろう材5による信号端子3と信号線路導体4aとの接続工程の作業性がよくなるので好ましい。
配線導体は、例えば、図2に示す例の配線基板4では、絶縁基板4dの上面には信号端子3を接続するための信号線路導体4aと、電子部品6を搭載するとともに電子部品6の下面の接地電極を接続するための搭載用導体とが形成され、下面には基体1に搭載して接続するための接地導体4bが形成され、搭載用導体と接地導体4bとは、絶縁基板4dの
側面に形成された、または絶縁基板4dを貫通して形成された接続導体により接続される。
信号線路導体4aは、電子部品6に信号端子3からの信号を伝達する機能を持つ。信号線路導体4aは、絶縁基板4dの上面と信号端子3が当接される側面と間の角部近傍まで形成される。これによって、信号端子3と信号線路導体4aとを接続するボンディングワイヤやろう材5の長さを短くすることができる。図4〜図6に示す例では、信号線路導体4aは角部まで形成されていないが、角部まで形成しても構わない。配線基板4の絶縁基板4dの比誘電率が9.5のアルミナで、厚みが0.25mmであり、信号線路導体4aがマイ
クロストリップ構造である場合であれば、信号線路導体4aの幅は0.268mmにおいて特
性インピーダンスが50Ωとなる。
接地導体4bは、絶縁基板4dの下面のほぼ全面に形成されるが、信号端子3との短絡を防止するために、信号端子3が当接される側面より少し内側まで形成される。信号端子3との間の絶縁性を確保するためには、側面からの距離は0.1mm程度以上とするのがよ
い。
接地導体4bは、図5に示す例のように、配線基板4の下面が貫通孔1aと重なる部分を避けて形成することが好ましい。このようにすることで、貫通孔1a内の信号端子3と配線基板4の接地導体4bとの間で発生する寄生容量を抑えることができ、また、信号端子3と信号線路導体4aとをろう材5によって接続した場合は、接続部においてろう材5の厚みで信号線路導体4aの厚みが増すことで接地導体4bとの間に発生する寄生容量も抑えることができるので、寄生容量による特性インピーダンスの変動を抑えて特性インピーダンスの不連続性を抑えることができ、更に高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。
また、接地導体4bを貫通孔1aと重なる部分を避けて形成した場合には、図5に示す例のように、信号線路導体4aには、貫通孔1aの縁部と重なる位置に、信号線路導体4aから幅方向に平行に延びる容量導体4cを形成することが好ましい。このようにすることで、信号線路導体4aの貫通孔1aと重なる部分において、その下に絶縁基板4dを介して接地導体4bが存在しないことで接地導体4bとの結合が小さくなって特性インピーダンスが高くなることを、容量導体4cによってインピーダンスマッチングを図ることができ、更に高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。容量導体4cを形成する位置が貫通孔1aと重なる先端部であると、絶縁基板4dを挟んで対向する位置に接地導体4bがないので、接地導体4bとの間の結合容量を大きくしなければならず、後述するように容量導体4cの幅や長さが大きくなることで伝送特性が劣化しやすくなる。また、容量導体4cを形成する位置が貫通孔1aと重なる部分から離れた位置であると、接地導体4bが形成されていない部分から離れてしまうので、この部分のインピーダンスを容量導体4cによってマッチングさせる効果が小さいものとなってしまう。このようなことから、容量導体4cは貫通孔1aの縁部と重なる位置に形成するのが好ましい。
また、容量導体4cの形状は、貫通孔1aの縁部と重なる位置から信号線路導体4aの幅方向に平行に延びるものであれば、図7(a)〜(c)に示す例のように、特に制限はない。
容量導体4cの信号線路導体4aとの接続部の幅(図7に示すW)は、信号線路導体4aを伝送する信号の波長の4分の1より小さいことが好ましい。このようにすることで、信号線路導体4aにおいて容量導体4cによって低インピーダンスとなる部分の距離が伝送する周波数の波長に対して十分に小さくなるので、波長の短い高周波帯域まで容量導体
4cによるインピーダンスマッチングがより効果的なものとなる。
また、容量導体4cの信号線路導体4aとの接続部からの長さ(図7に示すL1)は、信号線路導体4aを伝送する信号の波長の4分の1より小さいことが好ましい。このようにすることで、容量導体4cがオープンスタブのような共振器として機能することがないので、容量導体4cでの信号の共振によって伝送特性が劣化することを防ぐことができる。具体的には、信号線路導体4aを伝送する信号の伝送速度が25Gbpsである場合、3倍高調波成分を考慮すると、周波数成分は直流〜37.5GHzとなることから、配線基板4の比誘電率が9.5のアルミナで、厚みが0.25mm、信号線路導体4aの幅が0.268mmのマイクロストリップ構造の場合、実効比誘電率は約6程度となり、信号線路導体4aを伝送する信号の波長としては約3.2mmとなるので、容量導体4cの信号線路導体4aとの接
続部の幅Wおよび長さL1は0.8mm以下であることが好ましい。
容量導体4cの大きさは、インピーダンスマッチングを図るために必要とされる、容量導体4cとグランドである基体1や接地導体4bとの容量結合の量に応じて設定される。この必要とされる容量結合の大きさが大きい場合は、容量導体4cの面積を大きくすればよいので、その長さや幅を大きくすればよい。しかしながら、上記のような理由で、容量導体4cの長さL1および接続部の幅Wは小さい方がよいので、図7(b)および図7(c)に示す例のように、信号線路導体4aとの接続部の幅Wを小さくして、先端側の幅を大きくして信号線路導体4aの面積を大きくすればよい。このとき、先端側の幅を大きくする方向は、図7(b)および図7(c)に示す例のように、接地導体4bと重なるように、貫通孔1aとは反対側の方向であるのがよい。
また、面積を大きくするには、図7に示す例のように、信号線路導体4aの両側に容量導体4cを設ければよい。図7に示す例では、信号線路導体4aの両側の容量導体4cは、信号線路導体4aに対して対称な形状であるが、幅(W)、長さ(L1)および形状が信号線路導体4aに対して非対称であっても構わない。
信号線路導体4aは、電子部品6によりその接続が異なるので、それに応じて形成されるものである。また、電子部品6と信号線路導体4aとは、例えば図1から図3に示す例のように、ボンディングワイヤ6aによって接続されるが、このボンディングワイヤ6aを短くすることで信号の伝送損失を少なくするために、図1〜図3に示す例のように信号線路導体4aを屈曲した形状として、ボンディングワイヤ6aの接続位置が電子部品6にできるだけ近くなるようにするのが好ましい。
信号線路導体4aを含む配線導体の形成方法は、絶縁基板4dと同時焼成で、あるいは絶縁基体を作製した後に金属メタライズを形成する周知の方法や、絶縁基板4dを作製した後に蒸着法やフォトリソグラフィ法により形成する方法がある。電子装置が小型である場合は、それに搭載される配線基板4はさらに小さいので、配線導体は微細なものとなり、また配線導体と信号端子3との位置合わせ精度を高めるためには蒸着法やフォトリソグラフィ法により形成する方法が好ましく、この場合は、必要に応じて絶縁基板4dの主面に研磨加工を施す場合もある。
以下、配線導体を蒸着法やフォトリソグラフィ法により形成する場合について詳細に説明する。配線導体は、例えば密着金属層,拡散防止層および主導体層が順次積層された3層構造の導体層から成る。
密着金属層は、セラミックス等から成る絶縁基板4dとの密着性を良好とするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金,窒化タンタル(TaN)等の熱膨張率がセラミック
スと近い金属のうちの少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm
程度が好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を絶縁基板4dに強固に密着することが困難となる傾向があり、0.2μmを超えると、成膜時の内部応力によ
って密着金属層が絶縁基板4dから剥離し易くなる傾向がある。
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),Ni−Cr合金,Ti−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力により拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にNi−Cr合金を用いる場合は、Ni−Cr合金は絶縁基板4dとの密着性が良好なため、密着金属層を省くことも可能である。
主導体層は、電気抵抗の小さい金(Au),Cu,Ni,銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の厚みが0.1μm未満では、電気抵抗が大きなものとなり配線基板4の配線導体に要求される電気抵抗を満足できなくなる傾向があり、5μmを超えると、成膜時の内部応力により主導体層が拡散防止層から剥離し易く成る傾向がある。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
このようにして作製した配線基板4を基体1に接合し、信号端子3の先端と信号線路導体4aとを電気的に接続することで、本発明の電子部品搭載用パッケージとなる。信号端子3の先端と信号線路導体4aとの接続は、図1から図6に示す例のようにろう材5による接続であってもよいし、ボンディングワイヤによる接続であってもよいが、ボンディングワイヤによる接続よりろう材5による接続の方が、その長さを短くすることができ、インダクタンスを低減することができるので好ましい。
そして、上記のような本発明の電子部品搭載用パッケージに電子部品6を搭載することで本発明の電子装置となる。上述したような高周波信号の伝送特性が良好な電子部品搭載用パッケージを備えることから、高周波での動作が良好な電子装置となる。図1〜図3に示す例では、電子部品6は配線基板4上に搭載され、電子部品6と配線基板4の信号線路導体4aとがボンディングワイヤ6aによって電気的に接続されているが、電子部品6を基体1の上に直接搭載してもよい。図1〜図3に示す例のように、配線基板4の上に搭載すると、電子部品6と信号線路導体4aとを接続するボンディングワイヤ6aの長さや信号線路導体4aを短くすることができるので好ましい。
電子部品6としては、LD(レーザーダイオード)やPD(フォトダイオ−ド)等の光半導体素子,半導体集積回路素子を含む半導体素子,水晶振動子や弾性表面波素子等の圧電素子,圧力センサー素子,容量素子,抵抗器等が挙げられる。
電子部品6の配線基板4や基体1への搭載、あるいは配線基板4の基体1への搭載は、低融点ろう材により固定することにより行なえばよい。例えば、配線基板4を基体1上に搭載した後に電子部品6を配線基板4上に搭載する場合は、配線基板4の固定には金−錫(Au−Sn)合金や金−ゲルマニウム(Au−Ge)合金をろう材として用い、電子部品6の固定には、これらより融点の低い錫−銀(Sn−Ag)合金や錫−銀−銅(Sn−Ag−Cu)合金のろう材や、融点より低い温度で硬化可能な、Agエポキシ等の樹脂製の接着剤を用いればよい。また、電子部品6を配線基板4上に搭載した後に配線基板4を基体1上に搭載してもよく、その場合は上記とは逆に、配線基板4を基体1上に搭載する際に用いるろう材の融点の方を低くすればよい。いずれの場合であっても、配線基板4上
や基体1の搭載部1b上にろう材ペーストを周知のスクリーン印刷法を用いて印刷したり、フォトリソグラフィ法によってろう材層を形成したり、低融点ろう材のプリフォームを載置するなどすればよい。
図1〜図3に示す例では、配線基板4上に搭載するとともに、基体1に蓋体8を接合することによって、電子部品6を保護するようにしている。蓋体8は、基体1の外周領域に沿った外形で、電子部品6を覆うような空間を有する形状のものである。電子部品6と対向する部分に光を透過させる窓を設けてもよいし、窓に換えて、または窓に加えて光ファイバおよび戻り光防止用の光アイソレータを接合したものでもよい。
蓋体8は、Fe−Ni−Co合金やFe−Ni合金、Fe−Mn合金等の金属から成り、これらの板材にプレス加工や打ち抜き加工等の周知の金属加工方法を施すことによって作製される。蓋体8は、基体1の材料と同程度の熱膨張係数を有するものが好ましく、基体1の材料と同じものを用いるのがより好ましい。蓋体8が窓を有する場合は、電子部品6と対向する部分に孔を設けたものに、平板状やレンズ状のガラス製の窓部材を低融点ガラスなどにより接合する。
蓋体8の基体1への接合は、シーム溶接やYAGレーザ溶接等の溶接またはAu−Snろう材等のろう材によるろう接により行なわれる。
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何等差し支えない。
例えば、以上の例では、図1〜図3に示すような基体1を貫通する貫通孔1aは、基体1の上面から下面にわたって同一径で、かつ、封止材2が充満されている例を示したが、図6に示す例のように、貫通孔1aを基体1の上面側の径が小さい形状として、径の大きい部分だけに封止材2を充填することによって、基体1の上面側にいわゆるエア同軸部を設けてもよい。このようにエア同軸部を設けて、エア同軸部のインピーダンスを、封止材2内の所定値(例えば50Ω)のインピーダンスと、信号端子3が基体1の上面から突出した部分の、所定値より高いインピーダンスとの中間の値のインピーダンスにして、インピーダンスの変化を緩やかにすることで高周波信号の伝送がより良好なものとなる。また、貫通孔1aの特性インピーダンスは合わせながらも、接地導体4bが貫通孔1aを避けることによって起こる信号線路導体4aの特性インピーダンスが高くなる部分を小さくすることができるので、更に高周波帯域まで伝送特性が良好な電子部品搭載用パッケージとなる。
このとき、封止材2は、図6に示す例のように、エア同軸部に接しないように、基体1の貫通孔1aの径の小さい部分の周囲の、径の大きい部分の上に重なる部分との間に隙間を設けて充填してもよい。このようにすることで、信号端子3と基体1のエア同軸部間(封止材2内の信号端子3と基体1の貫通孔1aの径の大きい部分の上に重なる部分との間)に発生する寄生容量を抑えることができるので、寄生容量による特性インピーダンスの変動を抑えて特性インピーダンスの不連続性を抑えることができ、更に高周波信号の伝送特性が良好な電子部品搭載用パッケージとなる。
この場合の容量導体4cは、貫通孔1aの小さい側の縁部に形成する。
また、例えば、以上の例では、図1〜図3に示すような円形の金属ステムを用いた電子部品搭載用パッケージを例として説明したが、本発明の電子部品搭載用パッケージは図8に示すような箱型の電子部品搭載用パッケージでも構わない。図8(a)は本発明の電子部品搭載用パッケージの実施の形態の他の一例を示す斜視図であり、図8(b)は図8(
a)のA−A線における断面を示す断面図であり、図8(c)は平面図である。図8における各符号は、図1〜図7と同様の部位を示す。
図8に示す例の電子部品搭載用パッケージは、箱型の基体1の底面に貫通孔1aが設けられている。配線基板4は基体の底面上に搭載され、信号端子3は貫通孔1a内に封止材2によって固定されている。そして、この信号端子3と配線基板4の一方主面上の信号線路導体4aとがろう材5によって電気的に接続されている。
図8に示す例の場合の基体1は、上記同様の金属のインゴットを圧延加工,打ち抜き加工,切削加工など周知の金属加工法を用いて作製した枠体を銀ろう等の接合材で平板に接合することによって形成される。また、例えばメタル・インジェクション・モールド法等によって枠部を平板と一体的に形成して基体1を作製してもよい。
図8に示す例の場合の配線基板4は、図1〜図7に示す例の配線基板4と同様にして作製されるが、配線基板4の一方の主面には電子部品6は搭載されないので信号線路導体4aのみが形成され、この信号線路導体4aと他方の主面側の接地導体4bとでマイクロストリップ線路を構成している。
基体1の底面上に電子部品6を搭載し、電子部品6の端子と配線基板4の信号線路導体4aとをボンディングワイヤ6aで接続するとともに、枠部の上面に蓋体8を接合することにより、本発明の電子装置となる。この例では電子部品6は基体1に直接搭載されているが、これは電子部品6で発生した熱を金属製の基体1の搭載面1bを通して外部へ放熱するためである。電子部品6の発熱が大きい場合は、電子部品6(および配線基板4)と基体1との間にペルチェ素子等を搭載して、電子部品6を冷却するようにしてもよい。
また、例えば、以上の例では、図1〜図8に示すような配線基板4においては、一方の主面に形成された信号線路導体4aと、他方の主面に形成された接地導体4bとでマイクロストリップ線路を構成している場合を例として説明したが、信号線路導体4aと同じ主面に、信号線路導体4aを沿う様に片側、または両側に同一面接地導体を形成し、さらに同一面接地導体と接地導体4bとを、絶縁基板4dの側面に形成された、または絶縁基板4dを貫通して形成された接続導体により接続させることによって構成される、いわゆるグランデッドコプレナー線路等であっても構わない。
1・・・・・基体
1a・・・・貫通孔
2・・・・・封止材
3・・・・・信号端子
4・・・・・配線基板
4a・・・・信号線路導体
4b・・・・接地導体
4c・・・・容量導体
5・・・・・ろう材
6・・・・・電子部品
6a・・・・ボンディングワイヤ
7・・・・・接地端子
8・・・・・蓋体

Claims (4)

  1. 上面から下面にかけて貫通する貫通孔を有する金属からなる基体と、前記貫通孔に充填された封止材を貫通して固定された信号端子と、前記基体の上面に搭載された、絶縁基板の上面に信号線路導体が形成され下面に接地導体が接続された配線基板とを具備し、前記信号端子と前記信号線路導体とが接続された電子部品搭載用パッケージであって、前記配線基板は、側面を前記信号端子の前記基体の上面から突出した部分の側面に当接して搭載されて、前記信号線路導体の端部が前記信号端子に接続されていることを特徴とする電子部品搭載用パッケージ。
  2. 前記接地導体は、前記配線基板の下面が前記貫通孔と重なる部分を避けて形成されていることを特徴とする請求項1記載の電子部品搭載用パッケージ。
  3. 前記信号線路導体が前記貫通孔の縁部と重なる位置に、前記信号線路導体から幅方向に平行に延びる容量導体が形成されていることを特徴とする請求項2記載の電子部品搭載用パッケージ。
  4. 請求項1乃至請求項3のいずれかに記載の電子部品搭載用パッケージに電子部品が搭載されていることを特徴とする電子装置。
JP2010037487A 2010-02-23 2010-02-23 電子部品搭載用パッケージおよびそれを用いた電子装置 Active JP5409432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010037487A JP5409432B2 (ja) 2010-02-23 2010-02-23 電子部品搭載用パッケージおよびそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010037487A JP5409432B2 (ja) 2010-02-23 2010-02-23 電子部品搭載用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2011176021A JP2011176021A (ja) 2011-09-08
JP5409432B2 true JP5409432B2 (ja) 2014-02-05

Family

ID=44688657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010037487A Active JP5409432B2 (ja) 2010-02-23 2010-02-23 電子部品搭載用パッケージおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP5409432B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443777B2 (en) 2012-05-18 2016-09-13 Kyocera Corporation Semiconductor element housing package, semiconductor device, and mounting structure
DE102013114547B4 (de) * 2013-01-18 2020-01-16 Schott Ag TO-Gehäuse
JP6122309B2 (ja) * 2013-02-23 2017-04-26 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2015198064A (ja) * 2014-04-03 2015-11-09 日立金属株式会社 通信モジュール及び通信モジュール用コネクタ
JP6940286B2 (ja) * 2017-02-23 2021-09-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
DE102017123342A1 (de) 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
FR3073320B1 (fr) * 2017-11-08 2019-11-22 Photonis France Procede de realisation d'une liaison electrique etanche dans un boitier ceramique et tube intensificateur d'image comportant un tel boitier
JP2022153678A (ja) * 2019-08-30 2022-10-13 京セラ株式会社 電子部品搭載用パッケージ及び電子装置
WO2021176573A1 (ja) * 2020-03-03 2021-09-10 三菱電機株式会社 光受信モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253419A (ja) * 2003-02-18 2004-09-09 Sumitomo Electric Ind Ltd 光半導体パッケージ
JP2007123804A (ja) * 2005-09-29 2007-05-17 Kyocera Corp 電子部品搭載用基板および電子装置
JP2007123806A (ja) * 2005-09-29 2007-05-17 Kyocera Corp 電子部品搭載用基板および電子装置
JP2007109734A (ja) * 2005-10-11 2007-04-26 Ntt Electornics Corp 光モジュール用基板及び光モジュール
JP2009152520A (ja) * 2007-11-26 2009-07-09 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5334887B2 (ja) * 2010-02-22 2013-11-06 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置

Also Published As

Publication number Publication date
JP2011176021A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409432B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010062512A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6431441B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5743712B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5361609B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP2007123806A (ja) 電子部品搭載用基板および電子装置
JP2007123804A (ja) 電子部品搭載用基板および電子装置
WO2017188269A1 (ja) 半導体パッケージおよびそれを用いた半導体装置
JP5409456B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010010658A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2007123805A (ja) 電子部品搭載用基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150