CN104412722A - 布线基板、电子装置以及发光装置 - Google Patents

布线基板、电子装置以及发光装置 Download PDF

Info

Publication number
CN104412722A
CN104412722A CN201380032835.9A CN201380032835A CN104412722A CN 104412722 A CN104412722 A CN 104412722A CN 201380032835 A CN201380032835 A CN 201380032835A CN 104412722 A CN104412722 A CN 104412722A
Authority
CN
China
Prior art keywords
wiring conductor
conductor
insulating body
recess
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380032835.9A
Other languages
English (en)
Other versions
CN104412722B (zh
Inventor
村上健策
鬼塚友里惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN104412722A publication Critical patent/CN104412722A/zh
Application granted granted Critical
Publication of CN104412722B publication Critical patent/CN104412722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的课题在于提供一种提高了贯通导体与布线导体的连接可靠性的布线基板。为此，布线基板(1)具有：绝缘基体(11)，其由陶瓷构成；凹部(12)，其设置于绝缘基体(11)的侧面，并与绝缘基体(11)的一个主面相连；内部布线导体(13a)，其设置于绝缘基体(11)的内部；外部布线导体(13b)，其设置于绝缘基体(11)的一个主面；凹部布线导体(13c)，其设置于凹部(12)内，并与内部布线导体(13a)以及外部布线导体(13b)相连；以及贯通导体(14)，其设置于绝缘基体(11)的内部，并将内部布线导体(13a)与外部布线导体(13b)电连接，在将绝缘基体(11)从一个主面侧进行俯视透视时，凹部(12)沿一个方向延伸，贯通导体(14)设置于凹部(12)的端部周边。

Description

布线基板、电子装置以及发光装置
技术领域
本发明涉及用于搭载电子部件的布线基板、电子装置以及发光装置。
背景技术
在现有技术中，用于搭载电子部件的布线基板由绝缘基体以及设置于绝缘基体的布线导体构成，绝缘基体由电绝缘性的材料构成。
对于这样的布线基板，已知一种布线基板(例如参照专利文献1)，该布线基板例如具有：绝缘基体，其具有包含凹部的侧面；布线导体，其设置于绝缘基体的上表面、绝缘基体的下表面以及凹部；以及贯通导体，其与设置于上表面的布线导体以及设置于下表面的布线导体连接，并设置于绝缘基体内。
在先技术文献
专利文献
专利文献1：JP特开2007-67246号公报
发明内容
发明要解决的课题
近年来，电子装置的小型化不断发展，而为了抑制钎料所致的布线基板对外部的电路基板的接合强度的下降，正在谋求例如对于布线基板上的凹部相对于深度而使其基板的边方向的长度(宽度)变大。
但是，在构成布线基板的绝缘基体由陶瓷构成的情况下，在布线基板的制造时，例如，在将陶瓷生片层叠体进行层叠而进行了加压的情况下，存在俯视下凹部的中央部向凹部的内侧方向突出发生变形的情况，贯通导体与布线导体之间发生断线或者电阻异常，在电子部件为发光装置的情况下有可能不正常发光。
用于解决课题的手段
本发明的一个方式的布线基板具备：绝缘基体，其由陶瓷构成；凹部，其设置于该绝缘基体的侧面，并与所述绝缘基体的一个主面相连；内部布线导体，其设置于所述绝缘基体的内部；外部布线导体，其设置于所述绝缘基体的一个主面；凹部布线导体，其设置于所述凹部内，并与所述内部布线导体以及所述外部布线导体相连；以及贯通导体，其设置于所述绝缘基体的内部，并将所述内部布线导体与所述外部布线导体电连接，在对所述绝缘基体从所述一个主面侧进行俯视透视时，所述凹部沿一个方向延伸，所述贯通导体设置于所述凹部的端部周边。
本发明的一个方式的电子装置具有上述构成的布线基板、以及搭载于布线基板的电子部件。
本发明的一个方式的发光装置，上述构成的电子部件为发光元件。
发明效果
根据本发明的一个方式的布线基板，即使在布线基板的制造时绝缘基体的凹部发生了变形，贯通导体设置于凹部的端部周边，也不易被切断。
根据本发明的一个方式的电子装置以及发光装置，能够提高电子部件、发光元件与外部的电路基板的电连接可靠性。
附图说明
图1(a)是表示本发明的第1实施方式中的布线基板的俯视图，(b)是(a)的仰视透视图。
图2是图1(b)的A部的要部放大仰视透视图。
图3(a)是沿图1(a)的A-A线的剖面图，(b)是沿图1(a)的B-B线的剖面透视图。
图4(a)是表示本发明的第1实施方式中的布线基板的其他例的仰视透视图，(b)是(a)的A部的要部放大仰视透视图。
图5是表示本发明的第1实施方式中的布线基板的其他例的要部放大仰视透视图。
图6(a)是表示本发明的第2实施方式中的布线基板的俯视透视图，(b)是沿(a)的A-A线的剖面透视图。
图7(a)是表示本发明的第3实施方式中的布线基板的俯视透视图，(b)是(a)的仰视透视图。
图8是沿图7(a)的A-A线的剖面透视图。
图9是表示本发明的第1实施方式中的布线基板的其他例的仰视透视图。
具体实施方式
参照附图对本发明的几个例示性的实施方式进行说明。
(第1实施方式)
如图1～图3所示的例子，本发明的第1实施方式中的电子装置包含布线基板1、以及设置在布线基板1的上表面的电子部件2。电子装置例如安装在构成电子部件模块的电路基板上。
布线基板1具有：绝缘基体11；凹部12，其设置于绝缘基体11的侧面，并与绝缘基体11的一个主面相连；内部布线导体13a，其设置于绝缘基体11的内部；外部布线导体13b，其设置于绝缘基体11的一个主面；凹部布线导体13c，其设置于凹部12内，并与内部布线导体13a以及外部布线导体13b相连；以及贯通导体14，其设置于绝缘基体11的内部，并将内部布线导体13a与外部布线导体13b电连接。另外，在图1～图9中，电子装置被安装在虚拟的xyz空间中的xy平面。在图3中，所谓上方向是指虚拟的z轴的正方向。
绝缘基体11由多个绝缘层11a构成，并具有包含电子部件2的搭载区域在内的上表面，在俯视时具有矩形板状的形状。绝缘基体11作为用于支撑电子部件2的支撑体而发挥作用，在上表面中央部的搭载区域上，经由低融点钎料或导电性树脂等接合剂而将电子部件2粘接固定。绝缘基体11的材料能够使用陶瓷。
绝缘基体11使用陶瓷来制作，例如能够使用氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、莫来石质烧结体或玻璃陶瓷烧结体等。
在绝缘基体11例如由氧化铝质烧结体构成的情况下，在氧化铝、氧化硅、氧化镁以及氧化钙等原料粉末中添加适当的有机粘合剂以及溶剂等进行混合而成泥浆状，通过刮刀法、压延辊法等将其成型为片状而得到陶瓷生片，之后，对陶瓷生片实施适当的冲压加工并将其层叠多张，在高温(约1600℃)下进行焙烧，由此制作而成。
凹部12设置于绝缘基体11的侧面，并与绝缘基体11的下表面相连。如图3所示的例子，凹部12既可以从绝缘基体11的侧面的中途一直设置到下表面，也可以从绝缘基体11的上表面一直设置到下表面。此外，凹部12例如在沿着绝缘基体11的外缘的方向上延伸。另外，凹部12也可以在俯视下为矩形状。在此，所谓矩形状包含如图1以及图2所示的例子那样，在俯视时凹部12的角部形成为圆弧状。这样的凹部12通过如下方式来形成：对于绝缘基体11用的若干陶瓷生片，通过激光加工、基于模具的冲压加工等，预先形成成为凹部12的贯通孔。
布线导体13设置于绝缘基体11的表面以及内部、凹部12的内面，具有内部布线导体13a、外部布线导体13b、以及凹部布线导体13c。内部布线导体13a设置于绝缘基体11的内部。外部布线导体13b设置于绝缘基体11的下表面。凹部布线导体13c设置于凹部12内，将内部布线导体13a以及外部布线导体13b连接。布线导体13用于将搭载于布线基板1的电子部件2与外部的电路基板电连接。设置于绝缘基体11的表面或内部的布线导体13包含：布线导体层，其设置于绝缘基体11的表面或内部；以及贯通布线导体，其贯通构成绝缘基体11的绝缘层11a而将位于上下的布线导体层彼此电连接。
贯通导体14在凹部12的周围，将布线导体13中的内部布线导体13a与外部布线导体13b连接。贯通导体14起到如下作用：即使在布线导体13中凹部布线导体13c发生了断线或成为了高电阻的情况下，也将布线导体13中的内部布线导体13a与外部布线导体13b电连接。
如图1以及图2所示的例子，在对绝缘基体11例如从下表面侧进行俯视透视时，凹部12例如在沿着绝缘基体11的外缘的方向上延伸，贯通导体14设置于凹部12的端部周边。通过这样的构成，在布线基板1的制造时，即使在陶瓷生片层叠体中例如从下表面侧的俯视下凹部12的中央部向凹部12的内侧方向突出地发生了变形，贯通导体14设置于变形小的部分即例如从下表面侧的俯视透视时凹部12的端部周边，也能够使得贯通导体14与内部布线导体13a或者外部布线导体13b不易被切断。
此外，对于贯通导体14，如图1以及图2所示的例子，优选在对绝缘基体11例如从下表面侧进行俯视透视时，贯通导体14分别设置于凹部12的两端部周边。即使设置于凹部12的内面的布线导体13发生了断线或者成为了高电阻，也能够降低在绝缘层11a的上表面设置的布线导体13与在下表面设置的布线导体13之间电阻变大的情况。此外，由于贯通导体14配置为不偏于凹部12的两侧，因此能够在布线基板1的制造时，抑制因绝缘层11a与贯通导体14的热膨胀差而引起的变形。
此外，在对绝缘基体11例如从下表面侧进行俯视时，凹部12具有例如沿着设置了绝缘基体11的外缘的方向设置的第1内壁面12a、沿与第1内壁面12a不同的方向延伸的第2内壁面12b、以及第1内壁面12a与第2内壁面12b交叉的角部，若构成为在由将第1内壁面12a进行了延长的第1延长线12aa以及将第2内壁面12b进行了延长的第2延长线12ba所划分的区域中设置了贯通导体14，则由于在绝缘基体11的强度特别高的部分设置了贯通导体14，因此在布线基板1的制造时，即使在陶瓷生片层叠体中在俯视下凹部12的中央部向凹部12的内侧方向突出地发生了变形，在变形更小的部分即由第1延长线12aa以及第2延长线12ba所划分的区域中设置了贯通导体14，也能够有效地抑制了对贯通导体14与内部布线导体13a或者外部布线导体13b的切断。
此外，若多个贯通导体14的电阻的总和小于设置于凹部12的布线导体13的电阻，则在凹部布线导体13c发生了断线或成为了高电阻的情况下，电流会流过多个贯通导体14，能够抑制对凹部布线导体13c施加电流时的发热所引起的布线基板1的变形。
此外，如图4以及图5所示的例子，若贯通导体14设为在俯视透视下朝向角部延伸的形状，则在布线基板1的制造时，即使陶瓷生片层叠体在例如从下表面侧的俯视下在第1内壁面12a的两端部周边向凹部12侧发生了变形，也由于贯通导体14为在陶瓷生片层叠体的变形方向上较长的形状，因此能够使得贯通导体14与内部布线导体13a或者外部布线导体13b的连接部不易被切断。在这种情况下，贯通导体14的形状既可以如图4所示的例子那样，在俯视透视下设为椭圆，也可以如图5所示的例子那样，在俯视透视下设为长圆。
布线导体13以及贯通导体14能够使用钨(W)、钼(Mo)、锰(Mn)、银(Ag)或铜(Cu)等金属材料。例如，在绝缘基体11由氧化铝质烧结体构成的情况下，将在W、Mo或Mn等高熔点金属粉末中添加适当的有机粘合剂以及溶剂等进行混合而得到的导体膏剂在成为绝缘基体11的陶瓷生片上预先通过丝网印刷法而印刷涂敷成规定的图案，与成为绝缘基体11的陶瓷生片同时进行焙烧，由此覆盖形成在绝缘基体11的规定位置。对于布线导体13为贯通布线导体的情况以及贯通导体14，通过如下方式来形成：通过基于模具或冲孔的冲压加工、激光加工在生片上形成贯通孔，通过印刷法预先将布线导体13用的导体膏剂填充到该贯通孔中。凹部布线导体13c通过在成为凹部12的贯通孔的成为内面的区域预先印刷涂敷布线导体13用的导体膏剂而形成。
在布线导体13露出的表面，通过电解镀覆法来覆盖镀覆层。镀覆层由镍、铜、金或银等耐蚀性、与连接构件的连接性优异的金属构成，例如，依次覆盖厚度0.5～5μm左右的镀镍层与0.1～3μm左右的镀金层，或者依次覆盖厚度1～10μm左右的镀镍层与0.1～1μm左右的镀银层。由此，能够有效地抑制布线导体13发生腐蚀，并且能够使布线导体13与电子部件2的紧贴、布线导体13与键合线等连接构件3的接合、布线导体13与外部的电路基板的布线的接合牢固。此外，在作为电子部件2的搭载的布线导体13上，也可以通过在镀镍层上预先覆盖厚度10～80μm左右的镀铜层，从而容易使电子部件2的热良好地进行散热。
在布线基板1的上表面搭载电子部件2，由此能够制作电子装置。搭载于布线基板1的电子部件2为IC芯片、LSI芯片等半导体元件、发光元件、水晶振子、压电振子等压电元件以及各种传感器等。例如，在电子部件2为倒装芯片型半导体元件的情况下，经由焊料凸块、金凸块或导电性树脂(各向异性导电树脂等)等连接构件3将半导体元件的电极与布线导体13电连接以及机械连接，由此将半导体元件搭载于布线基板1。此外，例如在电子部件2为引线键合型半导体元件的情况下，通过接合构件将半导体元件固定在电子部件搭载区域之后，经由键合线等连接构件3将半导体元件的电极与布线导体13电连接，由此将半导体元件搭载于布线基板1。此外，在布线基板1，既可以搭载多个电子部件2，也可以根据需要，搭载电阻元件、电容元件等小型的电子部件。此外，根据需要，将电子部件2通过由树脂、玻璃等构成的密封材料4、由树脂、玻璃、陶瓷、金属等构成的盖体等进行密封。
本实施方式的布线基板1具有：绝缘基体11，其由陶瓷构成；凹部12，其设置于绝缘基体11的侧面，并与绝缘基体11的一个主面相连；内部布线导体13a，其设置于绝缘基体11的内部；外部布线导体13b，其设置于绝缘基体11的一个主面；凹部布线导体13c，其设置于凹部12内，并与内部布线导体13a以及外部布线导体13b相连；以及贯通导体14，其设置于绝缘基体11的内部，并将内部布线导体13a与外部布线导体13b电连接，在对绝缘基体11从一个主面侧进行俯视透视时，凹部12沿一个方向延伸，贯通导体14设置于凹部12的端部周边。根据这样的构成，在布线基板1的制造时，即使在陶瓷生片层叠体中在从一个主面侧的俯视下凹部12的中央部向凹部12的内侧方向突出地发生了变形，通过将贯通导体14设置于变形小的部分即从一个主面侧的俯视透视时凹部12的端部周边，也能够使得贯通导体14与内部布线导体13a或者外部布线导体13b不易被切断。因此，不会发生贯通导体14与内部布线导体13a或者外部布线导体13b断线或者变得电阻异常，而在电子部件2为发光元件的情况下会良好地发光。
根据本实施方式的电子装置，因为具有上述构成的布线基板1、以及搭载于布线基板1的电子部件2，所以能够提高电子部件2与外部的电路基板的电连接可靠性。
(第2实施方式)
接着，参照图6对本发明的第2实施方式的电子装置进行说明。
在本实施方式中的电子装置中，与上述的第1实施方式的电子装置不同点在于如下方面：如图6所示的例子，外部布线导体13b被导出于与绝缘基体11的电子部件2的搭载面相同的主面即上表面。在这样的情况下，由于能在布线基板1的上表面侧与外部的电路基板进行接合，因此能够在布线基板1的下表面侧的整个面接合比绝缘基体11热传导率高的构件来提高布线基板1的散热性。作为热传导率比绝缘基体11高的材料，可以举出例如铜(Cu)、铜-钨(Cu-W)或铝(Al)等金属材料。此外，在绝缘基体11由氧化铝质烧结体构成的情况下，可以举出由氮化铝质烧结体构成的绝缘材料等。
另外，绝缘基体11也可以如图6所示的例子那样具有包含腔体16的上表面。这样的腔体16能够通过如下方式来形成：通过对陶瓷生片进行激光加工、基于模具的冲压加工等，在多个陶瓷生片形成成为腔体16的贯通孔，将这些陶瓷生片与未形成贯通孔的陶瓷生片进行层叠。此外，在绝缘基体11的厚度较薄的情况下，对于腔体16用的贯通孔，若将陶瓷生片进行层叠之后，通过激光加工、基于模具的冲压加工等来形成，则能够高精度地进行加工，故优选。
在腔体16为用于搭载发光元件的空间的情况下，如图6所示的例子，腔体16的内侧面与腔体16的底面所成的角度θ为钝角，尤其优选110度～145度。若将角度θ设为这样的范围，则通过冲压加工稳定并且高效率地形成成为腔体16的贯通孔的内侧面是很容易的，并容易将使用了该布线基板1的发光装置小型化。此外，能够使发光元件所发出的光向外部良好地射出。具有这样的角度θ的内侧面的腔体16通过使用冲头的直径与冲模孔的直径的间隙设定得较大的冲压模具对陶瓷生片进行冲压而形成。即，通过预先相对于冲压模具的冲头的直径而将冲模孔的直径的间隙设定得较大，从而在对陶瓷生片从主面侧朝向另一个主面侧进行冲压时生片从与冲头的接触面的边缘朝向与冲模孔的接触面的边缘被剪切，贯通孔的直径形成为从主面侧向另一个主面侧扩展。此时，通过根据陶瓷生片的厚度等来设定冲头的直径与冲模孔的直径的间隙，能够调节在陶瓷生片形成的贯通孔的内侧面的角度。这样的冲压方法，因为仅通过冲压加工就能够使腔体16的内侧面与腔体16的底面所成的角度θ成为所希望的角度，所以生产性高。
此外，也可以在通过基于冲头直径与冲模孔直径的间隙小的冲压模具的加工而形成角度θ为大约90度的贯通孔之后，将圆锥台形状或角锥台形状的模子推压于贯通孔的内侧面，由此形成上述那样的具有从一个主面侧向另一个主面侧扩展的角度θ的贯通孔。在这样的情况下，能够更高精度地调整腔体16的内侧面与腔体16的底面所成的角度θ。
在布线基板1具有例如具有包含搭载发光元件的腔体16的上表面的绝缘基体11的情况下，也可以在腔体16的内壁面设置用于使发光元件所发出的光反射的反射层。反射层例如具有设置于腔体16的内壁面的金属导体层以及覆盖在金属导体层上的镀覆层。金属导体层可以通过与布线导体13同样的材料以及方法来形成。
例如，在布线基板1上搭载发光元件的情况下，优选的是，使镀银层覆盖于金属导体层的最表面，使镀金层覆盖于导体层13以及布线导体13的最表面。这是由于镀金层与镀银层相比，与电子部件2、连接构件3、外部的电路基板的布线的接合性优异，镀银层与镀金层相比对光的反射率高的缘故。此外，也可以将布线导体13和金属导体层的最表面设为银与金的合金镀覆层，例如，设为银与金的完全固溶的合金镀覆层。
(第3实施方式)
接着，参照图7以及图8对本发明的第3实施方式的电子装置进行说明。
在本实施方式中的电子装置中，与上述的第1以及第2实施方式的电子装置不同点在于如下方面：如图7以及图8所示的例子，凹部布线导体13c离开绝缘基体11的侧面；在绝缘基体11的上表面以及下表面，与布线导体13重叠地设置有薄膜层15。另外，在本实施方式中，如图7所示的例子，凹部12具有在俯视时重叠了多个矩形那样的形状。
薄膜层15设置为在绝缘基体11的上表面与布线导体13重叠。薄膜层15的材料例如能够使用钨(W)、钼(Mo)、钛(Ti)、铜(Cu)等金属材料。薄膜层15由多层构成，例如，由TiW(钛钨)等的Ti合金构成，其厚度有例如0.01～0.5μm，以及由Cu(铜)构成，其厚度例如有1.0～100.0μm。
薄膜层15使用例如离子镀法、溅射法、蒸镀法等现有公知的薄膜形成方法来形成。例如，在绝缘基板11的表面通过离子镀法、溅射法、蒸镀法等形成金属层。然后，通过光刻法形成抗蚀图案，通过湿式蚀刻法将多余的金属层去除而形成。另外，在薄膜层15露出的表面，与布线导体13同样地覆盖镀覆层。
在薄膜层15的制作时，有时在覆盖薄膜层15时宽幅地覆盖金属层，通过蚀刻将这样的金属层的多余的区域去除，由此形成布线。在进行蚀刻时，有时在凹部12的内面设置的布线导体13的一部分会被去除，从而导致在凹部12的内面设置的布线导体13断线或变细。本实施方式的布线基板1，即使凹部布线导体13c断线或变细，也能够通过贯通导体14，将布线导体13中设置于绝缘层11a的上表面的部分与布线导体13中设置于绝缘基体11的下表面的部分电连接。
此外，如图7所示的例子，布线导体13中，贯通绝缘层11 a而将位于上下的布线导体层彼此连接的贯通布线导体也可以按照多个贯通导体14的配置来设置多个。
此外，如图7以及图8所示的例子，在本实施方式中布线基板1具有电子部件搭载层17以及中央端子18等。电子部件搭载层17例如用于电子部件2的搭载用。中央端子18例如用于与外部的电路基板的接合。电子部件搭载层17以及中央端子18例如能够通过与布线导体13以及薄膜层15同样的材料以及方法来制作。在电子部件搭载层17或中央端子18露出的情况下，在其表面，覆盖有与布线导体13以及薄膜层15同样的镀覆层。
本发明并不限定于上述的实施方式的例子，能够进行各种变更。例如，布线基板1也可以在绝缘基体11形成贯通孔，在该贯通孔中嵌合了比绝缘基体11散热性高的金属构件。也可以将电子部件2搭载于金属构件。
此外，布线基板1也可以在绝缘基体11的内部埋设比绝缘基体11散热性高的金属构件，金属构件在俯视透视时与搭载电子部件2的区域重叠。
此外，如图9所示的例子，在多个凹部12相邻地配置的情况下，也可以按照在俯视透视时相邻的贯通导体彼此间的距离变长的方式使贯通导体错开地配置。
此外，布线基板1也可以是以多片成型布线基板的方式而制作出的。
符号说明
1    布线基板
11   绝缘基体
11a  绝缘层
12   凹部
12a  第1内壁面
12aa 第1延长线
12b  第2内壁面
12ba 第2延长线
13   布线导体
13a  内部布线导体
13b  外部布线导体
13c  凹部布线导体
14   贯通导体
15   薄膜层
16   腔体
17   电子部件搭载层
18   中央端子层
2    电子部件
3    连接构件
4    密封材料

Claims (6)

1.一种布线基板，其特征在于，具备：
绝缘基体，其由陶瓷构成；
凹部，其设置于该绝缘基体的侧面，并与所述绝缘基体的一个主面相连；
内部布线导体，其设置于所述绝缘基体的内部；
外部布线导体，其设置于所述绝缘基体的一个主面；
凹部布线导体，其设置于所述凹部内，并与所述内部布线导体以及所述外部布线导体相连；以及
贯通导体，其设置于所述绝缘基体的内部，并将所述内部布线导体与所述外部布线导体电连接，
在将所述绝缘基体从所述一个主面侧进行俯视透视时，所述凹部沿一个方向延伸，所述贯通导体设置于所述凹部的端部周边。
2.一种布线基板，其特征在于，
在将所述绝缘基体从所述一个主面侧进行俯视透视时，所述贯通导体分别设置于所述凹部的两端部周边。
3.根据权利要求1或2所述的布线基板，其特征在于，
在将所述绝缘基体从所述一个主面侧俯视时，所述凹部具有沿着所述一个方向设置的第1内壁面、沿与该第1内壁面不同的方向延伸的第2内壁面、以及所述第1内壁面与所述第2内壁面交叉的角部，在由将所述第1内壁面延长的第1延长线以及将所述第2内壁面延长的第2延长线所划分的区域中设置了所述贯通导体。
4.根据权利要求3所述的布线基板，其特征在于，
在将所述绝缘基体从所述一个主面侧进行俯视透视时，所述贯通导体为朝向所述角部延伸的形状。
5.一种电子装置，其特征在于，具备：
权利要求1所述的布线基板；以及
电子部件，其搭载于所述布线基板的所述一个主面或另一个主面。
6.一种发光装置，其特征在于，
权利要求5所述的电子部件为发光元件。
CN201380032835.9A 2012-12-27 2013-12-27 布线基板、电子装置以及发光装置 Active CN104412722B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-285342 2012-12-27
JP2012285342 2012-12-27
PCT/JP2013/085121 WO2014104300A1 (ja) 2012-12-27 2013-12-27 配線基板、電子装置および発光装置

Publications (2)

Publication Number Publication Date
CN104412722A true CN104412722A (zh) 2015-03-11
CN104412722B CN104412722B (zh) 2018-05-22

Family

ID=51021369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380032835.9A Active CN104412722B (zh) 2012-12-27 2013-12-27 布线基板、电子装置以及发光装置

Country Status (4)

Country Link
US (1) US10251269B2 (zh)
JP (1) JP6133901B2 (zh)
CN (1) CN104412722B (zh)
WO (1) WO2014104300A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463476A (zh) * 2014-04-22 2017-02-22 京瓷株式会社 布线基板、电子装置以及电子模块
CN112586092A (zh) * 2018-08-28 2021-03-30 京瓷株式会社 布线基板以及电子装置
CN109392245B (zh) * 2016-01-22 2021-08-31 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6140834B2 (ja) * 2013-10-23 2017-05-31 京セラ株式会社 配線基板および電子装置
JP6267803B2 (ja) 2014-09-26 2018-01-24 京セラ株式会社 配線基板、電子装置および電子モジュール
WO2018225809A1 (ja) * 2017-06-09 2018-12-13 デンカ株式会社 セラミックス回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101094561A (zh) * 2006-06-22 2007-12-26 日东电工株式会社 布线电路基板
WO2009028289A1 (ja) * 2007-08-29 2009-03-05 Murata Manufacturing Co., Ltd. セラミック多層基板
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
US8125788B2 (en) * 2006-03-29 2012-02-28 Kyocera Corporation Circuit module and radio communications equipment, and method for manufacturing circuit module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275979A (ja) * 1997-03-28 1998-10-13 Kyocera Corp セラミック基板および分割回路基板
JP2001015881A (ja) * 1999-07-02 2001-01-19 Alps Electric Co Ltd 電子回路ユニット
EP1293009A4 (en) 2000-06-09 2004-06-09 Synergy Microwave Corproation MULTI-LAYERED MICROWAVE CIRCUITS AND METHODS OF MAKING SAME
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
US6917265B2 (en) * 2003-05-22 2005-07-12 Synergy Microwave Corporation Microwave frequency surface mount components and methods of forming same
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP2007067246A (ja) * 2005-08-31 2007-03-15 Kyocera Corp 配線基板およびその製造方法、ならびに電子装置
WO2008075521A1 (ja) * 2006-12-19 2008-06-26 Murata Manufacturing Co., Ltd. 多層配線基板
JP5643752B2 (ja) * 2009-05-14 2014-12-17 ローム株式会社 半導体装置
EP2496061A4 (en) * 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
JP5574917B2 (ja) * 2010-03-25 2014-08-20 京セラ株式会社 多層配線基板
JP5545279B2 (ja) * 2011-09-20 2014-07-09 豊田合成株式会社 面状光源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125788B2 (en) * 2006-03-29 2012-02-28 Kyocera Corporation Circuit module and radio communications equipment, and method for manufacturing circuit module
CN101094561A (zh) * 2006-06-22 2007-12-26 日东电工株式会社 布线电路基板
US7737365B2 (en) * 2006-06-22 2010-06-15 Nitto Denko Corporation Wired circuit board
WO2009028289A1 (ja) * 2007-08-29 2009-03-05 Murata Manufacturing Co., Ltd. セラミック多層基板
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463476A (zh) * 2014-04-22 2017-02-22 京瓷株式会社 布线基板、电子装置以及电子模块
CN106463476B (zh) * 2014-04-22 2019-07-16 京瓷株式会社 布线基板、电子装置以及电子模块
CN109392245B (zh) * 2016-01-22 2021-08-31 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
CN112586092A (zh) * 2018-08-28 2021-03-30 京瓷株式会社 布线基板以及电子装置

Also Published As

Publication number Publication date
CN104412722B (zh) 2018-05-22
WO2014104300A1 (ja) 2014-07-03
US10251269B2 (en) 2019-04-02
US20150173190A1 (en) 2015-06-18
JPWO2014104300A1 (ja) 2017-01-19
JP6133901B2 (ja) 2017-05-24

Similar Documents

Publication Publication Date Title
US9795034B2 (en) Wiring board and electronic device
EP3176818B1 (en) Wiring board, electronic device, and electronic module
EP3200223B1 (en) Wiring board, electronic device and electronic module
CN104412722A (zh) 布线基板、电子装置以及发光装置
JP6140834B2 (ja) 配線基板および電子装置
EP3136430B1 (en) Wiring board, electronic device, and electronic module
JP2014127678A (ja) 配線基板および電子装置
CN104956781A (zh) 布线基板以及电子装置
JP5855822B2 (ja) 多数個取り配線基板
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP2013012689A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant