CN106463476A - 布线基板、电子装置以及电子模块 - Google Patents

布线基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN106463476A
CN106463476A CN201580020335.2A CN201580020335A CN106463476A CN 106463476 A CN106463476 A CN 106463476A CN 201580020335 A CN201580020335 A CN 201580020335A CN 106463476 A CN106463476 A CN 106463476A
Authority
CN
China
Prior art keywords
notch part
circuit board
electrode
insulating body
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580020335.2A
Other languages
English (en)
Other versions
CN106463476B (zh
Inventor
植木伸弘
海野英久
森山阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN106463476A publication Critical patent/CN106463476A/zh
Application granted granted Critical
Publication of CN106463476B publication Critical patent/CN106463476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的布线基板(1)具备：有主面以及侧面的绝缘基体(11)；在主面以及侧面开口的四边形的缺口部(12)；设于缺口部(12)的内面的电极(13)；和设于绝缘基体(11)的内部或表面、与电极(13)连接的布线导体(14)，缺口部(11)的侧壁(12a)在沿着侧面的方向的中央区域具有朝向侧面的外侧凸状弯曲的凸部(12b)。

Description

布线基板、电子装置以及电子模块
技术领域
本发明涉及布线基板、电子装置以及电子模块。
背景技术
过去，在布线基板中，在绝缘基体的内部或表面设置布线导体，另外从绝缘基体的侧面到下表面设置缺口部，并在其内面设置与布线导体连接的电极。在用焊料等接合材料将包含电子部件以及这样的布线基板的电子装置接合在例如模块用基板的情况下，该电极经由焊料等的接合材料与模块用基板接合(参考特开2002-158509号公报)。
发明内容
发明要解决的课题
近年来，伴随电子装置的高功能化所带来的电子部件的高发热，大量的热传递到布线基板的电极。由此，由于在使电子装置工作时在布线基板的电极施加大量的热，因此因绝缘基体与电极的热膨胀率之差而在电极产生应力，电极从缺口部剥落的可能性变高。
用于解决课题的手段
本发明的1个方式所涉及的布线基板具备：有主面以及侧面的绝缘基体；在所述主面以及所述侧面开口的四边形的缺口部；设于所述缺口部的内面的电极；和设于所述绝缘基体的内部或表面且与所述电极连接的布线导体，所述缺口部的侧壁在沿着所述侧面的方向的中央区域具有朝向所述侧面的外侧凸状弯曲的凸部。
本发明的1个方式所涉及的电子装置包含上述构成的布线基板和搭载于该布线基板的电子部件。
本发明的1个方式所涉及的电子模块中，上述构成的电子装置经由接合材料与模块用基板的连接焊盘连接。
发明的效果
根据本发明的1个方式所涉及的布线基板，布线基板具备：有主面以及侧面的绝缘基体；在主面以及侧面开口的四边形的缺口部；设于缺口部的内面的电极；和设于绝缘基体的内部或表面且与电极连接的布线导体，缺口部的侧壁在沿着侧面的方向的中央区域具有朝向侧面的外侧而凸状弯曲的凸部，因此，即使在使电子装置工作时因绝缘基体与电极的热膨胀率之差而产生应力，在电极中的与凸部对应的部分也会使应力向缺口部的内侧方向，能抑制电极从缺口部剥落。
本发明的1个方式所涉及的电子装置通过具有上述构成的布线基板而能提升电气可靠性以及电气特性。
本发明的1个方式所涉及的电子模块由于上述构成的电子装置经由接合材料与模块用基板的连接焊盘连接，因此能做出长时间与模块用基板的电连接可靠性卓越的布线基板。
附图说明
图1(a)是表示本发明的第1实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图2是图1(a)所示的电子装置的A-A线的剖视图。
图3(a)是图1(b)所示的电子装置的A部的主要部分放大仰视图，(b)是(a)的A-A线的主要部分放大剖视图。
图4(a)、(b)是本发明的第1实施方式中的电子装置的其他示例中的主要部分放大剖视图。
图5(a)～(d)是本发明的第1实施方式中的布线基板的电极、布线导体的第1制造方法的剖视图。
图6(a)～(d)是本发明的第1实施方式中的布线基板的电极、布线导体的第2制造方法的剖视图。
图7(a)是表示将图1中的电子装置安装在模块用基板的电子模块的剖视图，(b)是(a)的A部的主要部分放大剖视图。
图8(a)以及(b)是表示本发明的第2实施方式中的电子装置的主要部分放大仰视图。
图9是表示本发明的第2实施方式中的电子装置的其他示例的主要部分放大仰视图。
图10(a)是表示本发明的第3实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图11是图10(a)所示的电子装置的A-A线的剖视图。
图12(a)是图10(b)所示的电子装置的A部的主要部分放大仰视图，(b)是(a)的A-A线的剖视图。
图13(a)是表示本发明的第3实施方式中的电子装置的其他示例的俯视图，(b)是(a)的仰视图。
图14(a)是表示本发明的第4实施方式中的电子装置的俯视图，(b)是(a)的A-A线的剖视图。
图15(a)是表示本发明的第5实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图16是图15(a)所示的电子装置的A-A线的剖视图。
具体实施方式
参考附图来说明本发明的几个例示的实施方式。
(第1实施方式)
本发明的第1实施方式中的电子装置如图1、图2以及图7所示那样，包含布线基板1和设于布线基板1的上表面的电子部件2。电子装置如图7所示的示例那样例如使用接合材料6连接在构成电子模块的模块用基板5上。
布线基板1如图1～图3所示那样，具备：有主面以及侧面的绝缘基体11；在主面以及侧面开口、从下表面观察的形状为四边形的缺口部12；设于缺口部12的内面的电极13；和设于绝缘基体11的内部或表面、与电极13连接的布线导体14。缺口部12的侧壁12a在沿着侧面的方向的中央区域具有朝向侧面的外侧凸状弯曲的凸部12b。在图1、图2以及图7中，电子装置安装在假想的xyz空间中的xy平面。在图1、图2以及图7中，所谓上方向是指假想的z轴的正方向。另外，以下的说明中的上下的区别为了方便而定义，实际并不限定使用布线基板1等时的上下。
绝缘基体11由多个绝缘层11a构成，具有包含电子部件2的搭载区域的上表面，若俯视、即从与主面垂直的方向观察，则具有矩形的板状的形状。绝缘基体11作为用于支承电子部件2的支承体发挥功能，在上表面中央部的搭载区域上隔着低熔点钎焊料或导电性树脂等接合构件来粘结并固定电子部件2。
绝缘基体11例如能使用氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、莫来石质烧结体或玻璃陶瓷烧结体等陶瓷。
若是绝缘基体11由例如氧化铝质烧结体构成的情况，则在氧化铝、氧化硅、氧化镁以及氧化钙等原料粉末中添加混合适当的有机粘合剂以及溶剂等来做出泥浆状，将其用刮刀法或压延辊法等成形为薄片状而得到陶瓷生片，然后对陶瓷生片实施适当的冲裁加工并将其多片层叠，在高温(约1600℃)进行烧成，制作绝缘基体11。
缺口部12在绝缘基体11的主面以及侧面开口。在图1～图3、图7中，开口在绝缘基体11的下侧主面(下表面)和侧面的缺口部12在俯视下成为四边形，缺口部12的宽度W(沿着绝缘基体11的侧面的长度)形成得大于缺口部12的长度L1(从绝缘基体11的侧面到缺口部12的侧壁12a的底部的长度)(L1＜W)。缺口部12在图1～图3所示的示例中形成为俯视下角部为圆弧状的矩形(四边形)，沿着绝缘基体11的外边较长地形成。另外，缺口部12也可以俯视下隔着宽度大于缺口部12的宽度的缺口而开口，即，可以多个大小的缺口重叠。用激光加工或金属模的冲裁加工等在绝缘基体11用的陶瓷生片的几片形成成为缺口部12的贯通孔，由此形成这样的缺口部12。
电极13设于缺口部12的内面，布线导体14设于绝缘基体11的表面以及内部。在图1～图4所示的示例中，在缺口部12所开口的主面设置与电极13连接的主面电极13a。另外，在包含电极13和主面电极13a的构成成为外部电极。电极13和布线导体14在缺口部12的最底部连接。电极13也可以如图4(a)所示的示例那样，构成为在与布线导体14的连接部，剖视下向绝缘基体1的内部延伸出0.05～0.1mm左右。另外，电极13也可以不仅在与布线导体14的连接部延伸出，还在俯视下包围缺口部12那样延伸出。另外，布线导体14也可以如图4(b)所示的示例那样，在与电极13的连接部，剖视下向缺口部12的内面延伸出0.01～0.5mm左右。另外，也可以使电极13和布线导体14相互延伸出。若如此使电极13或布线导体14延伸出，则能使电极13与布线导体14之间的电连接良好。包含电极13和主面电极13a的外部电极用于与模块用基板5接合。电极13、主面电极13a以及布线导体14用于将搭载于布线基板1的电子部件2和模块用基板5电连接。布线导体14包含：设于绝缘基体11的表面或内部的布线导体14；和将构成绝缘基体11的绝缘层11a贯通并将位于上下的布线导体彼此电连接的贯通导体。
在电极13、主面电极13a、布线导体14中能使用钨(W)、钼(Mo)、锰(Mn)、银(Ag)或铜(Cu)等金属材料。例如若是绝缘基体11由氧化铝质烧结体构成的情况，则将在W、Mo或Mn等高熔点金属粉末中添加混合适当的有机粘合剂以及溶媒等而得到的导体膏预先用丝网印刷法在成为绝缘基体11的陶瓷生片印刷涂敷成给定的图案，并与成为绝缘基体11的陶瓷生片同时进行烧成，由此在绝缘基体11的给定位置披覆形成这些电极。在布线导体14为贯通导体的情况下，用金属模具或冲床的冲裁加工或激光加工在生片形成贯通孔，在该贯通孔用印刷法填充布线导体14用的导体膏，由此形成布线导体14。成为缺口部12的贯通孔的内侧面的区域印刷涂敷电极13用的导体膏，由此形成电极13。在成为绝缘基体11的陶瓷生片印刷涂敷成为主面电极13a的导体膏，由此形成主面电极13a。
缺口部12的侧壁12a在沿着绝缘基体11的侧面的方向的中央区域具有朝向绝缘基体11的侧面的外侧(图1～图3中为x方向)凸状弯曲的凸部12b。在此，所谓中央区域，例如是在缺口部12的沿着绝缘基体11的侧面的方向(图1～图3中为y方向)的中央包含在缺口部12的宽度W的三分之二的尺寸之内的区域。另外，俯视下，从凸部12的长度L2(缺口部12的侧壁12a的底部到凸部12b的顶部的长度)向绝缘基体11的侧面侧突出缺口部12的长度L1(绝缘基体11的侧面到缺口部12的侧壁12a的底部的长度)的5％～30％左右的长度(0.05L1≤L2≤0.3L1)而设。例如调整陶瓷生片中所含的有机粘合剂的成分、量以及玻璃转化温度Tg、和层叠陶瓷生片时的温度等，在对陶瓷生片在厚度方向上施加压力时调整成为缺口部12的侧壁12a的部分的变形，由此形成这样的凸部12b。另外，例如能用冲裁加工或激光加工在陶瓷生片预先设置贯通孔来形成凸部12b，该贯通孔是在沿着绝缘基体11的侧面的方向上的中央区域具有凸部12b的形状，成为包含侧壁12a的缺口部12。另外，所谓侧壁12a的底部，是侧壁12a之内距绝缘基体11的侧面的距离最大的部分，所谓凸部12b的顶部，是凸部12b之内向绝缘基体11的侧面侧最突出的部分。
凸部12b若如图1、图3所示的示例那样，随着从缺口部12的侧壁12a的底部即侧壁12a的两侧的区域朝向中央区域的凸部12b的顶部而向侧面的外侧的膨出逐渐变大，则在布线基板1经由接合材料6连接在模块用基板5的情况下，接合材料6的从侧壁12a的底部接合到凸部12b的顶部而形成的表面的凹曲面易于变得平缓，在施加了来自外部的应力的情况下，能有效地分散施加在外部电极或接合材料6的应力，因而优选。另外，若缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向的中央区域的整体成为凸曲面，则在布线基板1经由接合材料6而与模块用基板5连接的情况下，在施加了来自外部的应力时，能使对外部电极或接合材料6施加的应力在侧壁12a的中央区域整体分散，因而优选。在此，在侧壁12a的中央区域的整体成为凸曲面的情况下，在俯视下，侧壁12a的底部到凸部12b的顶部，侧壁12a成为曲面状。
另外，缺口部12如图3所示的示例那样，若缺口部12的从下表面观察的形状是以凸部12b的顶部为中心的线对称，则在布线基板1经由接合材料6而与模块用基板5连接的情况下，在施加了来自外部的应力时，能分散施加在外部电极或接合材料6的应力，使其均等。
本发明的第1实施方式中的布线基板1例如能通过以下的制造方法制作。
第1制造方法如图5(a)所示的示例那样，在成为绝缘基体11的陶瓷生片111、211形成布线导体14用的贯通孔112和缺口部12用的贯通孔212。然后，如图5(b)所示的示例那样，在成为陶瓷生片211的缺口部12的贯通孔212的内面用丝网印刷法涂敷印刷电极13用的导体膏113。另外，在陶瓷生片211的表面丝网印刷法涂敷印刷主面电极13a用的导体膏113a。在此，电极13用的导体膏113和主面电极13用的导体膏113a连接而形成。另外，在陶瓷生片111的表面以及布线导体14用的贯通孔112用丝网印刷法涂敷印刷布线导体14用的导体膏114。然后将陶瓷生片111与陶瓷生片211层叠并加压，使电极13用的导体膏113和布线导体14用的导体膏114连接，并使缺口部12用的贯通孔212的相对置的内壁的中央区域(成为缺口部12的侧壁12a的中央区域的部分)朝向外侧凸状弯曲而形成，由此形成成为绝缘基体11的陶瓷未加工层叠体。然后，将该陶瓷未加工层叠体烧成，由此如图5(c)所示那样形成包含凹部312的绝缘基体11，该凹部312在成为缺口部12的内面具有电极13，并在相对置的内壁具有凸部12b。进而，如图5(d)所示的示例那样，通过将凹部312切断来制作布线基板1，该布线基板1具有设于缺口部12的内面的电极13，并在缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向的中央区域具有朝向绝缘基体11的侧面的外侧而凸状弯曲的凸部12b。
接下来说明第2制造方法。第2制造方法与第1制造方法同样，如图6(a)所示的示例那样，在成为绝缘基体11的陶瓷生片111、211形成布线导体14用的贯通孔112和缺口部12用的贯通孔212。然后，如图6(b)所示的示例那样，在陶瓷生片211的成为缺口部12的贯通孔212的内面用丝网印刷法涂敷印刷电极13用的导体膏113，并在陶瓷生片211的表面用丝网印刷法涂敷印刷主面电极13a用的导体膏113以及布线导体14用的导体膏114。在此，电极13用的导体膏113和布线导体14用的导体膏114、以及电极13用的导体膏113和主面电极13用的导体膏113a分别连接而形成。若使电极13用的导体膏113在陶瓷生片211的表面延伸而出，或者使布线导体14用的导体膏114在缺口部12用的贯通孔212的内面延伸而出，或者使电极13用的导体膏113和布线导体14用的导体膏114两方分别延伸而出，则能使电极13用的导体膏113与布线导体14用的导体膏114的连接良好。另外，在陶瓷生片111的表面以及布线导体14用的贯通孔112用丝网印刷法涂敷印刷布线导体14用的导体膏114。然后，将陶瓷生片111和陶瓷生片211层叠并加压，使形成于陶瓷生片112、211的布线导体14用的导体膏114彼此连接，并使缺口部12用的贯通孔212的相对置的内壁的中央区域(缺口部12的侧壁12a的成为中央区域的部分)朝向外侧而凸状弯曲那样形成，由此形成成为绝缘基体11的陶瓷未加工层叠体。然后，将该陶瓷未加工层叠体烧成，由此如图6(c)所示那样形成包含凹部312的绝缘基体11，该凹部312在成为缺口部12的内面具有电极13，并在相对置的内壁具有凸部12b。进而，如图6(d)所示的示例那样，通过将凹部312切断来制作布线基板1，该布线基板1具有设于缺口部12的内面的电极13，并在缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向的中央区域具有朝向绝缘基体11的侧面的外侧而凸状弯曲的凸部12b。
另外，在第1制造方法以及第2制造方法中，在成为缺口部12的贯通孔212在俯视下是角部为圆弧状的矩形(四边形)的情况下，若将缺口部12用的贯通孔212的相对置的内壁(具有成为缺口部12的侧壁12a的中央区域的部分一侧)间的长度设为另一方的缺口部12用的贯通孔212的相对置的内壁间的长度(与缺口部12的宽度W同等)以下，则在将陶瓷生片111和陶瓷生片211层叠并加压时，易于使缺口部12用的贯通孔212的相对置的内壁(缺口部12的侧壁12a的成为中央区域的部分)突出而形成。即，缺口部12的宽度W优选形成为缺口部12的纵深的长度(从绝缘基体11的侧面到缺口部12的侧壁12a的中央区域的长度)的2倍以上。另外，在上述的第1制造方法或第2制造方法中，优选将缺口部12用的贯通孔212的相对置的内壁(具有成为缺口部12的成为侧壁12a的中央区域的部分一侧)的长度设为另一方的缺口部12用的贯通孔212的相对置的内壁间的长度(与缺口部12的宽度W同等)的0.75倍以下。
第2制造方法与第1制造方法比较，使电极13用的导体膏113与布线导体14的导体膏114之间的连接更加良好，进而在将陶瓷生片111和陶瓷生片211层叠并加压、使缺口部12用的贯通孔212的相对置的内壁(成为缺口部12的侧壁12a的中央区域的部分)朝向外侧而凸状弯曲那样形成时，也能使电极13的导体膏113与布线导体14的导体膏114之间的连接良好，易于形成为电极13与布线导体14之间的电连接良好的布线基板1，能在小型且高输出的电子装置中更合适地使用。
另外，在第2制造方法中，若如上述的图4所示那样，使电极13用的导体膏113或布线导体14用的导体膏114延伸出而与另一方的导体重叠来形成，则能形成为电极13与布线导体14之间的电连接良好的布线基板1。
另外，在第1制造方法中，为了使电极13与布线导体14之间的连接良好，也可以设置连接导体。这样的连接导体能使用与电极13或布线导体14同样的材料以及方法制作。
在电极13、主面电极13a、布线导体14露出的表面，用电解镀覆法或无电解镀覆法披覆镀层。镀层由镍、铜、金或银等耐腐蚀性以及与连接构件的连接性卓越的金属构成，例如依次披覆厚度0.5～5μm左右的镍镀层和0.1～3μm左右的金镀层，或者依次披覆厚度1～10μm左右的镍镀层和0.1～1μm左右的银镀层。由此能有效果地抑制电极13以及主面电极13a、布线导体14，并能使布线导体14与电子部件2的固定连接以及布线导体14与接合引线等连接构件3的接合、还有电极13以及主面电极13a与形成于模块用基板5的连接用的连接焊盘51的接合稳固。另外，在搭载电子部件2的布线导体14上，例如也可以在上述的镍镀层和金镀层的基底层披覆厚度10～80μm左右的铜镀层，由此使电子部件2的热易于良好散热。
通过在布线基板1的上表面搭载电子部件2来制作电子装置。搭载于布线基板1的电子部件2是IC芯片或LSI芯片等半导体元件、发光元件、水晶振动器或压电振动器等压电元件以及各种传感器等。例如在电子部件2是引线接合型的半导体元件的情况下，半导体元件在以低熔点钎焊料或导电性树脂等接合构件固定在布线导体14上后，经由接合引线等连接构件3将半导体元件的电极和布线导体14电连接，由此将半导体元件搭载在布线基板1。另外，例如在电子部件2是倒装芯片型的半导体元件的情况下，经由焊料凸块、金凸块或导电性树脂(各向异性导电树脂等)等连接构件3将半导体元件的电极和布线导体13电连接以及机械连接，由此将半导体元件搭载在布线基板1。另外，可以在布线基板1搭载多个电子部件2，也可以根据需要搭载电阻元件或电容元件等小型的电子部件。另外，电子部件2根据需要使用由树脂或玻璃等构成的密封件4，被由树脂、玻璃、陶瓷或金属等构成的盖体等密封。
本实施方式的电子装置的包含电极13的外部电极如图7所示的示例那样，经由焊料等接合材料6与模块用基板5的连接焊盘51连接，成为电子模块。由于接合材料6在缺口部12内与电极13接合，另外在绝缘基体11的下表面与主面电极13a接合，因此在施加来自外部的应力的情况下，能使施加给外部电极或接合材料6的应力分散。另外，接合材料6从电极13的缺口部12的内侧的端部扩展到连接焊盘51的外侧的端部那样倾斜。通过设为这样的构成，即使因进行处置时的外力等而在电子装置产生应力，也会由扩展地倾斜的接合材料6分散应力，能使电子装置与模块用基板5稳固地连接，做出连接可靠性提升的电子模块。在该情况下，若俯视透视、即从与主面垂直的方向进行透视，则连接焊盘51的外侧的端部位于电极13的缺口部12的内侧的端部的外侧。另外，连接焊盘51的内侧的端部位于与主面电极13a的内侧的端部同等的部位。
根据本实施方式的布线基板1，具备：有主面以及侧面的绝缘基体11；在主面以及侧面开口、四边形的缺口部12；设于缺口部12的内面的电极13；和设于绝缘基体11的内部或表面、与电极13连接的布线导体14，缺口部12的侧壁12a在沿着侧面的方向的中央区域具有朝向侧面的外侧而凸状弯曲的凸部12b，因此即使在使电子装置工作时因绝缘基体11与电极13的热膨胀率之差而产生应力，也能在电极13中的与凸部12b对应的部分使应力向缺口部12的内侧方向分散，能抑制电极13从缺口部12剥落。另外，在布线基板1经由接合材料6与模块用基板5连接后施加来自外部的应力的情况下，能使应力在凸部12b分散。
本实施方式中的布线基板1能在小型且高输出的电子装置中合适地使用，能谋求布线基板1中的电连接良好。例如，作为电子部件2，能合适地使用为搭载高发光的发光元件的发光元件搭载用的小型的布线基板。
根据本实施方式的电子装置，由于具有上述构成的布线基板1和搭载于布线基板1的电子部件2，因此电气可靠性以及电气特性得到提升。在电子部件2为发光元件的情况下，能做出能长时间良好发光的发光装置。
根据本实施方式的电子模块，由于上述构成的电子装置经由接合材料6与模块用基板5的连接焊盘51连接，因此在施加来自外部的应力的情况下，能使施加在外部电极或接合材料6的应力分散，能做出长时间与模块用基板5的电连接可靠性卓越的布线基板。
(第2实施方式)
接下来，参考图8来说明发明的第2实施方式的电子装置。
在本发明的第2实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同点在于，在本发明的第1实施方式的电子装置中，缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向的中央区域整体成为凸曲面，与此相对，如图8所示的示例那样，在俯视透视下，凸部12b的顶部位于缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向(图8中为y方向)的中央。
根据本发明的第2实施方式中的布线基板，与第1实施方式的布线基板同样，即使在使电子装置工作时因绝缘基体11与电极13的热膨胀率之差而产生应力，也会在电极13中的与凸部12b对应的部分使应力向缺口部12的内侧方向分散，也能抑制电极13从缺口部12剥落。另外，在布线基板1经由接合材料6与模块用基板5连接的情况下，在施加来自外部的应力时，能使应力在凸部12b分散。
第2实施方式的布线基板1能使用与上述的第1制造方法或第2制造方法同样的制造方法制作。
另外，例如能用冲裁加工或激光加工在陶瓷生片预先设置贯通孔212来形成第2实施方式的布线基板1，该贯通孔212成为具有在俯视透视下顶部位于缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向的中央的凸部12b的形状的缺口部12。
另外，如图8(b)所示的示例那样，也可以是如下形状：缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向整体在绝缘基体12的侧面侧成为凸状，并且具有顶部位于缺口部12的侧壁12a中的沿着绝缘基体11的侧面的方向的中央的凸部12b。
图8所示的示例的布线基板1例如能在将陶瓷生片111和陶瓷生片211层叠时施加的压力小或者布线基板1的厚度厚的情况下使用。
另外，也可以如图9所示的示例那样，在俯视透视下，缺口部12的处在侧壁12a的两侧的区域的角部的部分朝向绝缘基体11的侧面的内侧弯曲。在该情况下，例如能通过用冲裁加工或激光加工在陶瓷生片预先设置贯通孔212来形成，该贯通孔212成为相当于侧壁12a的两侧的区域的角部的部分朝向绝缘基体11的侧面的内侧弯曲的形状的缺口部12。
图9所示的示例的布线基板1与图8所示的示例的布线基板1同样，例如能在将陶瓷生片111和陶瓷生片211层叠时施加的压力小或者布线基板1的厚度后的情况下使用。
另外，图9所示的示例的布线基板1由于易于较大地形成凸部12b的长度即突出部分，因此在布线基板1经由接合材料6与模块用基板5连接的情况下，在施加来自外部的应力时，能使应力在凸部12b有效果地分散。
(第3实施方式)
接下来参考图10～图13来说明本发明的第3实施方式的电子装置。
在本发明的第3实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同点在于，如图10～图13所示的示例那样，缺口部12隔着宽度大于缺口部12的宽度的缺口而开口，即，多个大小的缺口重叠。
根据第3实施方式中的布线基板1，与第1实施方式的布线基板同样，即使在使电子装置工作时因绝缘基体11与电极13的热膨胀率之差而产生应力，也会在电极13中的与凸部12b对应的部分使应力向缺口部12的内侧方向分散，能抑制电极13从缺口部12剥落。另外，在布线基板1经由接合材料6与模块用基板5连接后施加来自外部的应力的情况下，能使应力在凸部12b分散。
在第3实施方式中，缺口部12如图10所示的示例那样，在俯视下设置在宽度比缺口部12更大的缺口的内侧，电极13设置在缺口部12的内面。若如此将缺口部12俯视下设置在比缺口部12宽度更大的缺口的内侧，则在形成缺口部12时不进行电极13的切断，能抑制从绝缘基体11的电极13的剥落或与相邻配置的电极13间的短路的产生，能使在模块用基板5中使用布线基板1的电子装置良好地安装在模块用基板5。
另外，在图10～图13所示的示例中，仅在缺口部12随着从侧壁12a的两侧的区域朝向中央区域中的顶部而绝缘基体11向侧面的外侧的膨出逐渐变大，但也可以使包含缺口部12的大的缺口整体的侧壁向绝缘基体11的侧面侧成为凸状。
缺口部12的侧壁12a若如图12(b)所示的示例那样沿着绝缘基体11的侧面的方向的中央区域在纵剖视下也为凸状，则在布线基板1经由接合材料6与模块用基板5连接后施加来自外部的应力的情况下，能使施加在外部电极或接合材料6的应力在绝缘基体11的厚度方向上也分散，因而优选。
另外，若如图12(a)所示的示例那样，使缺口部12的内角部的电极13的厚度厚于缺口部12的侧壁12a的内面的电极13的厚度，则在布线基板1经由接合材料6与模块用基板5连接后施加来自外部的应力的情况下，能抑制在缺口部12的内角部的电极13产生裂纹等，因而优选。
另外，绝缘基体11如图10～图13所示的示例那样，具备包含腔15的上表面。对陶瓷生片用激光加工或金属模的冲裁加工等在多个陶瓷生片形成成为腔15的贯通孔，将这些陶瓷生片层叠在未形成贯通孔的陶瓷生片，能由此形成这样的腔15。另外，在绝缘基体11的厚度薄的情况下，腔15用的贯通孔若在将陶瓷生片层叠后用激光加工或金属模的冲裁加工等来形成，则能精度良好地进行加工，因而优选。另外，如图10～图13所示的示例那样，缺口部12的大小(从绝缘基体11的侧面到缺口部12的侧壁12a的底部的长度)为腔的侧壁部的宽度的25％～75％左右。
在腔15是用于搭载发光元件的空间的情况下，腔15的内侧面与腔15的底面所成的角度θ是钝角，特别可以设为110度(110°)～145度(145°)。若将角度θ设为这样的范围，则用冲裁加工稳定且效率良好地形成成为腔15的贯通孔的内侧面变得容易，易于将使用该布线基板1的发光装置小型化。另外，能使发光元件所发出的光向外部良好地辐射。使用将冲头的直径与冲模的孔的直径的裕量设定得大的冲裁金属模，对陶瓷生片进行冲裁，由此形成具有这样的角度θ的内侧面的腔15。即，通过相对于冲裁金属模的冲头的直径将冲模的孔的直径的裕量设定得大，在将陶瓷生片从主面侧向另一方主面侧进行冲裁时，生片从与冲头的接触面的缘朝向与冲模的孔的接触面的缘被剪断，贯通孔的直径被形成得从主面侧向另一方主面侧扩展。这时，通过对应于陶瓷生片的厚度等来设定冲头的直径与冲模的孔的直径的裕量，能调节形成于陶瓷生片的贯通孔的内侧面的角度。这样的冲裁方法由于能仅用冲裁加工就使腔15的内侧面与腔15的底面所成的角度θ设为所期望的角度，因此生产性高。
另外，也可以在用冲头的直径与冲模的孔的直径的裕量小的冲裁金属模的加工形成角度θ为约90度(约90°)的贯通孔后，用圆锥台形状或角锥台形状的型推压贯通孔的内侧面，来形成上述的那样的从一方的主面侧向另一方的主面侧扩展的具有角度θ的贯通孔。在这样的情况下，能更加精度良好地调整腔15的内侧面与腔15的底面所成的角度θ。
在布线基板1具有例如包含搭载发光元件的腔15、有上表面的绝缘基体11的情况下，也可以在腔15的内壁面设置用于反射发光元件所发出的光的反射层。反射层例如具有设于腔15的内壁面的金属导体层和披覆在金属导体层上的镀层。金属导体层能用与电极13以及主面电极13a或布线导体14同样的材料以及方法形成。
例如在布线基板1搭载发光元件的情况下，优选在金属导体层的最表面披覆银镀层，在电极13以及主面电极13a、布线导体14的最表面披覆金镀层。这是因为，金镀层与银镀层比较，与电子部件2、连接构件3、接合材料6的接合性更卓越，银镀层与金镀层比较而对光的反射率更高。另外，也可以将搭载发光元件的部位的布线导体14和金属导体层的最表面设为银与金的合金镀层，例如银和金的完全固溶的合金镀层。
第3实施方式的布线基板1能使用与上述的第1制造方法或第2制造方法同样的制造方法制作。另外，如图10～图13所示的示例那样，在俯视下缺口部12设置在宽度大于该缺口部12的缺口的内侧、电极13设置在缺口部12的内面的情况下，形成成为缺口部12的贯通孔212，在该成为缺口部12的贯通孔212的内面丝网印刷法涂敷印刷电极13用的导体膏113，之后在成为大的缺口的贯通孔局部切断成为缺口部12的贯通孔212，能由此形成布线基板1。另外，也可以在形成成为缺口部12的贯通孔212和成为大的缺口的贯通孔重叠的形状的贯通孔后，仅在成为缺口部12的贯通孔212的内面用丝网印刷法涂敷印刷电极13用的导体膏113，但通过进行上述的制造方法，能在缺口部12的内面精度良好地形成电极13，并能良好地形成凸部12b。
第3实施方式的布线基板1与第1实施方式同样，能在小型且高输出的电子装置中合适地使用，能谋求布线基板1中的电连接良好。例如，作为电子部件2，能合适地使用为搭载高发光的发光元件的发光元件搭载用的小型的布线基板。
(第4实施方式)
接下来，参考图14来说明发明的第4实施方式的电子装置。
在本发明的第4实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同点在于，如图14所示的示例那样，缺口部12在与电子部件2的搭载面相同的一方主面(以下也称作上表面)和侧面开口。
根据本发明的第4实施方式中的布线基板，与第1实施方式的布线基板同样，即使在使电子装置工作时因绝缘基体11与电极13的热膨胀率之差而产生应力，也会在电极13中的与凸部12b对应的部分使应力向缺口部12的内侧方向分散，也能抑制电极13从缺口部12剥落。另外，在布线基板1经由接合材料6与模块用基板5连接后施加来自外部的应力的情况下，能使应力在凸部12b分散。
另外，这样的布线基板1由于以布线基板1的上表面侧通过焊料等接合材料6接合在模块用基板5，因此能在布线基板1的下表面侧的整面接合热传导率高于绝缘基体11的构件来提升布线基板1的散热性。作为热传导率高于绝缘基体11的热传导率的材料，若是绝缘基体11由氧化铝质烧结体构成的情况，则能举出铜(Cu)、铜-钨(Cu-W)或铝(A1)等金属材料、氮化铝质烧结体所构成的绝缘体等。在这样的布线基板1中，相当于缺口部12的两侧的区域的角部的部分朝向绝缘基体11的侧面的内侧弯曲，能抑制电极13从缺口部12剥落，并能抑制从搭载于布线基板1的电子部件2传递到缺口部12侧的热量，因此能更有效地减低施加在电极13或接合材料6的应力。
第4实施方式的布线基板1与第1实施方式同样，能在小型且高输出的电子装置中合适地使用，能谋求布线基板1中的电连接良好。例如，作为电子部件2，能合适地使用为搭载高发光的发光元件的发光元件搭载用的小型的布线基板。
第4实施方式的布线基板1能使用与上述的第1制造方法或第2制造方法同样的制造方法制作。
(第5实施方式)
接下来参考图15以及图16来说明本发明的第5实施方式的电子装置。
在本发明的第5实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同点在于，如图15以及图16所示的示例那样，缺口部12在绝缘基体11的主面、与主面对置的其他主面以及侧面开口。
根据本发明的第5实施方式中的布线基板，与第1实施方式的布线基板同样，即使在使电子装置工作时因绝缘基体11与电极13的热膨胀率之差而产生应力，也会在电极13中的与凸部12b对应的部分使应力向缺口部12的内侧方向分散，也能抑制电极13从缺口部12剥落。另外，在布线基板1经由接合材料6与模块用基板5连接后施加来自外部的应力的情况下，能使应力在凸部12b分散。
第5实施方式的布线基板1能使用与上述的第1制造方法或第2制造方法同样的制造方法制作。
另外，在图15以及图16所示的示例中，使在绝缘基体11的两方主面开口的缺口部12的大小相同，但例如也可以在绝缘基体11的上表面侧和下表面侧使缺口部12的大小不同。这样的布线基板1使在陶瓷生片111和陶瓷生片211形成的成为缺口部12的贯通孔212的大小分别不同即可。例如，通过使绝缘基体11的下表面侧的缺口部12大于绝缘基体11的上表面侧的缺口部12，能增大绝缘基体11的上表面侧的电子部件2的搭载区域并提高与模块用基板5的电连接可靠性。
本发明并不限定于上述的实施方式的示例，能进行种种变更。在上述的示例中，示出了缺口部12以及电极13在绝缘基体11的对置的2个侧面分别各设置1个的示例，但也可以是将缺口部12以及电极13设置在绝缘基体11的全部4个侧面布线基板1，或者是将多个缺口部12以及电极13设置在各个边的布线基板1。另外，在图1～图16所示的示例中，绝缘基体11由2层或3层的绝缘层11a形成，但也可以由4层以上的绝缘层11a构成。
另外，也可以如图13所示的示例那样，布线基板1具有电子部件搭载层16以及中央端子层17等配线以外的导体。例如，这些导体能用与上述的电极13以及布线导体14同样的材料以及方法制作，在露出的表面披覆与电极13以及布线导体14同样的镀层。电子部件搭载层16例如用在电子部件2的搭载用途中，中央端子层17与例如电极13以及主面电极13a同样地用在与模块用基板5的接合中。另外，也可以如图13所示的示例那样，关于中央端子层17，与设于缺口部12的内面的电极13连接。
另外，第1～第5实施方式中的布线基板1分别可以是平板状的布线基板1，也可以是具有腔15的布线基板1。另外，在第4、第5实施方式中的布线基板1中，也可以如第3实施方式中的布线基板1那样将缺口部12设为多个大小的缺口部12重叠的形状，也可以具备电子部件搭载层16以及中央端子层17。
另外，在上述的示例中，在布线基板1搭载1个电子部件2，但也可以是搭载多个电子部件2的布线基板1。
另外，在上述的示例中，主面电极13和布线导体14经由电极13连接，布线导体14也可以通过贯通绝缘层11a的贯通导体与主面电极13a直接连接。
另外，布线基板1也可以以多连布线基板的形态来制作。
符号说明
1 布线基板
11 绝缘基体
11a 绝缘层
12 缺口部
12a 侧壁
12b 凸部
13 电极
13a 主面电极
14 布线导体
15 腔
16 电子部件搭载层
17 中央端子层
2 电子部件
3 连接构件
4 密封件
5 模块用基板
51 连接焊盘
6 接合材料

Claims (10)

1.一种布线基板，其特征在于，具备：
有主面以及侧面的绝缘基体；
在所述主面以及所述侧面开口的四边形的缺口部；
设于所述缺口部的内面的电极；和
设于所述绝缘基体的内部或表面且与所述电极连接的布线导体，
所述缺口部的侧壁在沿着所述侧面的方向的中央区域具有朝向所述侧面的外侧凸状弯曲的凸部。
2.根据权利要求1所述的布线基板，其特征在于，
随着从所述缺口部的侧壁的两侧的区域朝向中央区域中的顶部，所述凸部向所述侧面的外侧的膨出逐渐变大。
3.根据权利要求1所述的布线基板，其特征在于，
所述缺口部从下表面观察的形状是以所述凸部的顶部为中心的线对称。
4.根据权利要求1所述的布线基板，其特征在于，
所述缺口部的处在侧壁的两侧的区域的角部的部分朝向所述侧面的内侧弯曲。
5.根据权利要求1所述的布线基板，其特征在于，
所述凸部的顶部位于所述缺口部的侧壁中的沿着所述侧面的方向的中央。
6.根据权利要求1所述的布线基板，其特征在于，
所述缺口部设于宽度大的缺口的内侧。
7.根据权利要求1所述的布线基板，其特征在于，
所述缺口部的侧壁的沿着所述侧面的方向的中央区域在纵剖视下为凸状。
8.根据权利要求1所述的布线基板，其特征在于，
所述缺口部在与所述主面对置的其他主面开口。
9.一种电子装置，其特征在于，具备：
权利要求1～5中任一项所述的布线基板；和
搭载于该布线基板的电子部件。
10.一种电子模块，其特征在于，
权利要求9所述的电子装置的所述电极经由接合材料与模块用基板的连接焊盘连接。
CN201580020335.2A 2014-04-22 2015-04-22 布线基板、电子装置以及电子模块 Active CN106463476B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014088284 2014-04-22
JP2014-088284 2014-04-22
PCT/JP2015/062208 WO2015163354A1 (ja) 2014-04-22 2015-04-22 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN106463476A true CN106463476A (zh) 2017-02-22
CN106463476B CN106463476B (zh) 2019-07-16

Family

ID=54332517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580020335.2A Active CN106463476B (zh) 2014-04-22 2015-04-22 布线基板、电子装置以及电子模块

Country Status (5)

Country Link
US (1) US9848491B2 (zh)
EP (1) EP3136430B1 (zh)
JP (1) JP6194104B2 (zh)
CN (1) CN106463476B (zh)
WO (1) WO2015163354A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210271842A1 (en) * 2016-06-13 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fingerprint sensor in info structure and formation method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018097313A1 (ja) * 2016-11-28 2018-05-31 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6687435B2 (ja) * 2016-03-23 2020-04-22 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US10615321B2 (en) * 2017-08-21 2020-04-07 Seoul Semiconductor Co., Ltd. Light emitting device package
JP2020065024A (ja) * 2018-10-19 2020-04-23 日本特殊陶業株式会社 セラミック配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098423A (ja) * 1995-06-16 1997-01-10 Murata Mfg Co Ltd 回路基板およびその製造方法
JP2004247627A (ja) * 2003-02-17 2004-09-02 Alps Electric Co Ltd 表面実装型回路モジュール及びその製造方法
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
CN104412722A (zh) * 2012-12-27 2015-03-11 京瓷株式会社 布线基板、电子装置以及发光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198739A (ja) * 1983-04-26 1984-11-10 Nec Corp チツプキヤリア
JP2002158509A (ja) 2000-11-21 2002-05-31 Mitsubishi Electric Corp 高周波回路モジュールおよびその製造方法
JP4222020B2 (ja) * 2002-12-17 2009-02-12 セイコーエプソン株式会社 圧電発振器
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
CN101194418B (zh) * 2005-06-08 2013-03-27 Cts公司 电压控制型声表面波振荡器模块
CN101790787B (zh) * 2007-08-23 2012-07-18 株式会社大真空 电子部件用封装、电子部件用封装的基底、以及电子部件用封装与电路基板的接合结构
US7928635B2 (en) * 2008-01-07 2011-04-19 Epson Toyocom Corporation Package for electronic component and piezoelectric resonator
JP6006474B2 (ja) * 2011-04-25 2016-10-12 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
CN103828038B (zh) * 2011-07-25 2016-07-06 京瓷株式会社 布线基板、电子装置及电子模块
CN104335345B (zh) 2012-05-30 2018-01-26 京瓷株式会社 布线基板以及电子装置
WO2014020975A1 (ja) * 2012-07-31 2014-02-06 株式会社村田製作所 積層基板
JP2014110369A (ja) * 2012-12-04 2014-06-12 Seiko Epson Corp ベース基板、振動子、発振器、センサー、電子デバイス、電子機器、および移動体
CN105359632B (zh) * 2013-10-23 2018-02-06 京瓷株式会社 布线基板以及电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098423A (ja) * 1995-06-16 1997-01-10 Murata Mfg Co Ltd 回路基板およびその製造方法
JP2004247627A (ja) * 2003-02-17 2004-09-02 Alps Electric Co Ltd 表面実装型回路モジュール及びその製造方法
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
CN104412722A (zh) * 2012-12-27 2015-03-11 京瓷株式会社 布线基板、电子装置以及发光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210271842A1 (en) * 2016-06-13 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fingerprint sensor in info structure and formation method
US11741737B2 (en) * 2016-06-13 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd Fingerprint sensor in info structure and formation method

Also Published As

Publication number Publication date
US9848491B2 (en) 2017-12-19
WO2015163354A1 (ja) 2015-10-29
EP3136430A1 (en) 2017-03-01
EP3136430B1 (en) 2021-06-16
JP6194104B2 (ja) 2017-09-06
US20170071058A1 (en) 2017-03-09
JPWO2015163354A1 (ja) 2017-04-20
CN106463476B (zh) 2019-07-16
EP3136430A4 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
CN106463476A (zh) 布线基板、电子装置以及电子模块
CN104335345B (zh) 布线基板以及电子装置
CN105359632B (zh) 布线基板以及电子装置
CN103688598B (zh) 布线基板以及电子装置
CN103828038A (zh) 布线基板、电子装置及电子模块
JP2014127678A (ja) 配線基板および電子装置
JP2014027151A (ja) 配線基板および電子装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP2011071373A (ja) 配線基板
CN113228258A (zh) 布线基板、电子装置以及电子模块
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP5631268B2 (ja) 配線基板
JP3466398B2 (ja) 配線基板とその製造方法
JP6818609B2 (ja) 配線基体および撮像装置
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP3950950B2 (ja) セラミック配線基板の製造方法
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5106374B2 (ja) 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP2005244149A (ja) 配線基板
JP2003198074A (ja) 多数個取りセラミック配線基板の分割方法
JP2014029909A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant