JPH098423A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法Info
- Publication number
- JPH098423A JPH098423A JP15050995A JP15050995A JPH098423A JP H098423 A JPH098423 A JP H098423A JP 15050995 A JP15050995 A JP 15050995A JP 15050995 A JP15050995 A JP 15050995A JP H098423 A JPH098423 A JP H098423A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- substrate
- circuit board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】側面電極のみはんだコートが施された回路基板
およびその製造方法を提供する。 【構成】基板１は、側面電極４のみはんだコート７が施
された凹部３を側面に有し、表面には導体部２が形成さ
れ、導体部２は部品搭載部１６および側面電極４と接続
されている。また、基板１の裏面には、凹部３の開口部
周辺に側面電極４と接続された端子電極５が形成される
とともにグランド電極６が形成されて、回路基板８が構
成される。
およびその製造方法を提供する。 【構成】基板１は、側面電極４のみはんだコート７が施
された凹部３を側面に有し、表面には導体部２が形成さ
れ、導体部２は部品搭載部１６および側面電極４と接続
されている。また、基板１の裏面には、凹部３の開口部
周辺に側面電極４と接続された端子電極５が形成される
とともにグランド電極６が形成されて、回路基板８が構
成される。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型ハイブリッ
ドＩＣなどに用いられる回路基板およびその製造方法に
関するものである。
ドＩＣなどに用いられる回路基板およびその製造方法に
関するものである。
【０００２】
【従来の技術】従来、回路基板１１は図４に示すよう
に、基板１と、基板１の側面に形成した凹部３と、基板
１の表面に形成した導体部２と、導体部２と接続し基板
１の表面に形成した部品搭載部１６と、導体部２と接続
し凹部３の内壁に形成した側面電極４と、側面電極４と
接続し基板１の裏面に形成した端子電極５と、基板１の
裏面に形成したグランド電極６とからなる。そして、一
般的に回路基板１１には側面電極４のはんだ付け性保証
のためのはんだコート７が施される。
に、基板１と、基板１の側面に形成した凹部３と、基板
１の表面に形成した導体部２と、導体部２と接続し基板
１の表面に形成した部品搭載部１６と、導体部２と接続
し凹部３の内壁に形成した側面電極４と、側面電極４と
接続し基板１の裏面に形成した端子電極５と、基板１の
裏面に形成したグランド電極６とからなる。そして、一
般的に回路基板１１には側面電極４のはんだ付け性保証
のためのはんだコート７が施される。
【０００３】次に、この回路基板１１の製造方法を図５
を用いて説明する。９はマザー基板であり、マザー基板
９の切断線１０上にスルーホール１４が形成される。そ
して、マザー基板９の表面に導体部２，部品搭載部１
６、裏面に端子電極５，グランド電極６、および、スル
ーホール１４の内壁にスルーホール電極１５が、例えば
Ｃｕなどを用いてメッキにより形成される。なお、端子
電極５とグランド電極６の絶縁は必要に応じて行うもの
である。続いて、部品搭載部１６およびスルーホール１
４の開口部周辺を除くマザー基板９の表裏面にはんだレ
ジストが形成される。その後、スルーホール電極１５を
はんだコートするため、マザー基板９が、はんだが溶融
されたはんだ槽に浸漬され一定時間後引き上げられる。
この際、マザー基板９の表裏面にコートされた余分なは
んだは、空気を吹き付けられ除去される。そして、切断
線１０でマザー基板９が切断され基板１が形成され、基
板１の側面の凹部３の内壁にはんだコート７が施された
スルーホール電極１５が露出して側面電極４となり、回
路基板１１が得られる。なお、図５では、導体部２およ
びスルーホール１４を有する基板１をマザー基板９に対
して一カ所のみ図示したが、マザー基板９上の複数箇所
に形成されるものである。また、図４および図５の破線
部は凹部３の内壁を表し、図４（ｃ）の二点鎖線部は端
子電極５とグランド電極６の非絶縁時の境界を表す。
を用いて説明する。９はマザー基板であり、マザー基板
９の切断線１０上にスルーホール１４が形成される。そ
して、マザー基板９の表面に導体部２，部品搭載部１
６、裏面に端子電極５，グランド電極６、および、スル
ーホール１４の内壁にスルーホール電極１５が、例えば
Ｃｕなどを用いてメッキにより形成される。なお、端子
電極５とグランド電極６の絶縁は必要に応じて行うもの
である。続いて、部品搭載部１６およびスルーホール１
４の開口部周辺を除くマザー基板９の表裏面にはんだレ
ジストが形成される。その後、スルーホール電極１５を
はんだコートするため、マザー基板９が、はんだが溶融
されたはんだ槽に浸漬され一定時間後引き上げられる。
この際、マザー基板９の表裏面にコートされた余分なは
んだは、空気を吹き付けられ除去される。そして、切断
線１０でマザー基板９が切断され基板１が形成され、基
板１の側面の凹部３の内壁にはんだコート７が施された
スルーホール電極１５が露出して側面電極４となり、回
路基板１１が得られる。なお、図５では、導体部２およ
びスルーホール１４を有する基板１をマザー基板９に対
して一カ所のみ図示したが、マザー基板９上の複数箇所
に形成されるものである。また、図４および図５の破線
部は凹部３の内壁を表し、図４（ｃ）の二点鎖線部は端
子電極５とグランド電極６の非絶縁時の境界を表す。
【０００４】
【発明が解決しようとする課題】ところが、前記回路基
板１１において、製造工程におけるマザー基板９の表裏
面のはんだ除去作業では完全にはんだを除去することは
困難であり、特にはんだレジストが施されていない部品
搭載部１６において、はんだが回路基板１１の表面に残
存する。このため、部品搭載部１６に部品を搭載する際
に、残存はんだ１２が部品の搭載を阻害する。また、回
路基板１１加工時に、回路基板１１表面の残存はんだ１
２がつぶれ、回路基板１１からはんだがはみ出す等の不
具合が発生した。したがって本発明では、側面電極のみ
はんだコートされた回路基板およびその製造方法を提供
することを目的とする。
板１１において、製造工程におけるマザー基板９の表裏
面のはんだ除去作業では完全にはんだを除去することは
困難であり、特にはんだレジストが施されていない部品
搭載部１６において、はんだが回路基板１１の表面に残
存する。このため、部品搭載部１６に部品を搭載する際
に、残存はんだ１２が部品の搭載を阻害する。また、回
路基板１１加工時に、回路基板１１表面の残存はんだ１
２がつぶれ、回路基板１１からはんだがはみ出す等の不
具合が発生した。したがって本発明では、側面電極のみ
はんだコートされた回路基板およびその製造方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の回路基板においては、基板と、該基板の側
面に形成した凹部と、該基板の表面に形成した導体部
と、該導体部と接続し前記基板の表面に形成した部品搭
載部と、該導体部と接続し前記凹部の内壁に形成した側
面電極と、該側面電極と接続し前記基板の裏面に形成し
た端子電極と、前記基板の裏面に形成したグランド電極
とからなる回路基板において、前記側面電極のみはんだ
コートしたことを特徴とするものである。
に、本発明の回路基板においては、基板と、該基板の側
面に形成した凹部と、該基板の表面に形成した導体部
と、該導体部と接続し前記基板の表面に形成した部品搭
載部と、該導体部と接続し前記凹部の内壁に形成した側
面電極と、該側面電極と接続し前記基板の裏面に形成し
た端子電極と、前記基板の裏面に形成したグランド電極
とからなる回路基板において、前記側面電極のみはんだ
コートしたことを特徴とするものである。
【０００６】また、本発明の回路基板の製造方法におい
ては、マザー基板を準備する工程と、前記マザー基板を
複数に切断するための切断線上または切断線の内側の少
なくとも切断線上にスルーホールを形成し切断線上に凹
部を形成する工程と、前記マザー基板の表面に導体部お
よび部品搭載部を形成する工程と、前記スルーホールの
内壁にスルーホール電極を形成する工程と、前記マザー
基板の裏面に端子電極およびグランド電極を形成する工
程と、前記スルーホールのうち、少なくとも切断線上に
形成したスルーホールのスルーホール電極をはんだコー
トする工程と、前記マザー基板を前記切断線に沿って複
数の基板に切断し、基板の側面にはんだコートした側面
電極を形成する工程とを備えたことを特徴とする。
ては、マザー基板を準備する工程と、前記マザー基板を
複数に切断するための切断線上または切断線の内側の少
なくとも切断線上にスルーホールを形成し切断線上に凹
部を形成する工程と、前記マザー基板の表面に導体部お
よび部品搭載部を形成する工程と、前記スルーホールの
内壁にスルーホール電極を形成する工程と、前記マザー
基板の裏面に端子電極およびグランド電極を形成する工
程と、前記スルーホールのうち、少なくとも切断線上に
形成したスルーホールのスルーホール電極をはんだコー
トする工程と、前記マザー基板を前記切断線に沿って複
数の基板に切断し、基板の側面にはんだコートした側面
電極を形成する工程とを備えたことを特徴とする。
【０００７】また、それに加えて、前記回路基板の製造
方法において、前記マザー基板の表面または裏面のスル
ーホールの開口部周辺にクリーム状のはんだを塗布し熱
処理することにより、前記スルーホール内にはんだを流
し込み側面電極をはんだコートする工程を備えたことを
特徴としている。
方法において、前記マザー基板の表面または裏面のスル
ーホールの開口部周辺にクリーム状のはんだを塗布し熱
処理することにより、前記スルーホール内にはんだを流
し込み側面電極をはんだコートする工程を備えたことを
特徴としている。
【０００８】
【作用】本発明では、基板の側面電極のみはんだコート
が施された回路基板とすることにより、回路基板表面上
の部品搭載部に部品が容易に搭載できるようになり、ま
た、回路基板加工時に回路基板表面のはんだが基板から
はみ出すことがなくなるため、製品加工性および良品率
が向上する。その上、側面電極のはんだ付け性は従来品
と同様に保証される。
が施された回路基板とすることにより、回路基板表面上
の部品搭載部に部品が容易に搭載できるようになり、ま
た、回路基板加工時に回路基板表面のはんだが基板から
はみ出すことがなくなるため、製品加工性および良品率
が向上する。その上、側面電極のはんだ付け性は従来品
と同様に保証される。
【０００９】
【実施例】以下、本発明による回路基板およびその製造
方法の実施例を図面を用いて説明する。図１に本発明の
実施例による回路基板として、例えば表面実装型ハイブ
リッドＩＣ用の回路基板を示す。図１において、基板１
は、側面電極４のみはんだコート７が施された凹部３を
側面に有する樹脂からなるものであり、基板１の表面に
は導体部２が形成され、導体部２は部品搭載部１６およ
び側面電極４と接続されている。また、基板１の裏面に
は、凹部３の開口部周辺に側面電極４と接続された端子
電極５が形成されるとともに、グランド電極６が形成さ
れて、表面実装型ハイブリッドＩＣ用の回路基板８が構
成される。
方法の実施例を図面を用いて説明する。図１に本発明の
実施例による回路基板として、例えば表面実装型ハイブ
リッドＩＣ用の回路基板を示す。図１において、基板１
は、側面電極４のみはんだコート７が施された凹部３を
側面に有する樹脂からなるものであり、基板１の表面に
は導体部２が形成され、導体部２は部品搭載部１６およ
び側面電極４と接続されている。また、基板１の裏面に
は、凹部３の開口部周辺に側面電極４と接続された端子
電極５が形成されるとともに、グランド電極６が形成さ
れて、表面実装型ハイブリッドＩＣ用の回路基板８が構
成される。
【００１０】この回路基板８は、プリント基板（図示せ
ず）に表面実装され、側面電極４および端子電極５とプ
リント基板の電極パターン（図示せず）とがはんだ付け
されるものである。
ず）に表面実装され、側面電極４および端子電極５とプ
リント基板の電極パターン（図示せず）とがはんだ付け
されるものである。
【００１１】次に、この表面実装型ハイブリッドＩＣ用
の回路基板８の製造方法を図２、図３を用いて説明す
る。９はマザー基板であり、マザー基板９の切断線１０
上にスルーホール１４が形成される。そして、マザー基
板９の表面に導体部２，部品搭載部１６、マザー基板９
の裏面に端子電極５，グランド電極６、および、スルー
ホール１４の内壁にスルーホール電極１５が、例えばＣ
ｕ等を用いてメッキにより形成される。なお、端子電極
５とグランド電極６の絶縁は必要に応じて行うものであ
る。また、部品搭載部１６およびスルーホール１４の開
口部周辺を除くマザー基板９の表裏面へのはんだレジス
トの形成は必要に応じて行うものである。その後、マザ
ー基板９の表面または裏面にあるスルーホール１４の開
口部周辺に、クリーム状のはんだ１３がスクリーン印刷
またはディスペンスなどの方法で塗布され、リフロー炉
などで熱処理が行われることによりクリーム状のはんだ
１３が溶融し、スルーホール１４内へはんだが流し込ま
れることにより、スルーホール電極１５にはんだコート
７が施される。なお、切断線１０の内側にスルーホール
１４が存在する場合、スルーホール電極１５のはんだコ
ート処理は必要に応じて行うものである。その後、ダイ
ザー等によって切断線１０でマザー基板９が切断され、
側面にはんだコート７が施されたスルーホール電極１５
が露出して凹部３の内壁に形成された側面電極４とな
り、表面実装型ハイブリッドＩＣ用の回路基板８が得ら
れる。なお、クリーム状のはんだ１３をスルーホール１
４の開口部周辺に塗布する量および塗布する位置は例え
ば、図３に示すように、スルーホール１４の径をｄとす
ると、開口部の両端に約０．２５ｄクリーム状のはんだ
１３をスルーホール１４上に迫り出して形成する。な
お、図２では、導体部２およびスルーホール１４を有す
る基板１をマザー基板９に対して一カ所のみ図示した
が、マザー基板９上の複数箇所に形成されるものであ
る。また、図１および図２の破線は凹部３の内壁を表
し、図１（ｃ）の二点鎖線は端子電極５とグランド電極
６の非絶縁時の境界を表す。
の回路基板８の製造方法を図２、図３を用いて説明す
る。９はマザー基板であり、マザー基板９の切断線１０
上にスルーホール１４が形成される。そして、マザー基
板９の表面に導体部２，部品搭載部１６、マザー基板９
の裏面に端子電極５，グランド電極６、および、スルー
ホール１４の内壁にスルーホール電極１５が、例えばＣ
ｕ等を用いてメッキにより形成される。なお、端子電極
５とグランド電極６の絶縁は必要に応じて行うものであ
る。また、部品搭載部１６およびスルーホール１４の開
口部周辺を除くマザー基板９の表裏面へのはんだレジス
トの形成は必要に応じて行うものである。その後、マザ
ー基板９の表面または裏面にあるスルーホール１４の開
口部周辺に、クリーム状のはんだ１３がスクリーン印刷
またはディスペンスなどの方法で塗布され、リフロー炉
などで熱処理が行われることによりクリーム状のはんだ
１３が溶融し、スルーホール１４内へはんだが流し込ま
れることにより、スルーホール電極１５にはんだコート
７が施される。なお、切断線１０の内側にスルーホール
１４が存在する場合、スルーホール電極１５のはんだコ
ート処理は必要に応じて行うものである。その後、ダイ
ザー等によって切断線１０でマザー基板９が切断され、
側面にはんだコート７が施されたスルーホール電極１５
が露出して凹部３の内壁に形成された側面電極４とな
り、表面実装型ハイブリッドＩＣ用の回路基板８が得ら
れる。なお、クリーム状のはんだ１３をスルーホール１
４の開口部周辺に塗布する量および塗布する位置は例え
ば、図３に示すように、スルーホール１４の径をｄとす
ると、開口部の両端に約０．２５ｄクリーム状のはんだ
１３をスルーホール１４上に迫り出して形成する。な
お、図２では、導体部２およびスルーホール１４を有す
る基板１をマザー基板９に対して一カ所のみ図示した
が、マザー基板９上の複数箇所に形成されるものであ
る。また、図１および図２の破線は凹部３の内壁を表
し、図１（ｃ）の二点鎖線は端子電極５とグランド電極
６の非絶縁時の境界を表す。
【００１２】このように構成された表面実装型ハイブリ
ッドＩＣ用の回路基板８は、側面電極４のみはんだコー
ト７が施され、回路基板８の表面上にはんだは存在しな
い。よって、回路基板８上の部品搭載部１６に部品が容
易に搭載でき、さらに、回路基板８加工時に回路基板８
表面上のはんだがつぶれ、回路基板８からはんだがはみ
出す等の不具合も生じない。その上、側面電極４のはん
だ付け性も従来品と同様に保証される。
ッドＩＣ用の回路基板８は、側面電極４のみはんだコー
ト７が施され、回路基板８の表面上にはんだは存在しな
い。よって、回路基板８上の部品搭載部１６に部品が容
易に搭載でき、さらに、回路基板８加工時に回路基板８
表面上のはんだがつぶれ、回路基板８からはんだがはみ
出す等の不具合も生じない。その上、側面電極４のはん
だ付け性も従来品と同様に保証される。
【００１３】なお、本発明は表面実装型ハイブリッドＩ
Ｃ用の回路基板を例にして説明したが、表面実装型ハイ
ブリッドＩＣに限定するものではなく、例えば、フィル
タ、発振器等各種の回路基板に適用することができる。
Ｃ用の回路基板を例にして説明したが、表面実装型ハイ
ブリッドＩＣに限定するものではなく、例えば、フィル
タ、発振器等各種の回路基板に適用することができる。
【００１４】
【発明の効果】以上説明したように、本発明にかかる回
路基板およびその製造方法によれば、基板側面の凹部の
内壁に形成した側面電極のみはんだコートした回路基板
とすることにより、回路基板表面上の部品搭載部にはん
だが存在せず部品が容易に搭載できるようになり、ま
た、回路基板加工時に基板表面のはんだが回路基板から
はみ出すことがなくなるため、製品加工性および良品率
が向上する。その上、側面電極のはんだ付け性は従来品
と同様に保証される。
路基板およびその製造方法によれば、基板側面の凹部の
内壁に形成した側面電極のみはんだコートした回路基板
とすることにより、回路基板表面上の部品搭載部にはん
だが存在せず部品が容易に搭載できるようになり、ま
た、回路基板加工時に基板表面のはんだが回路基板から
はみ出すことがなくなるため、製品加工性および良品率
が向上する。その上、側面電極のはんだ付け性は従来品
と同様に保証される。
【図１】本発明の実施例による回路基板の、（ａ）は平
面図であり、（ｂ）は側面図であり、（ｃ）は底面図で
ある。
面図であり、（ｂ）は側面図であり、（ｃ）は底面図で
ある。
【図２】本発明の実施例による回路基板の製造方法を示
すマザー基板の平面図である。
すマザー基板の平面図である。
【図３】本発明の実施例によるスルーホール部の、はん
だ塗布量およびはんだ塗布位置を示す基板の、（ａ）は
平面図であり、（ｂ）はＢ−Ｂ線断面図である。
だ塗布量およびはんだ塗布位置を示す基板の、（ａ）は
平面図であり、（ｂ）はＢ−Ｂ線断面図である。
【図４】従来の回路基板の、（ａ）は平面図であり、
（ｂ）は側面図であり、（ｃ）は底面図である。
（ｂ）は側面図であり、（ｃ）は底面図である。
【図５】従来の回路基板の製造方法を示すマザー基板の
平面図である。
平面図である。
１ 基板 ２ 導体部 ３ 凹部 ４ 側面電極 ５ 端子電極 ６ グランド電極 ７ はんだコート ８ 回路基板 ９ マザー基板 １４ スルーホール １５ スルーホール電極 １６ 部品搭載部
Claims (3)
- 【請求項１】 基板と、該基板の側面に形成した凹部
と、該基板の表面に形成した導体部と、該導体部と接続
し前記基板の表面に形成した部品搭載部と、前記導体部
と接続し前記凹部の内壁に形成した側面電極と、該側面
電極と接続し前記基板の裏面に形成した端子電極と、前
記基板の裏面に形成したグランド電極とからなる回路基
板において、前記側面電極のみはんだコートしたことを
特徴とする回路基板。 - 【請求項２】 マザー基板を準備する工程と、前記マザ
ー基板を複数に切断するための切断線上または切断線の
内側の少なくとも切断線上にスルーホールを形成し切断
線上に凹部を形成する工程と、前記マザー基板の表面に
導体部および部品搭載部を形成する工程と、前記スルー
ホールの内壁にスルーホール電極を形成する工程と、前
記マザー基板の裏面に端子電極およびグランド電極を形
成する工程と、前記スルーホールのうち、少なくとも切
断線上に形成したスルーホールのスルーホール電極をは
んだコートする工程と、前記マザー基板を前記切断線に
沿って複数の基板に切断し、基板の側面にはんだコート
した側面電極を形成する工程とを備えたことを特徴とす
る回路基板の製造方法。 - 【請求項３】 請求項２記載の回路基板の製造方法にお
いて、前記マザー基板の表面または裏面のスルーホール
の開口部周辺にクリーム状のはんだを塗布し熱処理する
ことにより、前記スルーホール内にはんだを流し込み側
面電極をはんだコートする工程を備えたことを特徴とす
る回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15050995A JPH098423A (ja) | 1995-06-16 | 1995-06-16 | 回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15050995A JPH098423A (ja) | 1995-06-16 | 1995-06-16 | 回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098423A true JPH098423A (ja) | 1997-01-10 |
Family
ID=15498426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15050995A Pending JPH098423A (ja) | 1995-06-16 | 1995-06-16 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098423A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034678A (ja) * | 2006-07-31 | 2008-02-14 | Epson Toyocom Corp | シート状基板母材及び電子デバイス |
| JP2011254050A (ja) * | 2010-06-04 | 2011-12-15 | Mitsubishi Electric Corp | プリント基板の製造方法 |
| WO2015060387A1 (ja) * | 2013-10-23 | 2015-04-30 | 京セラ株式会社 | 配線基板および電子装置 |
| DE102013223209A1 (de) * | 2013-11-14 | 2015-05-21 | Siemens Aktiengesellschaft | Basisleiterplatte, Modulleiterplatte und Leiterplattenanordnung mit einer Basisleiterplatte und einer Modulleiterplatte |
| CN106463476A (zh) * | 2014-04-22 | 2017-02-22 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
-
1995
- 1995-06-16 JP JP15050995A patent/JPH098423A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034678A (ja) * | 2006-07-31 | 2008-02-14 | Epson Toyocom Corp | シート状基板母材及び電子デバイス |
| JP2011254050A (ja) * | 2010-06-04 | 2011-12-15 | Mitsubishi Electric Corp | プリント基板の製造方法 |
| WO2015060387A1 (ja) * | 2013-10-23 | 2015-04-30 | 京セラ株式会社 | 配線基板および電子装置 |
| CN105359632A (zh) * | 2013-10-23 | 2016-02-24 | 京瓷株式会社 | 布线基板以及电子装置 |
| JPWO2015060387A1 (ja) * | 2013-10-23 | 2017-03-09 | 京セラ株式会社 | 配線基板および電子装置 |
| EP3062590A4 (en) * | 2013-10-23 | 2017-05-24 | Kyocera Corporation | Wiring board and electronic device |
| US9704791B2 (en) | 2013-10-23 | 2017-07-11 | Kyocera Corporation | Wiring board and electronic device |
| DE102013223209A1 (de) * | 2013-11-14 | 2015-05-21 | Siemens Aktiengesellschaft | Basisleiterplatte, Modulleiterplatte und Leiterplattenanordnung mit einer Basisleiterplatte und einer Modulleiterplatte |
| CN106463476A (zh) * | 2014-04-22 | 2017-02-22 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
| CN106463476B (zh) * | 2014-04-22 | 2019-07-16 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3714088B2 (ja) | 電子部品及びその製造方法 | |
| JPH098423A (ja) | 回路基板およびその製造方法 | |
| JP2001156488A (ja) | シールドケース付き電子部品及びその製造方法 | |
| JPH0786729A (ja) | プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法 | |
| JP2001168525A (ja) | 端面スルホール付きプリント配線板の製造方法 | |
| JPH0955565A (ja) | プリント配線基板 | |
| JPH05291736A (ja) | プリント配線板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH06152092A (ja) | 表面実装型基板アセンブリ | |
| JP4328097B2 (ja) | スクリーン印刷用メタルマスク及びその製造方法及び印刷方法 | |
| JPS6011655Y2 (ja) | プリント板 | |
| JPS635260Y2 (ja) | ||
| JPH08279661A (ja) | プリント基板 | |
| JP2679455B2 (ja) | チップ状電子部品の半田付け方法 | |
| KR200176574Y1 (ko) | 인쇄회로기판 | |
| JP2000357860A (ja) | 面実装部品のプリント配線基板への取付方法及びプリント配線基板 | |
| JPH0629654A (ja) | 電子装置 | |
| JPH0710976U (ja) | 基板のレジスト塗布構造 | |
| JP2517277B2 (ja) | プリント配線板の製造方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JP2563416B2 (ja) | プリント基板の表面処理方法 | |
| JPS6214686Y2 (ja) | ||
| JPH0385799A (ja) | シールドケース | |
| JPS61110494A (ja) | スルホ−ル・プリント基板の製造方法 | |
| JPH0335550A (ja) | 電子部品塔載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A02 |