JP3510181B2 - 高周波増幅器を有する積層電子部品 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波増幅器を有
する積層電子部品に関するものである。この積層電子部
品は、特に移動体通信機に有用である。

【０００２】

【従来の技術】携帯電話機などの移動体通信機の無線部
には、高周波増幅器を含む増幅回路が内蔵された電子部
品が用いられている。この増幅回路は、図４に示すよう
に、信号増幅用の電界効果トランジスタ６５、トランジ
スタの整合回路（入力整合回路４７と出力整合回路４
８）、ゲートバイアス回路４９、およびドレインバイア
ス回路５０から構成されている。ドレインバイアス回路
５０には、直流電流の給電点５１と外部直流電源接続点
５２との間に、いわゆるλ／４マイクロ波伝送線路５３
が配置されている。λ／４マイクロ波伝送線路５３は、
給電点５１から観測した電源接続点５２のインピーダン
スを実質的に開放として高周波信号の漏洩を防止するた
めに、使用周波数相当波長λの１／４相当長さを有する
ように形成されている。直流電源接続点５２側をコンデ
ンサ５４を介して接地すれば、λ／４相当長さを隔てた
給電点５１側は、位相回転によりインピーダンスが高く
なるからである。なお、コンデンサ５４には、ＤＣに近
い周波数帯域まで交流接地するために十分大きな容量が
与えられる。

【０００３】上記増幅回路は、一般に、図５に示すよう
な積層電子部品に内蔵されている。この電子部品では、
誘電体層５６，５７，５８の積層体である誘電体基板５
５の層間および表面に形成された導電層５９，６０，６
１，６２が信号ライン線および接地導体として用いられ
る。図５に例示した電子部品では、導電層６１が信号ラ
イン線であり、導電層６０，６２が接地導体であるトリ
プレート構造のストリップ線路６４が、ドレインバイア
ス回路のλ／４マイクロ波伝送線路として用いられてい
る。また、導電層５９が信号ライン線であり、導電層６
０が接地導体であるマイクロストリップ線路６３がトラ
ンジスタの整合回路に用いられている。誘電体の積層体
５５の表面には、信号増幅器である電界効果トランジス
タ６５、整合回路に用いられるコンデンサ６６、ゲート
バイアス回路に用いられる抵抗６７、ドレインバイアス
回路に用いられるコンデンサ６８などが搭載されてい
る。なお、誘電体層を介しての導電層の接続にはビア６
９が用いられている。

【０００４】

【発明が解決しようとする課題】移動体通信で利用され
る高周波帯域（８００ＭＨｚ〜２ＧＨｚ）では、λ／４
マイクロ波伝送回路の線路長が１０ｍｍ〜３０ｍｍ程度
に至る。このため、電力増幅器など動作電流が大きい高
周波増幅器では、バイアス回路の一部を構成するλ／４
マイクロ波伝送回路における直流電力損失も大きくな
る。そして、この直流電力損失が低消費電力化の障害と
なっている。また、バイアス回路での直流電圧降下によ
りトランジスタへの印加電圧が低下すると、トランジス
タの特性が十分に引き出せないおそれも生じる。

【０００５】これらの課題を解決するために、導電層を
厚膜化することが試みられている。しかしながら、図６
に示すように、単に導電層７５の膜厚を増加したので
は、導電層７５を挟持する誘電体層７１，７２の密着性
が確保できなくなる。誘電体層間の密着が悪くなると、
マザーボード装着後に層間７６からの剥離が生じる場合
がある。また、λ／４マイクロ波伝送線路のインピーダ
ンスも影響を受け、利得低下など、増幅器としての特性
が劣化する傾向も生じる。

【０００６】そこで、本発明は、誘電体層の剥離などを
引き起こすことなくバイアス回路における直流電力損失
を抑制できる、高周波増幅器を有する積層電子部品を提
供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するべ
く、本発明の積層電子部品は、少なくとも１つの高周波
増幅器と２以上の誘電体層とを有し、前記高周波増幅器
に直流バイアス電流を供給するバイアス回路において、
直流電源と前記高周波増幅器への給電点とを接続する伝
送線路を有し、前記伝送線路が信号ライン線と接地導体
とを含み、前記信号ライン線が、前記誘電体層を介し、
前記接地導体を挟まないように配置された２以上の導電
層からなることを特徴とする。

【０００８】本発明の積層電子部品によれば、信号ライ
ン線の実質的な厚さを確保して直流電力損失を抑制でき
る。しかも、信号ライン線とする導電層を過度に厚く形
成する必要もない。

【０００９】上記積層電子部品では、伝送線路が、給電
点から観測した直流電源接続点のインピーダンスが実質
的に開放となる長さを備えていることが好ましい。特に
この伝送線路は、実質的にλ／４（λは使用周波数に相
当する波長）となる長さを備えていることが好ましい。

【００１０】上記積層電子部品では、信号ライン線を構
成する導電層の間隔が１０μｍ以上２００μｍ以下、特
に１０μｍ以上１００μｍ以下であることが好ましい。
この間隔が大きすぎると部品小型化に不利であるが、間
隔を狭小化し過ぎると、誘電体層となるグリーンシート
の形成が困難となり、歩留まりの低下を招くおそれがあ
る。

【００１１】上記積層電子部品では、信号ライン線を構
成し、誘電体層の層間に配置された導電層の厚さが３μ
ｍ以上３０μｍ以下であることが好ましい。導電層が厚
すぎると、誘電体層の密着性の劣化に伴う上記問題が生
じることがある。一方、導電層が薄すぎると、信号ライ
ン線の抵抗が大きくなって直流電圧降下が過大となる。

【００１２】上記積層電子部品では、２以上の導電層
が、直流電圧が実質的に同電位となる部位が誘電体層を
介して対向するように配置されていることが好ましい。
実質的に同電位となる部位が対向するので、線路間に不
要な寄生容量が生じず、誘電体損の増加を防止できるか
らである。

【００１３】上記積層電子部品では、信号ライン線が、
互いに線幅が異なる２以上の導電層を含むことが好まし
い。互いに線幅が異なる２以上の導電層を信号ライン線
として用いると、誘電体層の積層ズレに伴う特性劣化を
抑制できる。

【００１４】

【発明の実施の形態】以下、本発明の好ましい実施形態
を図面を参照して説明する。 （実施の形態１）図１は、本発明の積層電子部品の一形
態を示す断面図である。この積層電子部品には、誘電体
層２，３，４，５の積層体である誘電体基板１が用いら
れている。各誘電体層の表面には、金属膜が導電層７，
８，９，１０として形成されている。各導電層は、誘電
体層の積層に伴い、基板の表面または内部に配置され
る。この電子部品は、電界効果トランジスタ１３を備
え、図４に示した高周波増幅回路を内蔵している。

【００１５】図１の積層電子部品は、信号ライン線が基
板表面の導電層６であり、接地導体が基板内部の導電層
７であるマイクロストリップ線路１１を備えている。図
示した形態では、マイクロストリップ線路１１は、トラ
ンジスタの整合回路に用いられている。また、この積層
電子部品は、信号ライン線が基板内部の２層の導電層
８，９であり、接地導体が導電層上下に配置された導電
層７，１０であるトリプレート構造のストリップ線路
（トリプレートストリップライン）１２が形成されてい
る。このストリップ線路１２は、ドレインバイアス回路
のλ／４マイクロ波伝送線路として用いられている。図
示したように、いずれも、接地導体は、信号ライン線よ
りも幅広の導体平面として形成されている。

【００１６】λ／４マイクロ波伝送線路の信号ライン線
を構成する複層化された導電層８，９は、誘電体層４を
介して互いに対向するように配置されている。これらの
導電層８，９は、同じ線幅を有し、積層方向に沿って互
いにほぼ重なり合うように形成されている。このよう
に、導電層を複層化したことに伴う信号ライン線と接地
導体との間の容量成分の増加は最小限に止められてい
る。

【００１７】上記のように信号ライン線を離間配置され
た２層の導電層から構成すれば、この信号ライン線の抵
抗値をほぼ半分とすることができる。すなわち、従来、
０．２Ω程度であったλ／４マイクロ波伝送線路の抵抗
値を、０．１Ω程度にまで低下させることが可能とな
る。これにより、高周波増幅器の消費電力を１〜２％程
度改善することができる。

【００１８】導電層８，９の膜厚は、３〜３０μｍ、特
に５〜１０μｍが好適である。本実施形態のように導電
層を複層化すると、信号ライン線の低抵抗化のために導
電層の膜厚を過度に厚くする必要はない。したがって、
誘電体層３，４の剥離に起因する問題が生じることもな
い。なお、導電層８，９の間隔を規定する誘電体層４の
厚さは、１０〜１００μｍ程度が特に好適である。

【００１９】一対の導電層８，９は、互いに直流電圧が
同電位となる部位が誘電体層を介して対向するように配
置されている。すなわち、導電層８，９は、同断面では
同電位となる部分が露出するように配置されることが好
ましい。

【００２０】信号ライン線となる導電層８，９は、λ／
４に相当する長さを確保するために、互いに重なり合っ
た平行状態を保ちながら誘電体層３，５の間を引き回さ
れる。この引き回しにより層間において互いに近接する
導電層８，９の相互干渉を排除するため、図示を省略す
るが、誘電体層３，５の間において導電層８，９が描く
パターン間に接地導体のパターンを介在させてもよい。

【００２１】この電子部品にも、誘電体基板１の表面
に、信号増幅器である電界効果トランジスタ１３、整合
回路に用いられるコンデンサ１４、ゲートバイアス回路
に用いられる抵抗１５、ドレインバイアス回路に用いら
れるコンデンサ１６などが搭載される。また、誘電体層
２〜５の層間および表面には、導電層が適宜形成され、
層間の電気的接続の確保には、誘電体層２〜４を貫通す
るビア１７が用いられる。

【００２２】なお、誘電体層を形成するためのセラミッ
ク材料、および誘電体層を形成するための金属材料とし
ては、従来から用いられてきた材料を特に制限すること
なく使用できる。例えば、代表的な金属材料としては銅
が挙げられる。また、金属材料の塗布、誘電体層の積層
などについても、従来から適用されてきた慣用の方法に
従えばよい。金属材料は、通常、印刷により形成され
る。印刷により形成する場合、導電層の膜厚は、印刷回
数により調整することができる。

【００２３】本実施形態では、信号ライン線となる導電
層を２層とした場合について説明したが、導電層は３層
以上であってもよい。また、λ／４マイクロ波伝送線路
という用語自体から当業者には自明であるが、λ／４マ
イクロ波伝送線路の長さは、図４を参照して上記で説明
したように、給電点から観測した電源接続点のインピー
ダンスが実質的に開放となって高周波信号の漏洩を防止
することができれば、厳密にλ／４である必要はない。

【００２４】すなわち、λ／４マイクロ波伝送線路は、
等価回路としてλ／４相当の電気長を有していればよ
く、例えば伝送線路がλ／４よりも短い場合には（例え
ばλ／８、λ／１２）、図４における直流電源給電点５
１にコンデンサなどのリアクタンス成分を有する素子を
接続することにより、反射位相角を調整して給電点５１
から接続点５２を観測したときのインピーダンスを実質
的に開放することができる。

【００２５】さらに、次に説明する形態のように、λ／
４マイクロ波伝送線路としてマイクロストリップ線路１
１を用いても構わない。

【００２６】（実施の形態２）図２は、本発明の積層電
子部品の別の一形態を示す断面図である。本実施形態で
は、λ／４マイクロ波伝送線路として、トリプレート構
造のストリップ線路ではなく、マイクロストリップ線路
２４が用いられている。このマイクロストリップ線路の
信号ライン線の一部は誘電体基板１８の表面に形成され
た導電層２１から構成され、接地導体は基板の他方の表
面に形成された導電層２３から構成されている。

【００２７】図２に示した積層電子部品では、信号ライ
ン線として、誘電体層１９を介して対向するように配置
された２層の導電層２１，２２が用いられている。本実
施形態では、一方の導電層２１が誘電体基板１８の表面
に露出しているが、他方の導電層２２は誘電体基板の内
部に形成されている。このように、本発明では、信号ラ
イン線を構成する導電層の一つを基板表面に形成しても
よい。また、接地導体となる導電層も基板表面に形成し
ても構わない。

【００２８】本実施形態におけるその他細部は、実施の
形態１で説明したとおりである。例えば、本実施形態で
も、信号増幅器である電界効果トランジスタ２５、整合
回路に用いられるコンデンサ２７、ゲートバイアス回路
に用いられる抵抗２８、ドレインバイアス回路に用いら
れるコンデンサ２９などが誘電体基板１８上に搭載され
る。

【００２９】（実施の形態３）図３は、本発明の積層電
子部品の別の一形態を示す断面図である。本実施形態の
積層電子部品は、λ／４マイクロ波伝送線路として、互
いに線幅が異なる導電層３７，３８が信号ライン線であ
るトリプレート構造のストリップ線路４１が用いられて
いる点を除いては、実施の形態１で説明した電子部品と
同じである。

【００３０】信号ライン線を構成する一方の導電層３７
の線幅は、他方の導電層３８の線幅よりも狭くなってい
る。このため、誘電体層を積層するときに積層ズレが生
じても、信号ライン線全体の線幅は、相対的に幅広の導
電層３８の幅により規定される。したがって、量産時に
おけるλ／４マイクロ波伝送線路の容量成分の増加を回
避しやすい。誘電体層の積層時の実際の位置ズレを考慮
すると、導電層３７，３８の線幅の差は、５０μｍ以上
１００μｍ以下程度が適当である。なお、線幅の差が５
０μｍ程度であれば、積層ズレの許容範囲は２５μｍ程
度となる。

【００３１】本実施形態の積層電子部品のその他細部
も、実施の形態１で説明したとおりである。例えば、本
実施形態でも、誘電体層３１，３２，３３，３４からな
る誘電体基板３０の表面に、信号増幅器である電界効果
トランジスタ４２、整合回路に用いられるコンデンサ４
３、ゲートバイアス回路に用いられる抵抗４４、ドレイ
ンバイアス回路に用いられるコンデンサ４５などが搭載
される。また、上記ストリップ線路４１、およびトラン
ジスタの整合回路に用いられるマイクロストリップ線路
４０を構成する導電層３５，３６，３７，３８，３９が
誘電体基板３０の層間および表面に適宜形成され、層間
への電気的接続にはビア４６が用いられている。

【００３２】

【発明の効果】以上、説明したように、本発明の積層電
子部品によれば、高周波増幅器のバイアス回路における
直流電圧降下を抑制して消費電力を低減できる。また、
トランジスタなど増幅器への印加電圧の低下を抑制して
増幅器の特性劣化を防止できる。しかも、本発明では、
これらの効果を信号ライン線となる導電層の厚さを過度
に大きくすることなく得ることができる。したがって、
誘電体層の密着性が損なわれることもない。このよう
に、本発明は、小型で信頼性が高く消費電力が低い高周
波増幅器を有する積層電子部品を提供できるものとし
て、当該技術分野における利用価値は極めて大きい。

【図面の簡単な説明】

【図１】 本発明の積層電子部品の一形態を示す断面図
である。

【図２】 本発明の積層電子部品の別の一形態を示す断
面図である。

【図３】 本発明の積層電子部品のまた別の一形態を示
す断面図である。

【図４】 高周波増幅回路を構成を示す回路図である。

【図５】 従来の積層電子部品を示す断面図である。

【図６】 従来の積層電子部品において導電層を厚膜化
した状態を示す断面図である。

【符号の説明】

１，１８，３０ 誘電体基板 ２，３，４，５，１９，２０，３１，３２，３３，３４
誘電体層 １１，２４，４０ マイクロストリップ線路 １２，４１ トリプレート構造のストリップ線路 ６，７，８，９，１０ 導電層 ２１，２２，２３，３５，３６，３７，３８，３９ 導
電層 １３，２５，４２，６５ 電界効果トランジスタ １４，１６，２７，２９，４３，４５ コンデンサ １５，２８，４４ 抵抗 １７，４６ ビア ４７ 入力整合回路 ４８ 出力整合回路 ４９ ゲートバイアス回路 ５０ ドレインバイアス回路 ５１ 直流電流の給電点 ５２ 外部直流電源接続点 ５３ λ／４マイクロ波伝送線路 ５４ コンデンサ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−13163（ＪＰ，Ａ) 特開 平６−6151（ＪＰ，Ａ) 特開 昭57−37903（ＪＰ，Ａ) 特開 平10−270960（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/60 H01G 4/40 H01P 5/08 H05K 3/46

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも１つの高周波増幅器と２以上
   の誘電体層とを有する積層電子部品であって、 前記高周波増幅器に直流バイアス電流を供給するバイア
   ス回路において、直流電源と前記高周波増幅器への給電
   点とを接続する伝送線路を有し、前記伝送線路が信号ラ
   イン線と接地導体とを含み、 前記信号ライン線が、前記誘電体層を介し、前記接地導
   体を挟まないように配置された２以上の導電層からなる
   ことを特徴とする積層電子部品。
2. 【請求項２】 伝送線路が、給電点から観測した直流電
   源接続点のインピーダンスが実質的に開放となる長さを
   備えた請求項１に記載の積層電子部品。
3. 【請求項３】 伝送線路が、実質的にλ／４（λは使用
   周波数に相当する波長）となる長さを備えた請求項１ま
   たは２に記載の積層電子部品。
4. 【請求項４】 信号ライン線を構成する導電層の間隔が
   １０μｍ以上２００μｍ以下である請求項１〜３のいず
   れかに記載の積層電子部品。
5. 【請求項５】 信号ライン線を構成し、誘電体層の層間
   に配置された導電層の厚さが３μｍ以上３０μｍ以下で
   ある請求項１〜４のいずれかに記載の積層電子部品。
6. 【請求項６】 ２以上の導電層が、直流電圧が実質的に
   同電位となる部位が誘電体層を介して対向するように配
   置された請求項１〜５のいずれかに記載の積層電子部
   品。
7. 【請求項７】 信号ライン線が、互いに線幅が異なる２
   以上の導電層を含む請求項１〜６のいずれかに記載の積
   層電子部品。