JPH02166803A - マイクロ波集積回路 - Google Patents

マイクロ波集積回路

Info

Publication number
JPH02166803A
JPH02166803A JP63321197A JP32119788A JPH02166803A JP H02166803 A JPH02166803 A JP H02166803A JP 63321197 A JP63321197 A JP 63321197A JP 32119788 A JP32119788 A JP 32119788A JP H02166803 A JPH02166803 A JP H02166803A
Authority
JP
Japan
Prior art keywords
circuit
substrate
resistance film
supply circuit
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63321197A
Other languages
English (en)
Inventor
Yutaka Taguchi
豊 田口
Kazuo Eda
江田　和生
Tetsuji Miwa
哲司 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63321197A priority Critical patent/JPH02166803A/ja
Publication of JPH02166803A publication Critical patent/JPH02166803A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波ハイブリッド集積回路（ＨＩ　Ｃ）等の
能動素子駆動回路に関わる。
従来の技術 従来の技術としては、例えば特開昭５８３３８０２号公
報に示されるようにマイクロ′＄１．集積回路において
能動素子駆動用直流回路は第４図に示されるように、マ
イクロ波集積回路が対象とする周波数帯域において１／
４波長となる長さに設定しなおかつ１／４波長のスタブ
を設けることにより、能動素子駆動用直流回路がマイク
ロ波伝送用線路に接続された箇所における、マイクロ波
伝送用線路から見た能動素子駆動用直流回路のインピー
ダンスを高くすることにより、マイクロ波がマイクロ波
伝送用線路から能動素子駆動用直流回路へ漏洩すること
を防止してきた。また新しい試みとしては特開昭６１−
１５０２４４号公報に示されるようにバイアス回路の１
部分をエアーブリッジとし、直流回路のインピーダンス
をあげることによりマイクロ波が主線路から漏洩するこ
とを防止してきた。
発明が解決しようとする課題 高周波回路をＩＣ化する最大のメリットは回路が小型化
されコストの低下が可能であることである。今後さらに
低コスト化をするためには回路の小型化を進めなくては
ならない、その際に一番の問題となるものは能動素子駆
動用直流回路のような周辺回路である。特に１／４波長
のバイアスラインやスタブはそれ自身が大きいだけでは
なく、他の回路との相互干渉を防ぐために他の回路と一
定の距離をおいて配置しなければならない、このような
理由により、ある程度以上は小型化が困難であるという
課題があった。またこのｌ／４波長によるマイクロ波阻
止は狭い周波数範囲においてのみ有効であり、広い帯域
を要求さる回路においては使用不能であった。
したがってこの発明は、マイクロ波集積回路における周
辺回路、とくに能動素子への電源回路の大きさを縮小し
回路を小型化すること及び広い帯域を要求される回路に
おいても使用できる電源回路を提供することを目的とす
る。
課題を解決するための手段 すなわち、この発明の要旨とするところは絶縁性基板上
に形成される、能動素子駆動用回路を含むマイクロ波集
積回路において、マイクロ波伝送用線路に接続される前
記能動素子駆動用直流回路に含まれる線路の少なくとも
１箇所が、基板上に形成された高抵抗体膜上に直流電流
を流すための低抵抗膜を形成した２層構造で形成された
こと、もしくは基板上に形成された基板材料よりも誘電
率が小さい誘電体膜上に形成されるものである。
作用 能動素子用Ｔ４源供給回路への高周波の漏洩防止として
ｌ／４波長の回路を使用せずにマイクロ波阻止が行なえ
、全体として、小型な回路設計ができる。
実施例 以下、本発明の一実施例を図面を参照して詳細に説明す
る。
マイクロ波集積回路として１４ＧＨｚ帯のパワーアンプ
を例として説明する。基板として純度９９．５％、鏡面
研磨のアルミナ基板及びチタン酸バリウム基板を使用し
第１図のような構成によりパワーアンプを構成した。第
１図、第２図が本発明における回路である。第３図が第
１図、第２図における電気的回路である。第４図が従来
の方法における回路である。第１図では特許請求範囲第
（＋）項記載の方法によりドレイン電流供給回路１０７
が高抵抗膜、ここでは窒化タンタル１１０（シート抵抗
２５Ω／口、膜厚ｔｏｏｏ人）上に形成されている。第
２図では特許請求範囲第（２）項記載の方法によりドレ
イン電流供給回路２０７が基板、ここではチタン酸バリ
ウム基板２０２（誘電率・１０００）よりも誘電率の低
い誘電体Ｓｉｎ□２１０（膜厚１．５　μｍ、　誘電率
＝４）上に形成されている。いままでの方法によるとゲ
ート電圧及びドレイン電流供給回路の主線路からバイパ
スコンデンサまでの長さはその回路が取り扱う周波数に
おいて基板内波長の１／４波長の長さである必要があっ
た。これはゲート電圧及びドレイン電流供給回路がバイ
パスコンデンサのところで高周波的にみてシチートの状
態にあり、そこから１／４波長はなれた主線路への接続
点では主線路からみたインピーダンスが高くなるという
ことを利用している。しかしこの方法は回路の共振を利
用しており、回路規模の縮小、広帯域にできない、しか
し、第１図、第２図の方法を使用するとこの回路の共振
を利用することなく電源供給回路のインピーダンスを高
めることができる。その理由としては、特許請求範囲第
（１）項記載の状況においてはドレイン電流供給回路は
マイクロ波伝送用の主線路から分岐した線路とみな、す
ことができる。
その際にマイクロストリップ線路において高周波の電流
密度は第５図のようになり、ここで第６図のようにこの
線路を高抵抗の膜上に形成すると結果として線路のイン
ピーダンスが高くなり、高周波阻止ができるからである
。また特許請求範囲第（２）項記載の状況においても同
様にドレイン電流供給回路はマイクロ波伝送用の主線路
から分岐した線路とみなすことができる。しかしこのド
レイン電流供給回路は基板よりも誘電率の低い膜上に形
成されており、線路のインピーダンスはマイクロ波伝送
用の主線路よりもかなり高くなっているからである。実
際に従来の回路および第１図、第２図の回路を作成し第
１図、第２図の回路においては電源供給回路の接続部１
０６，２０６の長さを１／４波長よりも短くしたけれど
もアンプの特性に影響はなかった。しかし、従来の回路
において同様に電源供給回路の接続部１０６，２０６の
長さを１／４波長よりも短くしたところ、ゲイン、最大
出力の低下などの特性悪化が認められた。
発明の効果 以上この発明によれば、能動素子用電源供給回路への高
周波の漏洩防止として１／４波長の回路を使用せずにマ
イクロ波阻止が行なえ、全体として小型な回路が設計で
きる。
また抵抗体、誘電体としては実施例にあげたものに限る
必要はなく、例としてあげたものと同様の特性をもつも
のであれば使用可能であることは当然のことである。
【図面の簡単な説明】
第１図は本発明の方法による回路基板の構成図、第２図
は本発明の方法による回路基板の構成図、第３図は従来
の方法による回路基板の構成図、第４図は第１図〜第３
図の電気回路図、第５図はストリップラインに流れる高
周波電流の分布を示す説明図、第６図は第１図、第２図
の方法による回路のドレイン電流供給回路の主線路への
接続ラインの断面図である。 １０１．３０１・・・・・・入力側アルミナ基板、２０
２・・・・・・入力側チタン酸バリウム基板、ｌ　Ｏ２
，３０２・・・・・・出力側アルミナ基板、２０２・・
・・・・出力側チタン酸バリウム基板１０３，２０３，
３０３・・・・・・ＦＥＴ、１０４，２０４，３０４・
・・・・・ゲート側バイパスコンデンサ、１０５，２０
５，３０５・・・・・・ドレイン側バイパスコンデンサ
、１０６．２０６３０６・・・・・・ゲート電圧供給回
路の主線路への接続ライン、１０７，２０７，３０７・
・・・・・ドレイン電流供給回路の主線路への接続ライ
ン、１０８゜２０８．３０８・・・・・・入力端ストリ
ップライン、１０９．２０９，３０９・・・・・・出力
側ストリップライン、１１０・・・・・・窒化タンタル
抵抗膜、２１０・・・・・・Ｓｉｎｇ誘電体膜、５０１
，６０１・・・・・・アルミナ基板、５０２，６０２・
・・・・・アース電掻、５０３゜６０３・・・・・・ス
トリップライン、６０４・・・・・・窒化タンタル抵抗
膜もしくはＳｉｅｇ誘電体膜。 代理人の氏名　弁理士　粟野重孝　はか１名１６１−−
−へ力貸ｌ　７＋１／け＆叛１０Ｆ−−−土力ｆＸクア
ルミナ１Ｊ万１０ｆ−一−ゲ未４ン臼矢治外回】各つを
鴎へｎｎ患モラリＴＤＴ・−一トーレイジノ電：ａＸ袷
９；６−リ［、Ｌへめ＊Ｒ＋イソｆｔ＃−△、Ｖ倶リス
にり一゛ライシ ｔｏｑ−−−出力イｊＩＩＩスＬす、ブライノｆｌＯ−
’ｔＪ乙りＪりＩし抵僧℃嗅 第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁性基板上に形成される、能動素子駆動用回路
    を含むマイクロ波集積回路において、マイクロ波伝送用
    線路に接続される前記能動素子駆動用直流回路に含まれ
    る線路の少なくとも１箇所が、基板上に形成された高抵
    抗体膜上に直流電流を流すための低抵抗体膜を形成した
    ２層構造で形成されていることを特徴とするマイクロ波
    集積回路。
  2. （２）絶縁性基板上に形成される、能動素子駆動用回路
    を含むマイクロ波集積回路において、マイクロ波伝送用
    線路に接続される前記能動素子駆動用直流回路に含まれ
    る線路の少なくとも１箇所が、基板上に形成された基板
    材料よりも誘電率が小さい誘電体膜上に形成されたこと
    を特徴とするマイクロ波集積回路。
JP63321197A 1988-12-20 1988-12-20 マイクロ波集積回路 Pending JPH02166803A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321197A JPH02166803A (ja) 1988-12-20 1988-12-20 マイクロ波集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321197A JPH02166803A (ja) 1988-12-20 1988-12-20 マイクロ波集積回路

Publications (1)

Publication Number Publication Date
JPH02166803A true JPH02166803A (ja) 1990-06-27

Family

ID=18129874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321197A Pending JPH02166803A (ja) 1988-12-20 1988-12-20 マイクロ波集積回路

Country Status (1)

Country Link
JP (1) JPH02166803A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192902A (ja) * 1990-11-27 1992-07-13 Nec Yamagata Ltd 高周波用混成集積回路装置
US5376902A (en) * 1993-08-31 1994-12-27 Motorola, Inc. Interconnection structure for crosstalk reduction to improve off-chip selectivity
WO2010143363A1 (ja) * 2009-06-09 2010-12-16 パナソニック株式会社 共振器およびこれを用いた発振器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797201A (en) * 1980-12-09 1982-06-16 Fujitsu Ltd Integrated circuit for microwave
JPS6359103A (ja) * 1986-08-28 1988-03-15 Matsushita Electric Ind Co Ltd マイクロ波集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797201A (en) * 1980-12-09 1982-06-16 Fujitsu Ltd Integrated circuit for microwave
JPS6359103A (ja) * 1986-08-28 1988-03-15 Matsushita Electric Ind Co Ltd マイクロ波集積回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192902A (ja) * 1990-11-27 1992-07-13 Nec Yamagata Ltd 高周波用混成集積回路装置
US5376902A (en) * 1993-08-31 1994-12-27 Motorola, Inc. Interconnection structure for crosstalk reduction to improve off-chip selectivity
WO2010143363A1 (ja) * 2009-06-09 2010-12-16 パナソニック株式会社 共振器およびこれを用いた発振器
US8368473B2 (en) 2009-06-09 2013-02-05 Panasonic Corporation Resonator and oscillator using same
JP5213284B2 (ja) * 2009-06-09 2013-06-19 パナソニック株式会社 共振器およびこれを用いた発振器

Similar Documents

Publication Publication Date Title
US7605673B2 (en) Transformer for impedance-matching power output of RF amplifier to gas-laser discharge
TW200417134A (en) RF power transistor with internal bias feed
JP2513146B2 (ja) 高効率増幅回路
JPH06125208A (ja) マイクロ波集積回路およびその製造方法
US3965445A (en) Microstrip or stripline coupled-transmission-line impedance transformer
US5233313A (en) High power field effect transistor amplifier
JPH02166803A (ja) マイクロ波集積回路
JPS6053923B2 (ja) 超高周波トランジスタ増幅器
JP3437826B2 (ja) マイクロ波回路
JP3004882B2 (ja) スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置
JP3175876B2 (ja) インピーダンス変成器
US5206608A (en) Drain bias circuit for high power microwave field effect transistors (fets) having internal matching
US20220337204A1 (en) High frequency amplifier
JP3018703B2 (ja) マイクロ波半導体増幅器
JPH01300701A (ja) コプラナー型アンテナ
JPH03218102A (ja) インターデジタルフィルタ
US4727351A (en) High power RF resistor
DaBrecht Coplanar balun circuits for GaAs FET high-power push-pull amplifiers
JPS60124851A (ja) マイクロ波集積回路装置
JPH05110311A (ja) モノリシツクマイクロ波装置
JP3510181B2 (ja) 高周波増幅器を有する積層電子部品
JP2518544B2 (ja) マイクロ波集積回路
JP2001044717A (ja) マイクロ波用半導体装置
JP2812263B2 (ja) 高周波回路
JP2881716B2 (ja) 発振器