JPH05110311A - モノリシツクマイクロ波装置 - Google Patents
モノリシツクマイクロ波装置Info
- Publication number
- JPH05110311A JPH05110311A JP3298170A JP29817091A JPH05110311A JP H05110311 A JPH05110311 A JP H05110311A JP 3298170 A JP3298170 A JP 3298170A JP 29817091 A JP29817091 A JP 29817091A JP H05110311 A JPH05110311 A JP H05110311A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- strip line
- dielectric
- dielectric constant
- side matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 入力側及び出力側の整合回路におけるストリ
ップラインのライン長を短縮し、整合回路の構成面積を
減少させてモノリシックマイクロ波装置の小型化を実現
する。 【構成】 誘電体基板１上に、誘電率が高い高誘電体層
３，３を形成し、この高誘電体層３，３上に、電界効果
トランジスタ２にインピーダンスを整合させたストリッ
プライン４，４を有する入力側の整合回路５，出力側の
整合回路６を形成する。
ップラインのライン長を短縮し、整合回路の構成面積を
減少させてモノリシックマイクロ波装置の小型化を実現
する。 【構成】 誘電体基板１上に、誘電率が高い高誘電体層
３，３を形成し、この高誘電体層３，３上に、電界効果
トランジスタ２にインピーダンスを整合させたストリッ
プライン４，４を有する入力側の整合回路５，出力側の
整合回路６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、高周波帯域のマイクロ
波を信号として用いるモノリシックマイクロ波装置に関
し、特にその能動素子にインピーダンスを整合させた整
合回路の小型化に関するものである。
波を信号として用いるモノリシックマイクロ波装置に関
し、特にその能動素子にインピーダンスを整合させた整
合回路の小型化に関するものである。
【０００２】
【従来の技術】高周波帯域のマイクロ波を信号として、
能動素子を動作させるモノリシックマイクロ波装置が開
発されている。このようなモノリシックマイクロ波装置
は、GaAs基板等の誘電体基板上に、能動素子としてのト
ランジスタと、トランジスタの入力端に接続された入力
側の整合回路と、トランジスタの出力端に接続された出
力側の整合回路とを形成して構成されている。そして、
信号としてのマイクロ波を入力側の整合回路を介してト
ランジスタの入力端に入力させ、トランジスタの出力端
から出力側の整合回路を介してマイクロ波を出力させ
る。
能動素子を動作させるモノリシックマイクロ波装置が開
発されている。このようなモノリシックマイクロ波装置
は、GaAs基板等の誘電体基板上に、能動素子としてのト
ランジスタと、トランジスタの入力端に接続された入力
側の整合回路と、トランジスタの出力端に接続された出
力側の整合回路とを形成して構成されている。そして、
信号としてのマイクロ波を入力側の整合回路を介してト
ランジスタの入力端に入力させ、トランジスタの出力端
から出力側の整合回路を介してマイクロ波を出力させ
る。
【０００３】このようなモノリシックマイクロ波装置に
おいて低雑音化を実現するためには、トランジスタ自体
の雑音が小さいことと、入力側及び出力側の各整合回路
がトランジスタに対して雑音最小値を与えるような最適
インピーダンスに整合していることとが重要な課題であ
る。モノリシックマイクロ波装置における整合回路は、
ウェハ面積を有効に利用すべくストリップラインをジグ
ザグ状に形成したリアクタンス，キャパシタ等を組み合
わせて構成されている。トランジスタにインピーダンス
を整合させるためには、そのストリップラインのライン
幅及び長さは、整合回路が形成される誘電体基板の誘電
率によって決まってしまう。
おいて低雑音化を実現するためには、トランジスタ自体
の雑音が小さいことと、入力側及び出力側の各整合回路
がトランジスタに対して雑音最小値を与えるような最適
インピーダンスに整合していることとが重要な課題であ
る。モノリシックマイクロ波装置における整合回路は、
ウェハ面積を有効に利用すべくストリップラインをジグ
ザグ状に形成したリアクタンス，キャパシタ等を組み合
わせて構成されている。トランジスタにインピーダンス
を整合させるためには、そのストリップラインのライン
幅及び長さは、整合回路が形成される誘電体基板の誘電
率によって決まってしまう。
【０００４】
【発明が解決しようとする課題】また、隣合う位置のス
トリップライン相互間の影響を防ぐために、一定以上の
間隔をあけてストリップラインを形成する必要がある。
従って、整合回路はトランジスタに比べて誘電体基板上
において大きな面積を占めており、このことがモノリシ
ックマイクロ波装置の小型化を実現する際の大きな阻害
要因となっているので、整合回路の小型化の要求が高ま
っている。
トリップライン相互間の影響を防ぐために、一定以上の
間隔をあけてストリップラインを形成する必要がある。
従って、整合回路はトランジスタに比べて誘電体基板上
において大きな面積を占めており、このことがモノリシ
ックマイクロ波装置の小型化を実現する際の大きな阻害
要因となっているので、整合回路の小型化の要求が高ま
っている。
【０００５】本発明はかかる事情に鑑みてなされたもの
であり、整合回路部分の誘電体基板上に誘電率が高い高
誘電体層を形成してストリップライン長を短縮すること
により、誘電体基板上において大きな構成面積を占めて
いる整合回路の占有面積を減少させて装置全体の小型化
を実現できるモノリシックマイクロ波装置を提供するこ
とを目的とする。
であり、整合回路部分の誘電体基板上に誘電率が高い高
誘電体層を形成してストリップライン長を短縮すること
により、誘電体基板上において大きな構成面積を占めて
いる整合回路の占有面積を減少させて装置全体の小型化
を実現できるモノリシックマイクロ波装置を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るモノリシッ
クマイクロ波装置は、誘電体基板上に、能動素子と、該
能動素子にそのインピーダンスを整合させたストリップ
ラインを有する入力側の整合回路及び出力側の整合回路
とを備えたモノリシックマイクロ波装置において、前記
誘電体基板と前記入力側の整合回路及び出力側の整合回
路の少なくとも一方との間に、前記ストリップラインよ
り誘電率が高い高誘電体層を設けたことを特徴とする。
クマイクロ波装置は、誘電体基板上に、能動素子と、該
能動素子にそのインピーダンスを整合させたストリップ
ラインを有する入力側の整合回路及び出力側の整合回路
とを備えたモノリシックマイクロ波装置において、前記
誘電体基板と前記入力側の整合回路及び出力側の整合回
路の少なくとも一方との間に、前記ストリップラインよ
り誘電率が高い高誘電体層を設けたことを特徴とする。
【０００７】
【作用】本発明のモノリシックマイクロ波装置において
は、高誘電体層の上に整合回路（ストリップライン）を
形成しているので、そのライン長を短くできる。以下、
この理由について説明する。
は、高誘電体層の上に整合回路（ストリップライン）を
形成しているので、そのライン長を短くできる。以下、
この理由について説明する。
【０００８】図１は一般的なマイクロストリップライン
の構成を示しており、図中11は誘電体基板（比誘電率ε
r ）である。誘電体基板11上に特定の特性インピーダン
スを有するストリップライン（比誘電率ε1）14が形成
され、誘電体基板11下面にはアース電極膜17が形成され
ている。誘電体基板11上における見かけの波長短縮率μ
は下記（１）式にて求められるので、真空空間において
波長λのマイクロ波のストリップライン14上での見かけ
の波長をλ1 とすると、λ1 は下記（２）式にて示す如
くなる。
の構成を示しており、図中11は誘電体基板（比誘電率ε
r ）である。誘電体基板11上に特定の特性インピーダン
スを有するストリップライン（比誘電率ε1）14が形成
され、誘電体基板11下面にはアース電極膜17が形成され
ている。誘電体基板11上における見かけの波長短縮率μ
は下記（１）式にて求められるので、真空空間において
波長λのマイクロ波のストリップライン14上での見かけ
の波長をλ1 とすると、λ1 は下記（２）式にて示す如
くなる。
【０００９】
【数１】
【００１０】ここで、誘電体基板11上に誘電体層（比誘
電率ε2）を設け、その誘電体層上にストリップライン1
4を形成した構成を考える。ストリップライン14上での
見かけの波長がλ1 であるマイクロ波は、このような構
成とすることによって、その見かけの波長λ2 は下記
（３）式にて示す如くなる。
電率ε2）を設け、その誘電体層上にストリップライン1
4を形成した構成を考える。ストリップライン14上での
見かけの波長がλ1 であるマイクロ波は、このような構
成とすることによって、その見かけの波長λ2 は下記
（３）式にて示す如くなる。
【００１１】
【数２】
【００１２】ここで、ε2 ＞ε1 とすると、マイクロ波
の見かけの波長を更に短くできるので、ストリップライ
ン14のライン長を短くしても、ストリップライン14は特
定の特性インピーダンスを有することができる。
の見かけの波長を更に短くできるので、ストリップライ
ン14のライン長を短くしても、ストリップライン14は特
定の特性インピーダンスを有することができる。
【００１３】
【実施例】以下、本発明の実施例について具体的に説明
する。
する。
【００１４】図２は本発明に係るモノリシックマイクロ
波装置の構成を示す斜視図である。図中１はGaAsの誘電
体基板（比誘電率12.7）である。誘電体基板１上には能
動素子としての電界効果トランジスタ（以下FET とい
う）２が設けられており、FET２の入力端2a及び出力端2
b近傍の誘電体基板１上には、TiO(比誘電率100)からな
る高誘電体層３，３が形成されている。一方の高誘電体
層３上には、ストリップライン４を有する入力側の整合
回路５が設けられ、このストリップライン４はFET ２の
入力端2aと接続されている。他方の高誘電体層３上に
は、ストリップライン４を有する出力側の整合回路６が
形成され、このストリップライン４はFET ２の出力端2b
と接続されている。誘電体基板１の下面には、アース用
の金属膜７が形成されている。なお、高誘電体層３とし
てのTiO 層は、スパッタ法にてTiの薄膜を形成した後、
プラズマCVD 法にて酸化処理して得られる。
波装置の構成を示す斜視図である。図中１はGaAsの誘電
体基板（比誘電率12.7）である。誘電体基板１上には能
動素子としての電界効果トランジスタ（以下FET とい
う）２が設けられており、FET２の入力端2a及び出力端2
b近傍の誘電体基板１上には、TiO(比誘電率100)からな
る高誘電体層３，３が形成されている。一方の高誘電体
層３上には、ストリップライン４を有する入力側の整合
回路５が設けられ、このストリップライン４はFET ２の
入力端2aと接続されている。他方の高誘電体層３上に
は、ストリップライン４を有する出力側の整合回路６が
形成され、このストリップライン４はFET ２の出力端2b
と接続されている。誘電体基板１の下面には、アース用
の金属膜７が形成されている。なお、高誘電体層３とし
てのTiO 層は、スパッタ法にてTiの薄膜を形成した後、
プラズマCVD 法にて酸化処理して得られる。
【００１５】図２に示す構成において、誘電体基板１の
厚さを125 μｍとすると、ストリップライン４の特性イ
ンピーダンスを例えば50Ωにするためには、そのライン
幅を90μｍとする必要がある。本発明では、入力側及び
出力側の整合回路５，６を形成すべき領域の誘電体基板
１上には高誘電体層３，３を設けているので、その部分
の誘電体基板１表面の実効比誘電率（ストリップライン
４に対する誘電率）を例えば20に設定すると、ストリッ
プライン４のライン長を、このような高誘電体層を設け
ない場合に比べて79％まで短縮できる。また、誘電体基
板１の厚さを同じとすれば、この実効比誘電率が高くな
ることにより、ストリップライン４の特性インピーダン
スを例えば50Ωに保つためには、そのライン幅も54μｍ
にまで短縮できる。
厚さを125 μｍとすると、ストリップライン４の特性イ
ンピーダンスを例えば50Ωにするためには、そのライン
幅を90μｍとする必要がある。本発明では、入力側及び
出力側の整合回路５，６を形成すべき領域の誘電体基板
１上には高誘電体層３，３を設けているので、その部分
の誘電体基板１表面の実効比誘電率（ストリップライン
４に対する誘電率）を例えば20に設定すると、ストリッ
プライン４のライン長を、このような高誘電体層を設け
ない場合に比べて79％まで短縮できる。また、誘電体基
板１の厚さを同じとすれば、この実効比誘電率が高くな
ることにより、ストリップライン４の特性インピーダン
スを例えば50Ωに保つためには、そのライン幅も54μｍ
にまで短縮できる。
【００１６】
【発明の効果】以上のように本発明では、入力側及び出
力側の整合回路と誘電体基板との間に高誘電率の誘電体
層を設けているので、各整合回路におけるストリップラ
インのライン長を従来に比べて短縮でき、整合回路の構
成面積を減少させてモノリシックマイクロ波装置の小型
化を実現できる。
力側の整合回路と誘電体基板との間に高誘電率の誘電体
層を設けているので、各整合回路におけるストリップラ
インのライン長を従来に比べて短縮でき、整合回路の構
成面積を減少させてモノリシックマイクロ波装置の小型
化を実現できる。
【図１】本発明に係るモノリシックマイクロ波装置の構
成を示す斜視図である。
成を示す斜視図である。
【図２】本発明におけるストリップラインのライン長短
縮を説明するための一般的なマイクロストリップライン
の構成図である。
縮を説明するための一般的なマイクロストリップライン
の構成図である。
１ 誘電体基板 ２ 電界効果トランジスタ（能動素子） ３ 高誘電体層 ４ ストリップライン ５ 入力側の整合回路 ６ 出力側の整合回路
Claims (1)
- 【請求項１】 誘電体基板上に、能動素子と、該能動素
子にそのインピーダンスを整合させたストリップライン
を有する入力側の整合回路及び出力側の整合回路とを備
えたモノリシックマイクロ波装置において、前記誘電体
基板と前記入力側の整合回路及び出力側の整合回路の少
なくとも一方との間に、前記ストリップラインより誘電
率が高い高誘電体層を設けたことを特徴とするモノリシ
ックマイクロ波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298170A JPH05110311A (ja) | 1991-10-17 | 1991-10-17 | モノリシツクマイクロ波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298170A JPH05110311A (ja) | 1991-10-17 | 1991-10-17 | モノリシツクマイクロ波装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110311A true JPH05110311A (ja) | 1993-04-30 |
Family
ID=17856111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298170A Pending JPH05110311A (ja) | 1991-10-17 | 1991-10-17 | モノリシツクマイクロ波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110311A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072205A (en) * | 1997-06-04 | 2000-06-06 | Nec Corporation | Passive element circuit |
| JP2002057535A (ja) * | 2000-06-28 | 2002-02-22 | Trw Inc | 高ダイナミック・レンジ低雑音増幅器 |
| JP2008035335A (ja) * | 2006-07-31 | 2008-02-14 | Toshiba Corp | 高周波回路基板およびその製造方法 |
-
1991
- 1991-10-17 JP JP3298170A patent/JPH05110311A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072205A (en) * | 1997-06-04 | 2000-06-06 | Nec Corporation | Passive element circuit |
| JP2002057535A (ja) * | 2000-06-28 | 2002-02-22 | Trw Inc | 高ダイナミック・レンジ低雑音増幅器 |
| JP2008035335A (ja) * | 2006-07-31 | 2008-02-14 | Toshiba Corp | 高周波回路基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0936312A (ja) | インダクタンス素子およびその製造方法 | |
| US5233313A (en) | High power field effect transistor amplifier | |
| EP0411919B1 (en) | Matching circuit for high frequency transistor | |
| US6570464B1 (en) | High frequency apparatus | |
| JPH05110311A (ja) | モノリシツクマイクロ波装置 | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| JPH04298105A (ja) | 半導体増幅器 | |
| KR100660652B1 (ko) | Ｍｍｉｃ형 전자기 노이즈 필터 및 이를 포함한 고주파집적회로소자 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| EP0973199A2 (en) | Semiconductor device comprising a composite layer structure | |
| JPH03278701A (ja) | 高周波増幅器 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPH11122009A (ja) | インピーダンス変換器 | |
| JPH11340709A (ja) | 回路基板およびそれを用いた電子装置 | |
| JP2518544B2 (ja) | マイクロ波集積回路 | |
| JPH0697708A (ja) | マイクロ波伝送線路 | |
| JP2812263B2 (ja) | 高周波回路 | |
| JPH02166803A (ja) | マイクロ波集積回路 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JPH11163272A (ja) | マイクロ波回路 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JPS60233911A (ja) | モノリシツク増幅器 | |
| JP3033704B2 (ja) | マイクロ波回路 | |
| JP3181149B2 (ja) | 高周波回路装置の製造方法 |