JP3297447B2 - 高周波多層回路基板調整法 - Google Patents

高周波多層回路基板調整法

Info

Publication number
JP3297447B2
JP3297447B2 JP18446691A JP18446691A JP3297447B2 JP 3297447 B2 JP3297447 B2 JP 3297447B2 JP 18446691 A JP18446691 A JP 18446691A JP 18446691 A JP18446691 A JP 18446691A JP 3297447 B2 JP3297447 B2 JP 3297447B2
Authority
JP
Japan
Prior art keywords
circuit board
line
frequency
impedance
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18446691A
Other languages
English (en)
Other versions
JPH0529808A (ja
Inventor
豊 田口
和生 江田
嘉茂 吉川
克行 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP18446691A priority Critical patent/JP3297447B2/ja
Publication of JPH0529808A publication Critical patent/JPH0529808A/ja
Application granted granted Critical
Publication of JP3297447B2 publication Critical patent/JP3297447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は少なくとも2層以上の基
板を積層して形成する高周波多層回路基板の調整方法等
に関するものである。
【0002】
【従来の技術】従来高周波回路用基板としてはテフロ
ン、アルミナ基板等が主として使用されてきた。テフロ
ン基板は誘電率は低いもののパターン形成の容易さ、低
コストであることなどから数GHz以下の周波数で使用
されている。
【0003】一方10GHz以上の周波数では損失が小
さくフォトリソグラフィー技術を使用して精度高くパタ
ーンを形成できるアルミナ基板が主として使用されてき
た。
【0004】これらの基板では導体パターンが表面に露
出しているためこのパターンの接続位置を変更する、も
しくはオープンスタブを適当な位置に接続して回路のイ
ンピーダンス調整を行うことが比較的容易にできた。
【0005】
【発明が解決しようとする課題】近年、移動体通信の発
達により主としてマイクロ波、及び準マイクロ波帯域で
使用する高周波回路の小型化の要求が強くなってきた。
高周波回路の小型化に有効な手段としては基板の誘電率
を上げる、基板を多層化する方法等が上げられる。ライ
ンの特性インピーダンスは基板厚みとライン幅、比誘電
率によって決る。
【0006】そのため基板の誘電率を高くすると線路イ
ンピーダンスが50オームのラインを形成しにくくな
る。50オームラインを形成するためには基板厚さに比
較してかなり狭いラインを形成する必要があり、パター
ン形成精度が問題となってくる。
【0007】例えば比誘電率が50の誘電体を高周波回
路基板として使用した場合に基板厚みが750μmのと
きにラインの特性インピーダンスが50オームとなるラ
イン幅は凡そ200μmである。また、50オームライ
ンのライン幅を広げるためには薄い誘電体基板を使用す
る必要があり、今度は基板厚み制御精度が問題であっ
た。
【0008】また電界効果トランジスタ(FET)など
の高周波で使用される能動デバイスは作成条件をコント
ロールしてもどうしても特性、特に入出力インピーダン
スにばらつきがでてしまう。さらに基板の誘電率、損
失、導電体の抵抗率には製造上ばらつきがある。
【0009】このような場合に基板を多層化して回路基
板を小型化にする方法では従来の単層回路基板と違い、
信号伝送ラインや電源ラインが内部に埋め込まれている
ために従来の単層基板で使用してきたような表面に露出
したパターンの接続位置を変更する、もしくはオープン
スタブを適当な位置に接続して回路のインピーダンス調
整を行うという方法が使用できない。そのため多層高周
波回路基板を使用できなかった。
【0010】
【課題を解決するための手段】本発明は、少なくとも2
層以上の基板を積層して形成する多層基板において、こ
の多層基板の最下面は接地されており、最上面に部品を
実装し、電源線もしくは信号線の少なくとも一方が中間
層を通る構造になっている高周波回路基板において、こ
の電源線もしくは信号線の上部に存在する電極をアース
電極とし、当該回路基板の作成後、もしくは当該回路基
板への部品実装後に、前記アース電極を削ることにより
前記電源線もしくは前記信号線のインピーダンスを変化
させ調整することを特徴とするものである。また、少な
くとも2層以上の基板を積層して形成する多層基板にお
いて、この多層基板の最下面は接地されており、最上面
に部品を実装し、電源線もしくは信号線の少なくとも一
方が中間層を通る構造になっている高周波回路基板にお
いて、当該回路基板の作成後、もしくは当該回路基板へ
の部品実装後に、前記電源線もしくは前記信号線の上部
にアース電極を形成することで、前記電源線もしくは前
記信号線のインピーダンスを変化させ調整することを特
徴とするものである。
【0011】
【作用】上記のような方法で高周波多層回路基板内の電
源線もしくは信号線のインピーダンスを変化させること
により回路を調整出来るようにするものである。
【0012】
【実施例】以下本発明の一実施例を図面を用いて説明す
る。まず信号線上部にアース電極がある場合とない場合
でどのようにインピーダンスが変化するかを説明する。
信号線上部にアース電極がある場合の断面図を(図
2)、ない場合の断面図を(図3)に示す。
【0013】同図において201は第1層目の誘電体、
202は第2層目の誘電体、203は最下層面のアース
電極、205は信号電極、204は最上部のアース電極
である。基板としては誘電率7のアルミナ基板、導電体
として印刷法によって形成した厚膜導電体を使用した。
【0014】基板厚さは250μm、信号線幅は250
μmとした場合の線路特性インピーダンスはアース電極
がある場合30オーム、アース電極がない場合は50オ
ームであった。
【0015】次に実施例として900MHz帯の増幅器
について説明する。本発明の斜視図を(図1)に示す。
同図において101は第1層目の誘電体、102は第2
層目の誘電体、103は最下層面のアース電極、104
は信号電極、105は最上部のアース電極、106は電
界効果トランジスタ(FET)、107,108は電源
ラインに接続されているバイパスコンデンサ、109、
110は信号ラインに接続されているDCカット用のカ
ップリングコンデンサ、111は入力端子、112は出
力端子、113はゲートバイアス供給端子、114はド
レイン電圧供給端子である。
【0016】信号電極の調整に使用している部分の透視
拡大図を(図4)に示す。401は誘電体基板,402
は信号電極,403はオープンスタブ,404は上部ア
ース電極である。また、この回路の入力インピーダンス
をスミスチャート上(図5)に示す。このように初期状
態ではインピーダンスの整合がとれていない。そこで
(図6)のように信号ラインに接続されたオープンスタ
ブ上のアース電極を削った後の入力インピーダンスをス
ミスチャート上(図7)に示す。このように信号ライン
上のアース電極を削ることにより入出力インピーダンス
の調整を行うことが出来た。
【0017】この実施例では信号電極上のアース電極を
削ることにより調整を行ったが、アース電極なしの状態
で設計しアース電極を形成することにより調整できるこ
とはいうまでもない。
【0018】またこの実施例ではインピーダンス調整用
としてオープンスタブを使用した例を用いたが、一般に
使用される調整法、例えばショートスタブ、電源ライン
を兼ねた調整パターンなどについても使用できることは
いうまでもない。
【0019】
【発明の効果】この調整方法を使用すれば従来調整不能
であった多層基板のインピーダンス調整を簡単に行うこ
とができ、小型の高周波回路基板を使用することが出来
る。またこの基板を使用すれば小型の高周波増幅器を構
成することができる。
【図面の簡単な説明】
【図1】本発明による高周波多層回路基板を使用した高
周波増幅器の斜視図
【図2】本発明による高周波多層回路基板の断面図
【図3】本発明による高周波多層回路基板の断面図
【図4】オープンスタブ付近の透視図
【図5】調整前の入力インピーダンスをしめす図
【図6】調整後のオープンスタブ付近の透視図
【図7】調整後の入力インピーダンスをしめす図
【符号の説明】
101 第1層目の誘電体 102 第2層目の誘電体 103 最下層面のアース電極 104 信号電極 105 最上部のアース電極 106 電界効果トランジスタ 107,108 バイパスコンデンサ 109,110 カップリングコンデンサ 111 入力端子 112 出力端子 113 ゲートバイアス供給端子 114 ドレイン電圧供給端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉川 嘉茂 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宮内 克行 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−9697(JP,A) 特開 平2−164098(JP,A) 特開 昭64−13796(JP,A) 特開 昭52−104032(JP,A) 特開 昭62−199101(JP,A) 特開 昭63−249394(JP,A) 実開 昭63−44502(JP,U)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも2層以上の基板を積層して形
    成する多層基板において、この多層基板の最下面は接地
    されており、最上面に部品を実装し、電源線もしくは信
    号線の少なくとも一方が中間層を通る構造になっている
    高周波回路基板において、この電源線もしくは信号線の
    上部に存在する電極をアース電極とし、当該回路基板の
    作成後、もしくは当該回路基板への部品実装後に、前記
    アース電極を削ることにより前記電源線もしくは前記
    号線のインピーダンスを変化させ調整することを特徴と
    する高周波多層基板調整法。
  2. 【請求項2】 少なくとも2層以上の基板を積層して形
    成する多層基板において、この多層基板の最下面は接地
    されており、最上面に部品を実装し、電源線もしくは信
    号線の少なくとも一方が中間層を通る構造になっている
    高周波回路基板において、当該回路基板の作成後、もし
    くは当該回路基板への部品実装後に、前記電源線もしく
    は前記信号線の上部にアース電極を形成することで、前
    記電源線もしくは前記信号線のインピーダンスを変化さ
    せ調整することを特徴とする高周波多層基板調整法。
JP18446691A 1991-07-24 1991-07-24 高周波多層回路基板調整法 Expired - Fee Related JP3297447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18446691A JP3297447B2 (ja) 1991-07-24 1991-07-24 高周波多層回路基板調整法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18446691A JP3297447B2 (ja) 1991-07-24 1991-07-24 高周波多層回路基板調整法

Publications (2)

Publication Number Publication Date
JPH0529808A JPH0529808A (ja) 1993-02-05
JP3297447B2 true JP3297447B2 (ja) 2002-07-02

Family

ID=16153650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18446691A Expired - Fee Related JP3297447B2 (ja) 1991-07-24 1991-07-24 高周波多層回路基板調整法

Country Status (1)

Country Link
JP (1) JP3297447B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9400261A (nl) * 1994-02-22 1995-10-02 Hollandse Signaalapparaten Bv Werkwijze voor het vervaardigen van een multilayer microwave board alsmede op deze wijze verkregen boards.
JPH08116201A (ja) * 1994-10-18 1996-05-07 Nec Corp インピーダンス変換装置
US6075423A (en) * 1997-11-26 2000-06-13 Intel Corporation Controlling signal trace characteristic impedance via a conductive epoxy layer

Also Published As

Publication number Publication date
JPH0529808A (ja) 1993-02-05

Similar Documents

Publication Publication Date Title
WO2006022093A1 (ja) アンテナスイッチモジュール
JP2001320203A (ja) キャパシタ補償回路を持つコームライン構造の無線フィルタ
EP0013174B1 (en) Microwave oscillator
US6278356B1 (en) Flat, built-in resistors and capacitors for a printed circuit board
JP3297447B2 (ja) 高周波多層回路基板調整法
US6965285B2 (en) Filter circuit
JP3190236B2 (ja) 高周波90度分配合成回路
JPH07106759A (ja) 薄膜多層基板
JP2000106501A (ja) 電力分配回路、電力合成回路
JP3510181B2 (ja) 高周波増幅器を有する積層電子部品
JP2803452B2 (ja) マイクロフォニック効果を抑制する共振回路要素
JP3077636B2 (ja) モノリシックマイクロ波集積回路
JPS60124851A (ja) マイクロ波集積回路装置
JPH05160605A (ja) 高周波回路部品
Bikiny et al. Ka-band Lange coupler in multilayer thick-film technology
JP3141350B2 (ja) 発振回路の発振周波数の調整方法
US10772193B1 (en) Wideband termination for high power applications
JP2781557B2 (ja) マイクロ波集積回路用受動回路装置
JP2812263B2 (ja) 高周波回路
JP2004014834A (ja) 印刷抵抗付きマイクロ波回路
WO2007080529A1 (en) Shielded cross-tie coplanar waveguide structure
JPH0529852A (ja) 高周波多層回路基板とその作成法
JP2853480B2 (ja) バラクタ装荷共振器
JPH06283909A (ja) マイクロストリップラインの回路素子
JPH03261202A (ja) マイクロ波半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees