CN107799494A - Ltcc超多层生瓷直通孔版图设计及制造工艺 - Google Patents

Ltcc超多层生瓷直通孔版图设计及制造工艺 Download PDF

Info

Publication number
CN107799494A
CN107799494A CN201711070876.3A CN201711070876A CN107799494A CN 107799494 A CN107799494 A CN 107799494A CN 201711070876 A CN201711070876 A CN 201711070876A CN 107799494 A CN107799494 A CN 107799494A
Authority
CN
China
Prior art keywords
hole
manufacturing process
clear opening
super multi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711070876.3A
Other languages
English (en)
Inventor
薛峻
周冬莲
张辉
何荣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Electronic Research Institute Anhui Co., Ltd.
Original Assignee
North Electronic Research Institute Anhui Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Electronic Research Institute Anhui Co., Ltd. filed Critical North Electronic Research Institute Anhui Co., Ltd.
Priority to CN201711070876.3A priority Critical patent/CN107799494A/zh
Publication of CN107799494A publication Critical patent/CN107799494A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种LTCC超多层生瓷直通孔版图设计及制造工艺，超多层生瓷带采用直通孔方式进行导体互连时，生瓷带上的通孔由焊盘覆盖，焊盘包括一半圆环形区域和半圆环形区域最大直径处与信号线连接形成的过渡区；通孔的一部分由半圆环形区域包围，另一部分由过渡区包围。通过改变焊盘的设计形状及增大设计尺寸，加大焊盘的覆盖区域，当通孔与焊盘根部浆料塌陷造成导带断裂时，不影响基板的电气连接。根据生瓷带的厚度设计不同孔径的通孔，使通孔更易于充分填充。

Description

LTCC超多层生瓷直通孔版图设计及制造工艺
技术领域
本发明涉及一种涉及LTCC超多层生瓷直通孔版图设计规范及制造工艺。
背景技术
LTCC是将低温烧结陶瓷粉通过流延制成厚度精确而且致密的生瓷带，在生瓷带上利用激光打孔、填孔、精密导体浆料印刷等工艺制出所需要的电路图形，然后将多层生瓷片叠压在一起，在几百个大气压下进行等静压层压。内外电极可分别使用银、金等金属，在850℃峰值温度下烧结，制成三维空间互不干扰的高密度电路。图1为LTCC工艺简易流程图。
LTCC基板通过金属化通孔实现层间多层导体互连，在版图设计中通孔Via的设计可以采用交错孔设计（图2a）和直通孔设计（图2b），
结合图3a、图3b所示，通孔设计规则如下：
1、焊盘Cover Pad形状：圆形或方形
2、尺寸规则：
D2=D1+(0.1mm～0.2mm)
1)当 D1=0.1mm(4mils)时，D2=D1+0.1mm
2）当 D1=0.15mm(6mils)时，D2=D1+（0.1mm～0.15mm）
3）当 D1=0.2mm(8mils)时，D2=D1+0.15mm
其中，D1为通孔Via直径，单位：mm；D3为焊盘圆形或方形区域最大径。
3、当版图采用直通孔设计时各层通孔Via相对位置相同，叠片时生瓷片层层堆叠，使通孔区域的浆料膜厚远远高于与之相连的导带（信号线）的膜厚。在层压工序，用等静压机将生瓷坯压紧成为一个密实的生瓷体时，覆盖焊盘（Cover Pad）与信号线连接处的浆料在压力的作用下产生塌陷，造成导带断裂，如图4a、图4b所示）。因此超多层生瓷直通孔一直以来都是LTCC工艺加工的禁忌。
发明内容
本发明所要解决的技术问题是提供一种LTCC超多层生瓷直通孔版图设计及制造工艺，加大焊盘的覆盖区域，当通孔与焊盘根部浆料塌陷造成导带断裂时，不影响基板的电气连接。
为解决上述技术问题，本发明采用的技术方案为：
一种LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，超多层生瓷带采用直通孔方式进行导体互连时，生瓷带上的通孔由焊盘覆盖，焊盘包括一半圆环形区域和半圆环形区域最大直径处与信号线连接形成的过渡区；通孔的一部分由半圆环形区域包围，另一部分由过渡区包围。
焊盘尺寸规则：
D3=D1+(0.2mm～0.45mm)，H=0.2mm～0.35mm；
其中，D1为通孔孔径，单位：mm；D3为焊盘半圆环形区域最大径，单位：mm；H为过渡区的长度，即通孔圆心至信号线的距离，单位：mm。
当 D1=0.1mm时，D3=D1+0.2mm，H=0.2mm。
当 D1=0.15mm时，D3=D1+0.35mm，H=0.25mm。
当 D1=0.2mm时，D3=D1+0.45mm，H=0.35mm。
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=50μm，D1=0.1mm～0.15mm。
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=114μm，D1=0.15mm～0.2mm。
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=165μm，D1=0.15mm～0.2mm。
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=254μm，D1=0.2mm。
通孔填充工艺包括：采用模板从生瓷带的背面即聚脂膜面对通孔进行印刷填充。
本发明所达到的有益效果：
1、通过改变焊盘的设计形状及增大设计尺寸，加大焊盘的覆盖区域，当通孔与焊盘根部浆料塌陷造成导带断裂时，不影响基板的电气连接。
2、根据生瓷带的厚度设计不同孔径的通孔，使通孔更易于充分填充。
3、采用模板从生瓷带的背面（即聚脂膜面）对通孔进行印刷填充，有以下优势：
1)可以有效防止生瓷片被填孔浆料沾污。
2)当刮板头从模板脱离时由于浆料张力的作用，浆料会在通孔附近形成凸起。这些多余的凸起浆料可以用刀片在聚脂膜面刮除，以减少浆料堆积。
3)可以根据需要合并填孔模板，即不同设计层的通孔使用同一块填孔模板，节约成本。
附图说明
图1 LTCC工艺简易流程图；
图2a 交错孔；
图2b 直通孔；
图3a、3b 通孔设计示意图；
图4a 导带折断示意图；
图4b 图4a的导带折断俯视图；
图5a、图5b 通孔及焊盘设计示意图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本技术方案及特点
1.1 设计规则，如图5a、图5b所示：
1、焊盘Cover Pad形状：水滴状，包括一半圆环形区域和半圆环形区域最大直径与信号线连接形成的过渡区；通孔Via的一部分由半圆环形区域包围，另一部分由过渡区包围。
2、焊盘Cover Pad尺寸规则
D3=D1mm+(0.2mm～0.45mm)，H=0.2mm～0.35mm
1）当 D1=0.1mm(4mils)时，D3=D1+0.2mm，H=0.2mm；
2）当 D1=0.15mm(6mils)时，D3=D1+0.35mm，H=0.25mm；
3）当 D1=0.2mm(8mils)时，D3=D1+0.45mm，H=0.35mm；
其中，D1为通孔Via孔径，单位：mm；D3为焊盘半圆环形区域最大径，单位：mm；H为过渡区的长度，即通孔圆心至信号线的距离，单位：mm；
3、通孔Via及焊盘Cover Pad设计图。
1.2 用于制作带通孔的LTCC基板生瓷带厚度t与通孔孔径D1设计规则
常用生瓷带厚度t有：50μm、114μm、165μm、254μm四种：
1、当t=50μm，D1=0.1mm～0.15mm；
2、当t=114μm和t=165μm，D1=0.15mm～0.2mm；
3、当t=254μm，D1=0.2mm。
1.3 通孔填充工艺设计
1、生瓷带膜加工，从生瓷的背面（即聚脂膜面）对通孔进行填充；
2、采用模板印刷填孔；
3、模板开孔数据：相对生瓷打孔数据镜像；
4、模板开孔尺寸：D1+0.1mm；
5、模板材料：0.05mm厚度不锈钢板。
1.4 技术方案具有的主要特点
1、通过改变Cover Pad的设计形状及增大设计尺寸，加大Cover Pad的覆盖区域，当通孔Via与焊盘Cover Pad根部浆料塌陷造成导带断裂时，不影响基板的电气连接。
2、根据生瓷带的厚度设计不同孔径的通孔，使通孔更易于充分填充。
3、采用不锈钢模板从生瓷的背面（即聚脂膜面）对通孔进行印刷填充，有以下优势：
1)可以有效防止生瓷片被填孔浆料沾污；
2)当刮板头从模板脱离时由于浆料张力的作用，浆料会在通孔附近形成凸起。这些多余的凸起浆料可以用刀片在聚脂膜面刮除，以减少浆料堆积；
3)可以根据需要合并填孔模板，即不同设计层的通孔使用同一块填孔模板，节约成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，超多层生瓷带采用直通孔方式进行导体互连时，生瓷带上的通孔由焊盘覆盖，焊盘包括一半圆环形区域和半圆环形区域最大直径处与信号线连接形成的过渡区；通孔的一部分由半圆环形区域包围，另一部分由过渡区包围。
2.根据权利要求1所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
焊盘尺寸规则：
D3=D1+(0.2mm～0.45mm)，H=0.2mm～0.35mm；
其中，D1为通孔孔径，单位：mm；D3为焊盘半圆环形区域最大径，单位：mm；H为过渡区的长度，即通孔圆心至信号线的距离，单位：mm。
3.根据权利要求2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
当 D1=0.1mm时，D3=D1+0.2mm，H=0.2mm。
4.根据权利要求2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
当 D1=0.15mm时，D3=D1+0.35mm，H=0.25mm。
5.根据权利要求2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
当 D1=0.2mm时，D3=D1+0.45mm，H=0.35mm。
6.根据权利要求1或2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=50μm，D1=0.1mm～0.15mm。
7.根据权利要求1或2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=114μm，D1=0.15mm～0.2mm。
8.根据权利要求1或2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=165μm，D1=0.15mm～0.2mm。
9.根据权利要求1或2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，
每层生瓷带厚度t与通孔孔径D1设计规则：
当t=254μm，D1=0.2mm。
10.根据权利要求1或2所述的LTCC超多层生瓷直通孔版图设计及制造工艺，其特征是，通孔填充工艺包括：采用模板从生瓷带的背面即聚脂膜面对通孔进行印刷填充。
CN201711070876.3A 2017-11-03 2017-11-03 Ltcc超多层生瓷直通孔版图设计及制造工艺 Pending CN107799494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711070876.3A CN107799494A (zh) 2017-11-03 2017-11-03 Ltcc超多层生瓷直通孔版图设计及制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711070876.3A CN107799494A (zh) 2017-11-03 2017-11-03 Ltcc超多层生瓷直通孔版图设计及制造工艺

Publications (1)

Publication Number Publication Date
CN107799494A true CN107799494A (zh) 2018-03-13

Family

ID=61549152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711070876.3A Pending CN107799494A (zh) 2017-11-03 2017-11-03 Ltcc超多层生瓷直通孔版图设计及制造工艺

Country Status (1)

Country Link
CN (1) CN107799494A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554647A (zh) * 2020-05-19 2020-08-18 上海先方半导体有限公司 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302964A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 高速信号伝送用回路基板
US5446246A (en) * 1992-07-29 1995-08-29 International Business Machines Corporation MLC conductor pattern off-set design to eliminate line to via cracking
CN1238660A (zh) * 1994-11-16 1999-12-15 国际商业机器公司 在电路板上形成焊接区的方法
JP2004363975A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 高周波回路
CN101395979A (zh) * 2006-03-03 2009-03-25 日本电气株式会社 多层衬底中从过孔互连到平面传输线的宽频带过渡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446246A (en) * 1992-07-29 1995-08-29 International Business Machines Corporation MLC conductor pattern off-set design to eliminate line to via cracking
JPH06302964A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 高速信号伝送用回路基板
CN1238660A (zh) * 1994-11-16 1999-12-15 国际商业机器公司 在电路板上形成焊接区的方法
JP2004363975A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 高周波回路
CN101395979A (zh) * 2006-03-03 2009-03-25 日本电气株式会社 多层衬底中从过孔互连到平面传输线的宽频带过渡

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554647A (zh) * 2020-05-19 2020-08-18 上海先方半导体有限公司 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法
CN111554647B (zh) * 2020-05-19 2022-04-19 上海先方半导体有限公司 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法

Similar Documents

Publication Publication Date Title
JP5779227B2 (ja) 半導体装置の製造方法
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP2007142406A (ja) エンベデッド印刷回路基板の製作方法
TWI612860B (zh) 電子電路模組
US9854663B2 (en) Radio frequency module
KR20190100393A (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
JP6495740B2 (ja) 電子素子実装用基板および電子装置
CN107734877B (zh) 一种柔性线路板及其激光制备工艺
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
CN107799494A (zh) Ltcc超多层生瓷直通孔版图设计及制造工艺
JP2010021386A (ja) セラミック部品の製造方法
CN107211547B (zh) 多层陶瓷基板及其制造方法
US9664874B2 (en) Substrate for mounting imaging element, and imaging device
CN108781502A (zh) 多连片布线基板、布线基板以及多连片布线基板的制造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
CN104254191B (zh) 无芯层封装基板及其制作方法
JP5851860B2 (ja) 多層配線基板及びその製造方法
JP2006013318A (ja) 多層基板及び高周波電子部品、並びにその製造方法
JP3916136B2 (ja) セラミック基板
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP6205834B2 (ja) 樹脂多層基板
US20230070377A1 (en) Integrated structure of circuit mold unit of ltcc electronic device
CN105916295B (zh) 空腔基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180313