JP2006013318A - 多層基板及び高周波電子部品、並びにその製造方法 - Google Patents
多層基板及び高周波電子部品、並びにその製造方法 Download PDFInfo
- Publication number
- JP2006013318A JP2006013318A JP2004191352A JP2004191352A JP2006013318A JP 2006013318 A JP2006013318 A JP 2006013318A JP 2004191352 A JP2004191352 A JP 2004191352A JP 2004191352 A JP2004191352 A JP 2004191352A JP 2006013318 A JP2006013318 A JP 2006013318A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- groove
- dividing
- resin member
- frequency electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 複数のセラミック層を積層してなり、第1の分割溝で区画された領域に回路素子が配置され、前記第1の分割溝を含む前記多層基板の一主面の略全体を樹脂部材で被覆し、前記回路素子を封止し、前記樹脂部材で被覆した側の裏面に、前記第1の分割溝と透視的同一箇所に第2の分割溝を有する多層基板とした。
【選択図】 図1
Description
近年、半導体素子の動作時発熱が大きくなって来ているが、この発熱は半導体素子自身及び、他の電子部品の動作に影響を及ぼす。このため前記発熱を効率的に放熱することが回路基板の重要な要求特性の一つとなっている。そこで回路基板材料として放熱性、電気的特性、機械的強度等に優れた機能材料であるAl2 O3 などのセラミックスが多用されている。
このようなLTCC技術による高周波電子部品は、1000℃以下で焼結可能な低温焼結セラミックス材料と、これと同時焼成可能な導体ペーストを用いて構成される場合が多い。
例えば、ドクターブレード等によりキャリアフィルムに塗こう形成(キャスティング)したセラミックスグリーンシートを用い、所望形状に切断した前記グリーンシートに、キャパシタンス素子やインダクタンス素子を構成する回路パターン(電極パターン)をAgやCuなどの導体ペーストで形成し、さらに孔開け装置によりグリーンシートの上下を貫通するビアホールを形成する。次いで、各グリーンシートに形成したビアホールに、AgやCuなどの金属を主成分とする導体ペーストを印刷充填し、そして前記グリーンシートを必要枚数重ね、積層、圧着し、その後、必要な寸法に切断し、グリーンシートと導体ペーストとの積層体して、これを同時焼成する。
最近、このようなLTCC技術を前記基板に採用し、キャパシタンス素子、インダクタンス素子の少なくとも一部を電極パターンにより積層内蔵するとともに、キャビティーを形成して、このキャビティーにベアチップ状態の半導体素子を実装し、前記回路素子を樹脂部材により樹脂封止することが行われている。以下、セラミックと電極パターンとを積層し、焼結した基板を多層基板と呼ぶ。また前記多層基板に回路素子を搭載し、個片に分割してなる部品を高周波電子部品と呼ぶ。
例えば特許文献1には、分割溝Mが形成されたセラミック基板150の主面に、半導体素子が搭載され、前記半導体素子200と基板150主面に形成された接続端子とがワイヤW等により電気的に接続され、樹脂樹脂20で封止された複数の半導体装置が得られる樹脂封止基板1が開示されている(図13参照)。そして、前記樹脂封止基板1を分割溝Mの方向から折り曲げて、個片の基板に分割して、半導体装置(高周波電子部品)としている。
このような高周波電子部品では、図12に示した高周波電子部品300のように、前記バリがオーバーハング状に外周に突き出る(図中破線円部)ため、外形寸法がばらついてしまい、外形寸法の規格が満足できないという問題があった。また前記バリはマザーボードへの実装の際に、他の回路部品と接触干渉する場合があり、部品搭載精度の著しく劣化させ、オープン不良、ショート不良を生じさせる。
さらには、前記樹脂封止基板1は、多数個の高周波電子部品が隣接して形成されているので、前記バリの発生した半導体装置と隣接する半導体装置には、封止部に欠けが発生してしまう。樹脂部に発生する欠けは、基板表面に実装された半導体素子200やワイヤWを露出させる場合があり、気密性を著しく損ねる場合があった。
本発明においては、前記第2の分割溝の幅を、前記第1の分割溝の幅よりも広く構成するのが好ましい。また、前記第2の分割溝の深さを、前記第1の分割溝の深さよりも深く構成するのも好ましい。
前記第1及び第2に分割溝に加え、前記樹脂部材の表面の、前記第1及び第2の分割溝と透視的同一箇所に第3の分割溝を形成し、第3の分割溝を起点として分割するのも好ましい。
本発明においては、前記樹脂部材をガラス転移温度以上に加熱保持し、前記多層基板を分割するのも好ましい。
各図において、1は多層基板、5はセラミック層、M1(10a,10b),M2(15a,15b)は分割溝、20は回路素子を被覆している封止樹脂、50は多層基板1の内部に形成された内部配線層、100は多層基板1の裏面に形成された端子電極等の裏面配線層、110は多層基板1の表面に形成された表面配線層、200は積層基板1に実装される半導体素子等の回路素子である。
図4は、多層基板の断面拡大図である。分割溝M1,M2で区切られた前記単位区画には、それぞれ内部配線層50が形成される。前記内部配線層50は、セラミック層5に形成され、コンデンサを形成する容量電極、インダクタを形成するライン電極、グランド電極などを構成している。また、セラミック層の厚み方向には、前記内部配線層50間の接続や、端子電極との接続を行うビアホール導体が形成されている。また、表面には、回路素子200を搭載するための電極パッドや、ワイヤボンディングパッド等の表面配線層110が形成されている。裏面(実装面側)には、多層基板1をマザーボードに接続するための端子電極等の裏面配線層100が形成されている。多層基板の裏面には、グランド電極となる裏面導体層を形成する場合もある。
前記セラミックグリーンシートは、低温焼成セラミック材料と適量の有機バインダや有機溶剤とを共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして形成される。前記本実例では多層基板の構成するセラミック材料としてAl−Si−Ba−O系の低温焼成セラミック材料を用いた。このセラミック材料は、Al2O3、SiO2、TiO2、Bi2O3、CuO、Mn3O4主成分とし、SrCO3、Na2CO3、K2CO3を副成分とするものであり、7〜9の誘電率、240 MPa以上の3点曲げ強度(JIS R 1601、試料:長さ36mm、幅4mm、厚さ3mm、支点間距離30mm)、及び110GPa以上のヤング率を有し、LTCC材料としては高い抗折強度及びヤング率を有するものである。
他の低温焼成セラミック材料としては、例えば低誘電率(比誘電率5〜10)のAl−Mg−Si−Gd−O系誘電体材料、Mg2SO4からなる結晶相とSi−Ba−La−B−O系からなるガラス等からなる誘電体材料、Al−Si−Sr−O系誘電体材料、Al−Si−Ba−O系誘電体材料、高誘電率(比誘電率50以上)のBi−Ca−Nb−O系誘電体材料等様々な材料が開発されている。セラミック積層基板には、これらの低温焼成セラミック材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミック層に応じて低誘電率の材料、高誘電率の材料を組み合わせて用いる場合もある。
分割溝M1,M2は、焼結前の多層基板にカッター刃により、前記多層基板の表面に形成された位置決め用マークを基準とし、画像認識させて切込んで形成する。位置決めマークは、セラミック層に形成されたビアホールを基準として、着色されたガラスセラミックペーストを印刷してライン状、或いは円形、多角形状に形成されている。前記位置決めマークを基準として分割溝を形成することで、多層基板内に形成された電極パターンを精度良く区画することが出来、本実施例においては分割溝M1、M2のずれを60μm以下としている。
図5は多層基板の断面図であり、分割溝部を拡大したものである。カッター刃の開角度が大きくなると、カッター刃の接触圧で、切込み時に焼結前のセラミック層が弾性変形し、さらに所定の切込み深さまで分割溝を形成するようにカッター刃を押し込むと、セラミック層は塑性変形して、前記カッター刃を抜いた後もR状の変形が残る。カッター刃の開角度が70°以下であると、そのR状態は、なだらかな曲面に形成され、分割の際に個片の多層基板の縁部が当接して欠けや、クラックなどが生じるのを防ぐことが出来る。前記Rを分割溝の深さの1/2以下とするのが好ましい。
表面側の分割溝M1が深いと封止樹脂が溝部に回り込みにくく、分割溝部に空孔として残り、場合によっては、回路素子200まで至る連続気孔を形成する場合がある。このような気孔の存在は、多層基板の気密性を著しく損ねる。また、多層基板が分割溝部で工程途中割れない程度の強度を保ちながら、樹脂封止後の分割を容易とする等の観点から、好まし溝深さの関係は、1.1×d1≦d2であり、分割溝の溝深さの総和d1+d2は、多層基板の厚みDに対して、(d1+d2)<0.5×Dとするのが好ましい。本実施例では、焼結後の表面側の分割溝M1の溝深さd1を90μm〜100μm、溝幅t1を40μm〜60μm、裏面側の分割溝M2の溝深さd2を110μm〜120μm、溝幅t2を70μm〜90μmとしている。
回路素子200が搭載される側の分割溝M1の深さd1に対して、裏面側に形成する分割溝M2の溝深さd2を深く形成すると、分割溝M2を拡げるような力を加えることにより、境界部を折割って分割しても、裏面側の分割溝M2から発生した亀裂が常に表面側の分割溝M1に到達し、バリやカケを発生させることなく分割することができる。また、後述する封止樹脂部の分割は、前記分割溝M1を起点として始まるため、前記封止樹脂部でバリ或いは欠けの発生を抑止することが出来る。
なお多層基板の一面側全面に樹脂封止を行っても良いが、図4、図5に示すように、多層基板の縁部の耳部で、基板表面を露出させるのが好ましい。この部分を樹脂封止しないことで、樹脂使用量を減じることが出来る。また、前記耳部には分割溝形成時等の製造工程で利用される位置決めマークが形成されており、分割溝も現れているので、これらを画像認識して封止樹脂部の表面に分割溝を形成する際に利用することが出来る。このため、図10に示すように前記封止樹脂部に第3の分割溝M3を形成する場合には、多層基板の分割溝と、透視的同一箇所に形成することが出来る。第3の分割溝M3は、カッター刃やレーザー照射により形成することが出来る。レーザーを用いれば、一度に分割溝と印字を同じ工程で形成できるので好ましい。
なお分割の際には、また多層基板1を封止樹脂20のガラス転移点よりも高い温度に保った状態で分割するのが好ましい。支持プレートをヒータ等で加熱し、樹脂部材をそのガラス転移温度以上とすれば、強度および弾性率が低くなるため、容易に、精度良く分割することが出来る。好ましくは、ガラス転移温度+5℃〜ガラス転移温度+30℃とする。
さらに、樹脂部材20に第3の分割溝M3を形成しておけば、封止部材20の破断のきっかけとなり、より精度良く分割することが出来る。
そして2方向から分割することで、分割溝M1,M2に沿って容易かつ正確に分割することが出来、得られる高周波電子部品の樹脂部にバリや欠けが発生することを有効に防止することができた。
5 セラミック層
20 樹脂部材
10a,10b,M1 第1の分割溝
15a,15b,M2 第2の分割溝
50 内部配線層
100 裏面配線層
110 表面配線層
200 回路素子
Claims (7)
- 複数のセラミック層を積層してなる多層基板であって、前記多層基板の一面側には第1の分割溝が形成され、前記第1の分割溝で区画された領域に回路素子が配置され、前記第1の分割溝を含む前記多層基板の一主面の略全体を樹脂部材で被覆して前記回路素子を封止し、前記樹脂部材で被覆した側の裏面に、前記第1の分割溝と透視的同一箇所に第2の分割溝を有することを特徴とする多層基板。
- 前記第2の分割溝の幅が、前記第1の分割溝の幅よりも広いことを特徴とする請求項1に記載の多層基板。
- 前記第2の分割溝の深さが、前記第1の分割溝の深さよりも深いことを特徴とする請求項1又は2に記載の多層基板。
- 前記樹脂部材の表面の、前記第1及び第2の分割溝と透視的同一箇所に第3の分割溝を形成したことを特徴とする請求項1乃至5のいずれかに記載の多層基板。
- 請求項1乃至4のいずれかに記載の多層基板を、第1及び第2の分割溝に沿って分割してなることを特徴とする高周波電子部品。
- 請求項5に記載の高周波電子部品の製造方法であって、前記多層基板の第2の分割溝を拡げる力を加え、樹脂部材を被覆した主面側に折って、前記セラミック層と樹脂部材の少なくとも一部が破断するが樹脂部材の一部が繋がった状態とし、さらに樹脂部材側から裏面側に折り、個片の多層基板に分割して高周波電子部品としたことを特徴とする高周波電子部品の製造方法。
- 前記樹脂部材をガラス転移温度以上に加熱保持し、前記多層基板を分割することを特徴とする請求項6に記載の高周波電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004191352A JP4505803B2 (ja) | 2004-06-29 | 2004-06-29 | 高周波電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004191352A JP4505803B2 (ja) | 2004-06-29 | 2004-06-29 | 高周波電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006013318A true JP2006013318A (ja) | 2006-01-12 |
JP4505803B2 JP4505803B2 (ja) | 2010-07-21 |
Family
ID=35780166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004191352A Expired - Lifetime JP4505803B2 (ja) | 2004-06-29 | 2004-06-29 | 高周波電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4505803B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1835531A2 (en) * | 2006-03-17 | 2007-09-19 | Hitachi Metals, Ltd. | Semiconductor device |
JP2008028065A (ja) * | 2006-07-20 | 2008-02-07 | Denso Corp | セラミック基板の製造方法 |
JP2008227416A (ja) * | 2007-03-15 | 2008-09-25 | Tdk Corp | 集合基板、その製造方法及び電子部品の製造方法 |
JP2012084642A (ja) * | 2010-10-08 | 2012-04-26 | Stanley Electric Co Ltd | セラミック多層配線基板の製造方法 |
JP2012109355A (ja) * | 2010-11-16 | 2012-06-07 | Murata Mfg Co Ltd | 多層フェライト基板及び電子部品の製造方法 |
CN103000564A (zh) * | 2011-09-14 | 2013-03-27 | 株式会社村田制作所 | 电子部件模块的制造方法 |
JP2015191909A (ja) * | 2014-03-27 | 2015-11-02 | 京セラ株式会社 | 多数個取りセラミック基板およびセラミック基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359660U (ja) * | 1989-10-12 | 1991-06-12 | ||
JPH0661417A (ja) * | 1992-06-10 | 1994-03-04 | Origin Electric Co Ltd | 半導体装置,電子回路装置,それらの製造方法および製造装置 |
JPH06310821A (ja) * | 1993-04-27 | 1994-11-04 | Nikko Electron Kk | セラミックパッケージ集合体及びその分割方法並びにセラミックパッケージの組立方法 |
JP2002110716A (ja) * | 2000-09-29 | 2002-04-12 | Kyocera Corp | 半導体装置の製造方法 |
JP2002289742A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2004
- 2004-06-29 JP JP2004191352A patent/JP4505803B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359660U (ja) * | 1989-10-12 | 1991-06-12 | ||
JPH0661417A (ja) * | 1992-06-10 | 1994-03-04 | Origin Electric Co Ltd | 半導体装置,電子回路装置,それらの製造方法および製造装置 |
JPH06310821A (ja) * | 1993-04-27 | 1994-11-04 | Nikko Electron Kk | セラミックパッケージ集合体及びその分割方法並びにセラミックパッケージの組立方法 |
JP2002110716A (ja) * | 2000-09-29 | 2002-04-12 | Kyocera Corp | 半導体装置の製造方法 |
JP2002289742A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1835531A2 (en) * | 2006-03-17 | 2007-09-19 | Hitachi Metals, Ltd. | Semiconductor device |
JP2007250943A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi Metals Ltd | 半導体装置 |
US7948059B2 (en) | 2006-03-17 | 2011-05-24 | Hitachi Metals, Ltd. | Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate |
JP2008028065A (ja) * | 2006-07-20 | 2008-02-07 | Denso Corp | セラミック基板の製造方法 |
JP2008227416A (ja) * | 2007-03-15 | 2008-09-25 | Tdk Corp | 集合基板、その製造方法及び電子部品の製造方法 |
JP4678382B2 (ja) * | 2007-03-15 | 2011-04-27 | Tdk株式会社 | 集合基板、その製造方法及び電子部品の製造方法 |
JP2012084642A (ja) * | 2010-10-08 | 2012-04-26 | Stanley Electric Co Ltd | セラミック多層配線基板の製造方法 |
JP2012109355A (ja) * | 2010-11-16 | 2012-06-07 | Murata Mfg Co Ltd | 多層フェライト基板及び電子部品の製造方法 |
CN103000564A (zh) * | 2011-09-14 | 2013-03-27 | 株式会社村田制作所 | 电子部件模块的制造方法 |
JP2013062387A (ja) * | 2011-09-14 | 2013-04-04 | Murata Mfg Co Ltd | 電子部品モジュールの製造方法 |
JP2015191909A (ja) * | 2014-03-27 | 2015-11-02 | 京セラ株式会社 | 多数個取りセラミック基板およびセラミック基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4505803B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10045436B2 (en) | Printed circuit board and method of manufacturing the same | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
US5276963A (en) | Process for obtaining side metallization and articles produced thereby | |
JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP4505803B2 (ja) | 高周波電子部品の製造方法 | |
JP2010171275A (ja) | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 | |
EP2120522A1 (en) | Method for the production of laminated ceramic electronic parts | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
JP2018046266A (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP4511311B2 (ja) | 多数個取り配線基板および電子装置 | |
JP6290666B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP4458999B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
JP4038616B2 (ja) | 多層セラミック基板の製造方法 | |
JP4822921B2 (ja) | セラミック基板、電子部品収納用パッケージ、電子装置、およびこれらの製造方法 | |
JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
WO2013058287A1 (ja) | 連結配線基板の製造方法および連結配線基板 | |
JP2005217099A (ja) | 多数個取り配線基板 | |
JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 | |
JP4991190B2 (ja) | 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
JP4646825B2 (ja) | 多数個取り配線基板 | |
JP4006686B2 (ja) | セラミック積層基板及びその製造方法 | |
JP4550525B2 (ja) | 多数個取り配線基板 | |
JP6374279B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP4423162B2 (ja) | 多数個取り配線基板 | |
JP2004214540A (ja) | 多層セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100402 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4505803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |