CN107211547B - 多层陶瓷基板及其制造方法 - Google Patents
多层陶瓷基板及其制造方法 Download PDFInfo
- Publication number
- CN107211547B CN107211547B CN201680008076.6A CN201680008076A CN107211547B CN 107211547 B CN107211547 B CN 107211547B CN 201680008076 A CN201680008076 A CN 201680008076A CN 107211547 B CN107211547 B CN 107211547B
- Authority
- CN
- China
- Prior art keywords
- conductor
- pattern
- green sheet
- ceramic substrate
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
Abstract
本发明的多层陶瓷基板包括:彼此层叠的多个陶瓷层(300a、300b);分别设置于多个陶瓷层,在多个陶瓷层的层叠方向上连接的通孔(400a、400b);包含填充于各通孔的导体的导通配线(406a、406b);位于多个陶瓷层中的至少一个陶瓷层的上表面上,包围上述导通配线的环状或部分环状的第一导体(404a、404b);和第二导体(403a、403b),其具有:位于至少一个陶瓷层的上表面上的第一导体的外侧的第一部分,和与第一导体重叠,且内缘位于比第一导体的内缘靠外侧的第二部分,第一导体(404a、404b)的厚度大于第二导体(403a、403b)的厚度。
Description
技术领域
本发明涉及多层陶瓷基板及其制造方法。
背景技术
多层陶瓷基板使用于收纳半导体元件等的封装、插入器(interposer)、组装有通信装置用的前置电路的天线开关模块、功率放大器模块、滤波器模块、天线等中。
多层陶瓷基板中,层叠有多个陶瓷层,在各层之间设置有通过丝网印刷形成的电极图案构成的配线层和构成电感器或电容器的电抗功能层。设置于不同的陶瓷层间的电极图案,适当通过贯通陶瓷层的导通配线相互连接。利用导通配线进行的连接,有时通过在多层陶瓷基板的厚度方向上连接导通配线来跨3层以上进行。另外,有时也将导通配线作为散热通孔,用于使从安装于多层陶瓷基板的放大器等的半导体产生的热向电路基板侧传递。
在这种多层陶瓷基板中,随着各种电子部件的小型化,要求在有限的面积内高密度地形成多个导通配线。另外,近年来,与因电路设计中的配线图案等的高密度化而使配线宽度进行窄小化的同时,要求如共面线或接地共面线那样,使导通配线和连接于导通配线的线路与相邻的接地电极的距离进一步窄小化。
多层陶瓷基板通过层叠形成有电极或配线图案和导通配线的陶瓷生片来制作。导通配线通过在陶瓷生片上形成通孔,并填充导体膏来形成。此时,为了保证导体膏到通孔的可靠的填充和导通配线间的可靠连接,导体膏被配置在比通孔稍大的区域,且填充得比通孔的开口高。从该通孔伸出来的部分被称为衬垫。
专利文献1中公开了,为了高密度地形成导通配线,使用没有衬垫的导通配线。专利文献2中公开了,在层叠了2层以上的陶瓷生片之后,形成将得到的层叠体贯通的通孔,并在通孔中填充导体膏,由此在层间不形成衬垫地形成层叠的导通配线。
现有技术文献
专利文献
专利文献1:日本特开平4-15991号公报
专利文献2:日本特开平11-74645号公报
发明内容
发明要解决的问题
根据本发明的发明人的研究,可知上述现有的技术中会产生新的技术问题。本申请的不作为限定而仅用于例示的实施方式,提供一种能够高密度地配置导通配线的多层陶瓷基板及其制造方法。
用于解决问题的方法
本发明的多层陶瓷基板,包括:相互层叠的多个陶瓷层;分别设置于上述多个陶瓷层,在上述多个陶瓷层的层叠方向上相连的通孔;包含填充于各通孔中的导体的导通配线;位于上述多个陶瓷层中的至少一个陶瓷层的上表面上,包围上述导通配线的环状或部分环状的第一导体;和第二导体,其具有位于上述至少一个陶瓷层的上表面上的上述第一导体的外侧的第一部分,和与上述第一导体重叠且内缘位于比上述第一导体的内缘靠外侧的位置的第二部分,上述第一导体的厚度比上述第二导体的厚度大。
本发明的另一多层陶瓷基板,包括:陶瓷烧结体;位于上述陶瓷烧结体的内部的导通配线;位于与上述导通配线的中心轴大致垂直的平面上,且在上述平面上包围上述导通配线的环状或部分环状的第一导体;和第二导体,其具有位于上述平面上的上述第一导体的外侧的第一部分,和与上述第一导体重叠且内缘位于比上述第一导体的内缘靠外侧的位置的第二部分,上述第一导体的厚度比上述第二导体的厚度大。
上述第二导体可以具有比上述第一导体的内缘大的开口,上述开口的边缘位于比上述第一导体的外缘靠内侧的位置。
上述导通配线可以具有圆柱状或圆台形状。
上述第一导体可以具有圆环形状。
上述第二导体的第二部分可以位于上述第一导体上。
上述第二导体的第二部分可以位于上述第一导体之下。
上述第一导体的下表面可以位于比上述第二导体的第一部分的下表面靠下方的位置。
上述第二导体可以是接地电极或电容器的内部电极。
上述多个陶瓷层各自可以具有其他通孔和由填充于上述其他通孔中的导体构成的其他导通配线,在上述至少一个陶瓷层,上述其他导通配线由上述第一导体包围,上述多个陶瓷层的上述其他导通配线相互连接。
本发明的第一多层陶瓷基板的制造方法,包括:第一步骤,在多个陶瓷生片分别形成通孔;第二步骤,通过在各陶瓷生片的上表面印刷导体膏,形成由上述导体膏填充上述通孔而得的导通配线图案,并且形成位于上述多个陶瓷生片中的至少一个陶瓷生片的上表面上且包围上述导通配线图案的环状或部分环状的第一导体图案;第三步骤,通过在上述至少一个陶瓷生片的上表面印刷导体膏而形成第二导体图案,其中,上述第二导体图案具有位于上述至少一个陶瓷生片的上表面上的上述第一导体的外侧的第一部分,和重叠在上述第一导体上且内缘位于比上述第一导体的内缘靠外侧的位置的第二部分,并且具有比上述第一导体图案小的厚度;和第四步骤,层叠多个陶瓷生片,连接上述导通配线图案。
本发明的第二多层陶瓷基板的制造方法,包括:第一步骤,在多个陶瓷生片分别形成通孔;第二步骤,通过在上述多个陶瓷生片中的至少一个陶瓷生片的上表面印刷导体膏,在上述至少一个陶瓷生片的上表面上形成包围上述通孔的第二导体图案;第三步骤,通过在各陶瓷生片的上表面印刷导体膏,形成由上述导体膏填充上述通孔而得的导通配线图案,并且形成包围上述导通配线的环状或部分环状的第一导体图案,其中,上述第一导体图案在上述至少一个陶瓷生片的上表面上,在夹着上述第二导体图案的内缘设置的上述第二导体图案的一部分上和位于比第二导体图案的内缘靠内侧的位置的上述上表面的一部分上,具有比第二导体图案大的厚度;和第四步骤,层叠多个陶瓷生片,连接上述导通配线图案。
在上述第一或上述第二多层陶瓷基板的制造方法的上述第一步骤中,在上述第一步骤中,可以通过激光或冲压模具形成上述通孔,上述通孔具有圆柱状或圆台形状。
在上述第一多层陶瓷基板的制造方法的上述第二步骤与上述第三步骤之间,可以还包括使上述第一导体图案的高度减小的第五步骤。
上述第五步骤中可以使上述第一导体图案的一部分从上述上表面埋没到上述陶瓷生片的内部。
在上述第一多层陶瓷基板的制造方法的上述第二步骤中,可以用相同的掩模印刷导通配线图案和第一导体图案。
在上述第二多层陶瓷基板的制造方法的上述第三步骤中,可以用相同的掩模印刷导通配线图案和第一导体图案。
发明的效果
根据本发明的一个实施方式,能够提供可高密度地配置导通配线的多层陶瓷基板及其制造方法。
附图说明
图1(a)和(b)是表示多层陶瓷基板的一个实施方式的俯视图和剖视图。
图2(a)至(e)是用于说明多层陶瓷基板制造方法的实施方式的工序剖视图,(f)至(h)是与(a)至(c)所示的步骤对应的俯视图。
图3(a)和(b)是表示多层陶瓷基板的另一个实施方式的俯视图和剖视图。
图4(a)和(b)是表示多层陶瓷基板的另一个实施方式的俯视图和剖视图。
图5是表示多层陶瓷基板的另一个实施方式的俯视图。
图6(a)至(d)是表示多层陶瓷基板的制造方法的另一个实施方式的步骤剖视图。
图7(a)至(e)是用于说明基于陶瓷生片层叠法的现有的多层陶瓷基板的制造方法的步骤剖视图。
图8是现有的多层陶瓷基板中使用的陶瓷生片的俯视图。
图9是用于表示用基于陶瓷生片层叠法的现有的多层陶瓷基板的制造方法制作的陶瓷生片的另一例的剖视图。
图10是用于说明在多层陶瓷基板所使用的陶瓷生片上的衬垫和电极的印刷偏差的俯视图。
图11是用于说明陶瓷生片层叠法中使用的导体膏的印刷引起的印刷渗漏的俯视图。
图12是用于说明现有的多层陶瓷基板的陶瓷生片的层叠状态的剖视图。
具体实施方式
本发明的发明人对现有的多层陶瓷基板中发生短路的原因进行了详细研究。使用图对现有的多层陶瓷基板的制造方法进行简单说明。图7(a)~(e)是用于说明基于陶瓷生片层叠法的多层陶瓷基板的制造方法的图。将包含导通配线的陶瓷生片的剖面放大表示,表示了直到要成为陶瓷层的未烧结的陶瓷生片被层叠为止的步骤。
首先如图7(a)所示,在由树脂膜500支承的陶瓷生片300a’形成通孔400a’。陶瓷生片300a’用刮匀涂敷法等公知的方法制作,通孔400a’用冲压模具冲压或用激光加工形成。
之后,用印刷机在通孔400a’中填充导体膏,形成具有主体图案401a’和衬垫图案402a’的导通配线图案406a’。印刷用的掩模(未图示)在与通孔400a对应的位置具有比通孔400a’的直径大的开口,所以在通孔400a’中填充了导体膏之后,如图7(b)所示,在陶瓷生片300a’的表面上形成与主体图案401a’连接且具有与开口对应的大小的衬垫图案402a’。
接着,用印刷机以包围主体图案401a’、衬垫图案402a’的方式印刷导体膏,如图7(c)所示形成电极图案407a’。在此,电极图案407a’例如不与主体图案401a’电连接,且具有广度地形成于一面的广面积的接地用或电容器用的电极图案。图8表示陶瓷生片的俯视图的一例。电极图案407a’按照衬垫图案402a’的形状具有挖成圆形的开口410’(参照图8),由此在导通配线图案406a’的主体图案401a’和衬垫图案402a’、与电极图案407a’的内缘407au’之间确保规定的间隙(余隙)。导体膏干燥后如图7(d)所示将树脂膜500从陶瓷生片300a’剥离。
与陶瓷生片300a’同样,制作形成有通孔400b、构成导通配线图案406’的主体图案401b’和衬垫图案402b’、表面300bu’上的电极图案407b’的陶瓷生片300b’,将陶瓷生片300a’、300b’以导通配线图案406a’、406b’相连接的方式层叠。陶瓷生片300a’、300b’中所含的粘合剂被加热到软化的程度,被在层叠方向上施加压力而将陶瓷生片密接成为图7(e)所示的成形体(层叠体)。此后,烧制层叠体做成层叠了多个陶瓷层的多层陶瓷基板。另外上述说明中表示了用2层陶瓷生片构成多层陶瓷基板的情况,但当然也有用3层以上构成的情况。
如图7(a)~(e)所示,理想上通孔400a’、400b’的中心与衬垫图案402a’、402b’的中心一致。但是,因陶瓷生片的挠曲、金属掩模、丝网掩模等的位置调整偏差,衬垫图案402a’、402b’相对于导通配线406a’、406b’的主体图案401a’、401b’会在陶瓷生片的面方向上有位置偏差地形成,另外,电极图案407a’、407b’的印刷形成时也同样有位置偏差地形成的情况较多。而且,因印刷图案的渗漏,有时衬垫图案402a’、402b’或电极图案407a’、407b’的边缘部会形成得比期望的尺寸大。作为接地用或者电容器用形成的电极图案407a’、407b’形成为广面积,所以比衬垫图案402a’、402b’形成得薄以使得不会发生层剥离(层离)。电极图案407a’、407b’用的导体膏以薄的厚度调整为可印刷的低粘度,印刷时容易渗漏,渗漏量也有比衬垫图案402a’、402b’大的趋势。因此,需要预先考虑印刷偏差和渗漏来设定余隙,以使得构成导通配线图案406a’、406b’的主体图案401a’、401b’和衬垫图案402a’、402b’与电极图案407a’、407b’不电连接。
另外,层叠陶瓷生片300a’、300b’时,有时会发生与重叠精度相应的陶瓷生片300a’、300b’之间的偏差(层叠偏差)。余隙的大小也必须考虑层叠偏差量来决定,以使得陶瓷生片300a’的导通配线图案406a’与陶瓷生片300b’的电极图案407b’不重叠连接。因此,高密度地形成导通配线需要使余隙小,减小影响余隙的上述位置偏差、印刷渗漏、层叠偏差等是很重要的。
专利文献1中作为高密度地形成导通配线的技术手段,公开了不形成衬垫的结构。如图9所示,经由配置于陶瓷生片600’的表面的树脂膜500形成通孔,从树脂膜500侧将导体膏填充到通孔中来形成包含主体图案601’和衬垫图案602’的导通配线图案606’。填充后,将上述树脂膜500从陶瓷生片600’剥离将衬垫图案602’与树脂膜500一并除去。虽然衬垫图案602’发挥用于导通配线间的连接的辅助的功能,但通过除掉衬垫,能够相应地使导通配线图案606’的主体图案601’靠近地紧密配置。
另外,专利文献2中公开了,在层叠了2层以上的陶瓷生片之后,形成贯通所得到的层叠体的通孔,并在上述通孔中填充导体膏,由此在层间不形成衬垫地形成层叠的导通配线。根据该方法,能够减轻层叠的陶瓷生片间的通孔的位置偏差。
但是如专利文献1所述,在将相当于衬垫的部分与树脂膜一并除去的情况下,相应地存在废弃浪费的导体膏变多的问题。虽然能够将附着于树脂膜的干燥后的导体膏回收再利用,但是无法避免成本增加。另外,在将树脂膜从陶瓷生片除去时,导通配线的导体容易被树脂膜侧的按压销状的导体侧留住而使导通配线的表面侧凹陷地形成,有时难以实现导通配线的连接。并且,也没有关于在导通配线的周围设置上述的电极那样的电极图案的记载,当然也没有对于因陶瓷生片的层叠偏差而会使导通配线和电极图案短路的问题的认识。
另外,如专利文献2所述,在重叠陶瓷生片做成层叠体之后,形成通孔的情况下,堆积的数量越多,越难以实现通孔的形成和导体膏的填充。另外,由于无法确认形成于层叠体的内层的电极图案的位置关系,所以有时会因为陶瓷生片的层叠偏差,在形成有电极图案的区域形成通孔而发生导通配线与电极图案的短路。
鉴于这一点,本发明的发明人想到了能够高密度地配置导通配线的新的多层陶瓷基板及其制造方法。以下参照附图对本发明的多层陶瓷基板及其制造方法的实施方式进行说明。以下的说明中,有时使用表示特定的方向和位置的用语(例如,“上”、“下”、“右”、“左”和包含这些用语的别的用语)。这些用语只不过是为了容易理解所参照的附图的相对的方向和位置而使用的。只要所参照的附图的“上”、“下”等用语的相对的方向和位置的关系相同,本公开以外的附图、实际产品中可以不与所参照的附图为同一配置。另外,附图所示的构成要素的大小和位置关系等有时为了容易理解而夸张地表现,有时不反映实际的多层陶瓷基板的大小或者实际的多层陶瓷基板的构成要素间的大小关系。特别是电极、电极图案等为了容易理解,有时用比实际的厚度厚的方式进行图示。
图1(a)和(b)是本实施方式的多层陶瓷基板的俯视图和剖视图。图2是用于说明本实施方式的多层陶瓷基板的制造方法的步骤剖视图。本实施方式的多层陶瓷基板例如能够使用与现有的多层陶瓷基板同样的陶瓷生片层叠法的制造工艺来制造。
多层陶瓷基板101包括:彼此层叠的陶瓷层300a、300b;分别设置于陶瓷层300a、300b的通孔400a、400b;导通配线406a、406b;第一导体404a、404b;和第二导体403a、403b。以下的实施方式中,多层陶瓷基板100例示了包括通过将2个生片层叠并进行烧结而形成的陶瓷层300a、300b的例子,但多层陶瓷基板101也可以由3个以上的生片形成。
另外,以本实施方式的多层陶瓷基板101的一个特征的导通配线406a、406b附近的结构为中心进行了说明,但本实施方式的多层陶瓷基板101也可以通过其他电极、配线、导通配线等来设置电容器、电阻、电感等各种被动部件、连接这些被动部件间的配线、连接主动部件的衬垫、散热用导体等各种其他结构。
陶瓷层300a、300b构成陶瓷烧结体300。如上所述,陶瓷烧结体300在本实施方式中包含与2个陶瓷生片对应的陶瓷层300a、300b,一般来说包含2以上数十以下的陶瓷层。陶瓷烧结体300也可以包含不设置通孔400a、400b和导通配线406a、406b的陶瓷层。陶瓷烧结体300中所含的多个陶瓷层,有时不具有明确的边界。在这种情况下,可以根据形成于陶瓷生片的上表面的电极的底面的位置来定义夹着电极的2个陶瓷层的边界。
在陶瓷层300a、300b分别设置有通孔400a、400b,其在多个陶瓷层300a、300b的层叠方向上相连。层叠方向垂直于陶瓷层300a、300b的上表面。关于通孔400a、400b,可以使陶瓷层300a、300b的上表面300au、300bu和下表面300ad、300bd的开口的大小相等,也可以不同。即,通孔400a、400b可以具有柱形状,也可以具有截头锥(锥台)形状。开口可以为圆形也可以为多边形等。可以在陶瓷层300a、300b设置多个通孔。在这种情况下,只要至少一个通孔具有本实施方式的结构即可,其他通孔可以不具有本实施方式的结构。
导通配线406a、406b位于陶瓷烧结体300的内部,至少包含由填充于通孔400a、400b中的导体构成的主体401a、401b。本实施方式中,导通配线406a、406b还包含衬垫402a、402b。衬垫402a、402b也由导体构成。即,导通配线406a、406b为导体。衬垫402a、402b分别位于陶瓷层300a、300b的上表面300au、300bu,分别与主体401a、401b连接。在俯视陶瓷层300a、300b时,衬垫402a、402b的直径可以大于通孔400a、400b的直径,也可以相同。即,衬垫402a、402b可以没有凸缘。另外,导通配线406a、406b也可以不具有衬垫402a、402b。
导通配线406a、406b的主体401a、401b的形状反映通孔400a、400b的形状。即,导通配线406a、406b的主体401a、401b可以具有截头锥(锥台)形状。具体来说,可以具有圆柱或圆台(圆锥台)形状。
衬垫402a、402b是为了在多层陶瓷基板101的制作时将导体膏更可靠地填充到形成于陶瓷生片的通孔中而设置的。另外,在层叠陶瓷生片时,可允许位置偏差地更可靠地进行填充于通孔中的导体膏间的连接。
第一导体404a、404b位于陶瓷层300a、300b的上表面300au、300bu上,具有包围导通配线406a、406b的环状(ring)或部分环状(partial ring)形状。环状是指没有中断的部分地在上表面300au、300bu上包围导通配线406a、406b,部分环状是指虽然在上表面300au、300bu上包围导通配线406a、406b但存在中断的部分。环状和部分环状可以是圆形,也可以是多边形或多边形以外的形状。在陶瓷层300a、300b间的边界不明了的情况下,第一导体404a、404b能够定义为位于与导通配线406a、406b的中心轴大致垂直的平面上。大致垂直是指例如90°±10°的角度范围内。
第二导体403a、403b具有:位于陶瓷层300a、300b的上表面300au、300bu或基于上述定义的平面上的第一导体404a、404b的外侧的第一部分403a1、403b1;和与第一导体404a、404b重叠,且内缘403ai、403bi位于比第一导体404a、404b的内缘404ai、404bi靠外侧的位置的第二部分403a2、403b2。内缘403ai、403bi规定第二导体403a、403b的开口410a、410b。换言之,第二导体403a、403b具有比第一导体404a、404b的内缘404ai、404bi大的开口410a、410b,开口410a、410b的内缘403ai、403bi位于比第一导体404a、404b的外缘靠内侧的位置。
第二导体403a、403b是具有比配线大的面积的导体层。第二导体403a、403b的厚度小于第一导体404a、404b的厚度。换言之,第一导体404a、404b的厚度大于第二导体403a、403b的厚度。
第二导体403a、403b构成相当于现有的多层陶瓷基板的接地电极、保护电极、电容器的内部电极等的电极407a、407b。第二导体403a、403b也被称为整面电极。电极407a、407b在本实施方式中,分别形成于陶瓷层300a、300b的上表面300au、300bu,但只要形成于多个陶瓷层中的至少一个陶瓷层的上表面即可。另外,特别是第二导体403a、403b的第二部分403a2、403b2的形状可以相同,也可以不同。
陶瓷层300a、300b、导通配线406a、406b、第一导体404a、404b和第二导体403a、403b,用LTCC基板或HTCC基板等多层陶瓷基板中使用的一般的材料构成。第二导体403a、403b的材料与第一导体404a、404b的材料可以相同,也可以不同。
如上所述,现有的多层陶瓷基板中,作为阻碍导通配线的高密度配置的原因,可以举出层叠偏差、印刷偏差、印刷渗漏。以下对这点进行进一步说明。表1将表示通过陶瓷生片层叠法产生的陶瓷生片层叠偏差、衬垫、电极的印刷偏差、印刷渗漏的最大量的记号汇总。以下所示的偏差量表示从陶瓷层的层叠方向看时即俯视时的值。
[表1]
陶瓷生片的层叠偏差是在相邻的陶瓷生片中分别设置的要彼此连接的通孔的中心间的偏差量,将步骤中会产生的其最大量定义为Sz。通孔的中心为导通配线的中心。
衬垫的印刷偏差是要重叠形成的通孔的中心与衬垫的中心的偏差量,将工序中会产生的其最大量定义为Pz。另外,电极的印刷偏差是通孔的中心与以不与上述通孔重叠的方式形成于电极的开口的中心的偏差量,将工序中会产生的其最大量定义为Rz。
图10是在多层陶瓷基中使用的陶瓷生片中,用于说明衬垫和电极的印刷偏差的俯视图。表示了以通孔的中心为基准,在图中x方向上衬垫402a的中心偏移-Pz,电极407a的开口的中心偏移+Rz的例子。表示了因衬垫402a的印刷偏差,位于其下部的导通配线的主体401a的一部分出现于表面上的状态。通孔、衬垫和电极,从各自容易形成出发俯视时具有圆形状。因此,在以后的说明中,以各自的俯视时的形状为圆形进行说明。
参照图11对印刷渗漏的定义进行说明。丝网印刷中所用的掩模,与形成于作为被印刷对象物的陶瓷生片的衬垫和电极的图案对应地,适当在网眼的间隙中填充乳剂来堵塞间隙。另外,有时使用在不锈钢的薄板上设置有与上述图案对应的开口的金属掩模。例如,在衬垫402a的印刷形成中,其外缘理想的是与形成于丝网掩模的网眼的间隙没有被乳剂填充的部分(掩模开部)、或者金属掩模的开口的边缘一致。于是,将印刷渗漏作为从用丝网掩模的掩模开部决定的衬垫402a的外缘突出的部分,将工序中会产生的其最大量定义为Pn。另外,电极的内缘,与在对应于形成于电极的开口的丝网掩模上形成的网眼的间隙被乳剂填充的部分(掩模闭部)的边缘一致。于是,将印刷渗漏作为从用丝网掩模的掩模闭部决定的电极的开口的内缘突出的部分,将工序中会产生的其最大量定义为Rn。
在陶瓷生片层叠法中,对于工序中产生的层叠偏差、印刷偏差、印刷渗漏,一般来说,已知层叠偏差Sz容易比印刷偏差Pz、Rz大(Sz>Pz、Sz>Rz),衬垫的印刷偏差Pz与电极的印刷偏差Rz大致相等(Pz≈Rz)。另外,比衬垫形成得相对较薄的电极的印刷渗漏Rn,容易比衬垫的印刷渗漏Pn大(Rn>Pn)。这是因为,如上所述,用于形成薄的电极的导体膏,与用于形成厚的电极的导体膏相比,具有较小的粘度。
如图8所示,在现有的陶瓷生片层叠体中,为了使衬垫402a’的边缘不与电极407a’的内缘407au’电连接,其间隔w1必须设定得比各自的印刷偏差、印刷渗漏的总和大(w1>Pz+Pn+Rz+Rn)。因此,衬垫402a’的外形尺寸优选尽可能小地构成。更优选衬垫的外缘与通孔的外缘一致的状态。越是为了高密度地配置多个导通配线406a’而减小衬垫402a’的外形尺寸,越会容易产生因衬垫402a’的印刷偏差而使导通配线图案406a的主体图案401a’出现在陶瓷生片的表面的状态,有时不能期待衬垫402a’带来的导通配线间的连接功能。因此,为了能够实现导通配线彼此的连接,需要使由通孔的直径决定的导通配线图案的主体图案的直径D比层叠偏差Sz大(D>Sz)。
在此,导通配线的形状优选为圆柱状或圆台形状,但是圆台形状的情况下用于连接相邻的导通配线的条件为,当连接导通配线的小径侧(直径Ds)和大径侧(直径Dl)时,需要小径侧直径Ds与大径侧直径Dl之和的1/2比层叠偏差Sz大((Ds+Dl)/2>Sz)。另外,当连接导通配线的小径侧(直径Ds)和小径侧(直径Ds)时,需要小径侧直径Ds比层叠偏差Sz大(Ds>Sz),当连接导通配线的大径侧(直径Dl)和大径侧(直径Dl)时,需要大径侧直径Dl比层叠偏差Sz大(Dl>Sz)。以后,为了简化说明,以导通配线具有圆柱状进行说明。
图12是使用在衬垫、电极上发生了层叠偏差、印刷偏差的陶瓷生片的情况下的现有的层叠体的剖视图。如图12所示,为了使形成于陶瓷生片300a’的导通配线图案的主体图案401a’与形成于生片300b’的电极407b’不短路而必须产生间隙,必须使导通配线图案的主体图案401b’的外缘与电极407b’的内缘之间的间隔w2比层叠偏差Sz、电极407b’的印刷偏差Rz、印刷渗漏Rn的总和大(w2>Sz+Rz+Rn)。衬垫402b’的边缘不与电极407b’的内缘电连接的条件,如参照图8说明过的那样。
因此,在上述前提条件下,为了使形成于同一陶瓷生片的衬垫和电极不短路,且形成于不同陶瓷生片的导通配线和电极不短路,只要单纯以满足以下的条件的方式进行结构设计即可。
w1>Pz+Pn+Rz+Rn
w2>Sz+Rz+Rn
w1≤w2
w1:衬垫的边缘与电极的边缘的间隔;w2:从导通配线的外缘起与电极的内缘的间隔;Sz:陶瓷生片层叠偏差;Pz:衬垫的印刷偏差;Pn:衬垫的印刷渗漏;Rz:电极的印刷偏差;Rn:电极的印刷渗漏。
本发明人锐意研究了多层陶瓷基板的导通配线的高密度配置,鉴于这样的结构设计的基本条件,着眼于电极与衬垫相比印刷偏差同等但印刷渗漏大这一点。电极形成得厚,优选使电极的厚度与衬垫同程度,则导体膏的粘度也能够使用同程度的,能够将电极的印刷渗漏Rn减小到衬垫的印刷渗漏Pn程度。
另外,通过使电极的厚度变厚,能够将电极和衬垫一起印刷形成。由此,不会发生电极和衬垫的印刷偏差,总是确保一定的间隔w1。因此,间隔w1只要仅考虑衬垫的印刷渗漏Pn和电极的印刷渗漏Rn决定即可。
即,只要满足w1>Pz+Rz即可。
但是,当使电极形成得厚时,容易发生陶瓷层的剥离(层离)。于是发现,通过采用将电极的包围导通配线的附近部分形成得较厚,其他部分形成得相对较薄,衬垫形成得较厚的结构,能够抑制层剥离的产生,同时将衬垫的边缘与电极的边缘的间隔w1、以及导通配线的外缘与电极的内缘的间隔w2减小Rn(电极的印刷渗漏)-Pn(衬垫的印刷渗漏)的量,能够与减小间隔w1、w2相应地高密度地配置导通配线。
接着,对具有这样的结构的多层陶瓷基板的制造方法进行说明。如图2(a)和(f)所示,准备被支承于PET(聚对苯二甲酸乙二醇酯)等树脂膜500的厚度为例如20~200μm的陶瓷生片300a’(第一步骤)。陶瓷生片300a’、300b’烧结后成为构成多层陶瓷基板的陶瓷层300a、300b。陶瓷生片300a’、300b’例如使用可低温烧结的陶瓷材料(LTCC:LowTemperature Co-fired Ceramics),通过刮匀涂敷法等公知的片成形方法来形成。作为构成陶瓷层的材料,可以举出例如钡长石类、堇青石类、氧化铝-堇青石类、氧化铝-钙长石类的陶瓷材料。陶瓷生片300a’、300b’能够通过例如将构成上述陶瓷材料的元素的氧化物粉末分散到由聚乙烯醇缩丁醛树脂等构成的有机粘合剂、邻苯二甲酸二丁酯等可塑剂中而得浆成形为片状来得到。也可以在将氧化物粉末混合进行预烧、粉碎而得的粉碎粉和玻璃粉末中加入有机粘合剂、可塑剂,用这样制作出的浆制作陶瓷生片300a’、300b’。
在陶瓷生片300a’、300b’形成通孔400a’、400b’。通孔400a’、400b’的形成例如可以使用具有多个冲压销的冲压模具。在按陶瓷层300a’、300b’通孔的孔径和形成位置不同的情况下,可以通过激光加工来形成通孔400a’、400b’。通过激光加工形成的通孔400a’、400b’,根据激光的输出强度可以具有圆柱形状。也可以具有圆台形状。利用模具进行的冲压,通孔一般具有圆柱形状。图2(a)中,与通孔400a’、400b’对应的贯通孔也形成于树脂膜500,但可以在树脂膜500不产生贯通孔。或者,也可以在树脂膜500上形成与通孔400a’、400b’对应的凹部。
接着,在印刷机上设置陶瓷生片300a’、300b’和丝网掩模,如图2(b)和(g)所示,用刮板在形成于陶瓷生片300a’、300b’的通孔400a’、400b’中通过印刷填充导体膏,形成导通配线406a’、406b’的主体图案401a’、401b’。另外,在陶瓷生片300a’、300b’的上表面300au’、300bu’上形成与主体图案401a’、401b’相连的衬垫图案402a’、402b’和以包围衬垫图案402a’、402b’的方式形成的第一导体图案404a’、404b’(第二步骤)。导体膏能够使用例如银膏、铜膏、银-钯膏等导体分散于树脂等中的公知的导体膏。图2(b)中,在树脂膜500的贯通孔中也填充导体膏,但也可以在树脂膜500的贯通孔中不填充导体膏。由主体图案401a’、401b’和衬垫图案402a’、402b’构成导通配线图案406a’、406b’。
丝网掩模具有规定衬垫图案402a’、402b’和第一导体图案404a’、404b’的开口,所以只要进行一次丝网印刷就能够同时形成衬垫图案402a’、402b’和第一导体图案404a’、404b’。第一导体图案404a’、404b’位于衬垫图案402a’、402b’的周围,具有规定的间隙(余隙)地形成。由于用一次印刷就形成,所以不会发生衬垫图案402a’、402b’相对于第一导体图案404a’、404b’的位置偏差。第一导体图案404a’、404b’和衬垫图案402a’、402b’以大致相同厚度形成。在丝网印刷中形成规定的电极图案的情况下,如果印刷的厚度较厚则电极图案的边缘部分明了地形成,能够减小印刷渗漏。第一导体图案404a’、404b’和衬垫图案402a’、402b’的印刷时的厚度优选为14μm以上。
接着,更换设定丝网掩模,用刮板在陶瓷生片300a’、300b’的上表面300au’、300bu’印刷导体膏,由此如图2(c)和(h)所示,形成第二导体图案403a’、403b’(第三步骤)。第二导体图案403a’、403b’在上表面300au’、300bu’中具有位于第一导体图案404a’、404b’的外侧的第一部分403a1’、403b1’和与第一导体图案404a’、404b’重叠的第二部分403a2’、403b2’。第二部分403a2’、403b2’位于第一导体图案404a’、404b’上。另外,第二部分403a2’、403b2’的内缘403ai’、403bi’位于比第一导体图案404a’、404b’的内缘404ai’、404bi’靠外侧的位置。
第二导体图案403a’、403b’也能够用银膏、铜膏、银-钯膏等公知的导体膏形成。
第二导体图案403a’、403b’的厚度比第一导体图案404a’、404b’的厚度小。例如,第二导体图案403a’、403b’的厚度为10μm以下。可以与第二导体图案403a’、403b’同时形成电容器用的电极图案等配线和被动部件用的其他导体图案。
如图2(d)所示,从构成导通配线图案406a’、406b’的主体图案401a’、401b’和形成了衬垫图案402a’、402b’、第二导体图案403a’、403b’、第一导体图案404a’、404b’的陶瓷生片300a、300b剥离树脂膜500。其中,树脂膜的剥离有时在层叠压接了陶瓷生片之后进行。
如图2(e)所示,层叠多个陶瓷生片300a’、300b’,连接不同的陶瓷生片间的导通配线图案(第四步骤)。用粘接片将陶瓷生片300b’固定于冲压机械,以导通配线图案406a’、406b’彼此重叠的方式配置陶瓷生片300a’、300b’,在上下方向上施加压力。在该步骤中在粘合剂软化的温度例如30~90℃,施加1~10MPa的压力的状态下保持10~100秒。由此,压接陶瓷生片300a’、300b’,得到生片层叠体。通过减小第二导体图案403a’、403b’的厚度,在陶瓷生片300a’、300b’的层叠中,能够提高层间的密接性,即使以低的压接力制作层叠体也能够防止发生层剥离(层离)。另外,层叠时的压接力越小,层叠偏差和陶瓷生片300a’、300b’的变形越减小,能够防止陶瓷生片300a’、300b’破裂或者导通配线图案406a’、406b’断线。
之后,烧结上述层叠体(烧结步骤)。该烧结根据导体膏的种类而不同,例如在大气中或N2气氛中,在800℃~1000℃的温度保持30分钟~10小时程度。由此,从生片形成陶瓷烧结体层叠体。另外,用导体膏形成的主体图案和衬垫图案成为由导体构成的导通配线。进而,从用导体膏形成的第一导体图案和第二导体图案形成第一导体和第二导体。由此,得到图1所示的多层陶瓷基板101。
作为一例,表2表示工序中产生的层叠偏差Sz、衬垫的印刷偏差Pz、印刷渗漏Pn、第一导体印刷偏差Qz、印刷渗漏Qn、第二导体的印刷偏差Rz’、印刷渗漏Rn’的最大值。与现有技术同样,通过上述的陶瓷生片层叠法制作,所以本发明的层叠偏差Sz、衬垫的印刷偏差Pz和印刷渗漏Pn的最大值与现有技术相同,第二导体的印刷偏差Rz’、印刷渗漏Rn’与现有的电极的印刷偏差Rz、印刷渗漏Rn相同。另外,第一导体印刷偏差Qz与衬垫和第二导体印刷偏差相同,印刷渗漏Qn比第二导体的印刷渗漏Rn’小。表2表示令第一导体的厚度与衬垫相同时的印刷渗漏Qn。
通过使第一导体厚度与衬垫同程度能够使印刷渗漏也为同程度,所以也能够使衬垫的边缘与电极的边缘的间隔w1和导通配线的外缘与电极的内缘的间隔w2比现有技术减小电极的印刷渗漏Rn与第一导体的印刷渗漏Qn之差的量。
[表2]
具体来说,衬垫402a、402b的边缘与电极407a、407b(第一导体404a、404b)的边缘的间隔w1为60μm(Pz+Pn+Qz+Qn),而现有技术为70μm(Pz+Pn+Rz+Rn)。另外,间隔w2为80μm(Sz+Qz+Qn),而现有技术为90μm(Sz+Rz+Rn)。即,能够使w1和w2分别减小10μm。能够使与第二导体403a、403b电连接的第一导体404a、404b靠近导通配线406a、406b地形成,所以相邻的导通配线406a、406b的间隔也能够变窄,能够实现相对高密度的配置。
像这样,根据本实施方式的多层陶瓷基板,能够由包围导通配线的环状或部分环状的第一导体和与第一导体重叠但不位于比第一导体靠内侧且向第一导体的外侧扩展的第二导体构成形成于导通配线的周围的接地电极、保护电极、电容器用的内部电极等电极。另外,使第一导体的厚度比第二导体的厚度大。如果导体的厚度变大,则能够增大形成导体的导体膏的粘度,所以在通过印刷在生片上形成电极的图案时,能够减小电极的图案在导通配线侧的开口的印刷渗漏。由此,能够减小导通配线与电极的间隙,能够以更高密度配置导通配线。
本实施方式的多层陶瓷基板和多层陶瓷基板的制造方法能够进行各种改变。图3表示本发明的多层陶瓷基板的另一方式。图3(a)和(b)是多层陶瓷基板102的俯视图和剖视图。多层陶瓷基板102中,第二导体403a、403b的第二部分403a2、403b2位于第一导体404a、404b之下。图3和此后的表示其他方式的图中,形成于2个陶瓷层的第一导体和第二导体的形状相同,但是如上述实施方式中说明的那样,形成于2个陶瓷层的第一导体和第二导体的形状也可以不同。另外,在多层陶瓷基板102中,只要至少在一个陶瓷层上形成第一导体和第二导体即可。其中,在与图1共通的部分标记与图1同样的标记。
多层陶瓷基板102能够通过例如以下的方法制造。首先,在多个陶瓷生片上分别形成通孔(第一步骤)。之后,通过在各陶瓷生片的上表面印刷导体膏,在各陶瓷生片的上表面上形成包围通孔的第二导体图案(第二步骤)。
接着,通过在各陶瓷生片的上表面印刷导体膏,形成用导体膏填充了通孔后而得的导通配线图案,和包围导通配线的环状或部分环状的第一导体图案,该第一导体图案在夹着第二导体图案的内缘的第二导体图案一部分上和位于比第二导体图案的内缘靠内侧的上表面的一部分上具有比第二导体图案大的厚度(第三步骤)。
之后,层叠多个陶瓷生片,连接导通配线图案,得到层叠体(第四步骤)。最后通过烧结层叠体,得到多层陶瓷基板。用这样的制造方法也同样能够得到导通配线的高密度化的效果。
图4表示本发明的多层陶瓷基板的又一方式。图4(a)和(b)是多层陶瓷基板103的俯视图和剖视图。多层陶瓷基板103在陶瓷层300a、300b的上表面300au、300bu中具有与衬垫402a、402b连接的第三导体405a、405b。第三导体405a、405b具有长条形状,是作为信号线路、电源线路的配线、形成电感的电极等。陶瓷层300a、300b的上表面300au、300bu中,作为接地电极或保护电极起作用的电极407a、407b,以将形成有第三导体405a、405b的区域除去且与第三导体405a、405b具有规定的间隙的方式配置。因此,第一导体404a不是完全的环状,具有部分环状形状。具体来说,具有C字形状。用这样的方式也同样能够得到导通配线的高密度化的效果。其中,在与图1共通的部分标记与图1同样的标记。
图5是表示本发明的多层陶瓷基板的又一方式的俯视图。图5所示的多层陶瓷基板104中,第一导体404a具有包围3个导通配线406a的大致三角形的形状。第二导体403a也具有与第一导体404a的形状匹配的开口,第一导体404a和第二导体403a不位于3个导通配线406a之间。根据这样的方式,能够更靠近导通配线406a间配置,能够获得导通配线的高密度化的效果。其中,在多层陶瓷基板104中,用3个导通配线406a包围第一导体404a但是导通配线的个数不限定于3个,只要用第一导体404a包围2个以上的导通配线406a且第一导体404a和第二导体403a都不形成于导通配线401a之间的方式,就能够得到同样的效果。
图6(a)~(d)是表示本发明的多层陶瓷基板的另一制造方法的步骤剖视图。如图6(a)和(b)所示,在支承于树脂膜500的陶瓷生片300a’、300b’上形成通孔400a’、400b’之后(第一步骤),如上所述在通孔400a’、400b’中填充导体膏,形成主体图案401a’、401b’。进而,在陶瓷生片300a’、300b’的上表面300au’、300bu’上形成与主体图案401a’、401b’相连的衬垫图案402a’、402b’和以保卫衬垫图案402a’、402b’的方式形成的第一导体图案404a’、404b’(第二步骤)。
接着如图6(c)所示,对于衬垫图案402a’、402b’和第一导体图案404a’、404b’,减小距上表面300au’、300bu’的高度h(第五步骤)。在例如衬垫图案402a’、402b’和第一导体图案404a’、404b’上例如用板凳施加压力,使衬垫图案402a’、402b’和第一导体图案404a’、404b’的一部分埋没到陶瓷生片300a’、300b’内,令高度为h’(h’<h)。例如,从衬垫图案402a’、402b’和第一导体图案404a’、404b’的上表面300au’、300bu’突出的高度h’,与埋没于陶瓷生片300a’、300b’内的部分的深度d’之比h’:d’的值为1/3以上1以下(1:1~1:3的范围)。施加的压力,能够使用例如比在层叠陶瓷生片并预压接时使用的压力小的压力。
或者,也可以在上表面300au’、300bu’的衬垫图案402a’、402b’和第一导体图案404a’、404b’以外的区域印刷与陶瓷生片300a’相同材料的浆,埋没到印刷了衬垫图案402a’、402b’和第一导体图案404a’、404b’的一部分的浆中。
之后,如图6(d)所示,在陶瓷生片300a’、300b’的上表面300au’、300bu’上印刷导体膏,由此形成第二导体图案403a’、403b’(第三步骤)。此时,第一导体图案404a’、404b’的高度降低,所以第一导体图案404a’、404b’与上表面300au’、300bu’的台阶差变小。由此,能够减轻印刷第二导体图案403a’、403b’时的渗漏。以下,能够用与上述实施方式同样的步骤制造多层陶瓷基板。根据本实施方式,能够减小印刷第二导体图案403a’、403b’时的渗漏Rn。因此,能够进一步减小考虑了Rn的间隔w1、w2,能够实现更高密度地配置了导通配线的多层陶瓷基板。
产业上的可利用性
本发明的多层陶瓷基板,能够应用于各种用途的多层陶瓷基板,特别是适合用于包含导通配线和接地电极、保护电极、电容器的内部电极的多层陶瓷基板,例如高频的模块等中使用的多层陶瓷基板。
附图标记的说明
300a、300b 陶瓷生片、陶瓷层
400a、400b 通孔
401a、401b 导通配线的主体
402a、402b 衬垫
403a、403b 电极、第二导体
404a、404b 第一导体。
Claims (17)
1.一种多层陶瓷基板,其特征在于,包括:
相互层叠的多个陶瓷层;
分别设置于所述多个陶瓷层,在所述多个陶瓷层的层叠方向上相连的通孔;
包含填充于各通孔中的导体的导通配线;
位于所述多个陶瓷层中的至少一个陶瓷层的上表面上,包围所述导通配线的环状或部分环状的第一导体;和
第二导体,其具有位于所述至少一个陶瓷层的上表面上的所述第一导体的外侧的第一部分,和与所述第一导体重叠且内缘位于比所述第一导体的内缘靠外侧的位置的第二部分,
所述第一导体的厚度比所述第二导体的厚度大。
2.一种多层陶瓷基板,其特征在于,包括:
陶瓷烧结体;
位于所述陶瓷烧结体的内部的导通配线;
位于与所述导通配线的中心轴大致垂直的平面上,且在所述平面上包围所述导通配线的环状或部分环状的第一导体;和
第二导体,其具有位于所述平面上的所述第一导体的外侧的第一部分,和与所述第一导体重叠且内缘位于比所述第一导体的内缘靠外侧的位置的第二部分,
所述第一导体的厚度比所述第二导体的厚度大。
3.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述第二导体具有比所述第一导体的内缘大的开口,所述开口的边缘位于比所述第一导体的外缘靠内侧的位置。
4.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述导通配线具有圆柱状或圆台形状。
5.如权利要求4所述的多层陶瓷基板,其特征在于:
所述第一导体具有圆环形状。
6.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述第二导体的第二部分位于所述第一导体上。
7.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述第二导体的第二部分位于所述第一导体之下。
8.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述第一导体的下表面位于比所述第二导体的第一部分的下表面靠下方的位置。
9.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述第二导体是接地电极或电容器的内部电极。
10.如权利要求1或2所述的多层陶瓷基板,其特征在于:
所述多个陶瓷层各自具有其他通孔和由填充于所述其他通孔中的导体构成的其他导通配线,
在所述至少一个陶瓷层,所述其他导通配线由所述第一导体包围,
所述多个陶瓷层的所述其他导通配线相互连接。
11.一种多层陶瓷基板的制造方法,其特征在于,包括:
第一步骤,在多个陶瓷生片分别形成通孔;
第二步骤,通过在各陶瓷生片的上表面印刷导体膏,形成由所述导体膏填充所述通孔而得的导通配线图案,并且形成位于所述多个陶瓷生片中的至少一个陶瓷生片的上表面上且包围所述导通配线图案的环状或部分环状的第一导体图案;
第三步骤,通过在所述至少一个陶瓷生片的上表面印刷导体膏而形成第二导体图案,其中,所述第二导体图案具有位于所述至少一个陶瓷生片的上表面上的所述第一导体的外侧的第一部分,和重叠在所述第一导体上且内缘位于比所述第一导体的内缘靠外侧的位置的第二部分,并且具有比所述第一导体图案小的厚度;和
第四步骤,层叠多个陶瓷生片,连接所述导通配线图案。
12.一种多层陶瓷基板的制造方法,其特征在于,包括:
第一步骤,在多个陶瓷生片分别形成通孔;
第二步骤,通过在所述多个陶瓷生片中的至少一个陶瓷生片的上表面印刷导体膏,在所述至少一个陶瓷生片的上表面上形成包围所述通孔的第二导体图案;
第三步骤,通过在各陶瓷生片的上表面印刷导体膏,形成由所述导体膏填充所述通孔而得的导通配线图案,并且形成包围所述导通配线的环状或部分环状的第一导体图案,其中,所述第一导体图案在所述至少一个陶瓷生片的上表面上,在夹着所述第二导体图案的内缘设置的所述第二导体图案的一部分上和位于比第二导体图案的内缘靠内侧的位置的所述上表面的一部分上,具有比第二导体图案大的厚度;和
第四步骤,层叠多个陶瓷生片,连接所述导通配线图案。
13.如权利要求11或12所述的多层陶瓷基板的制造方法,其特征在于:
在所述第一步骤中,用激光或冲压模具来形成所述通孔,
所述通孔具有圆柱状或圆台形状。
14.如权利要求11所述的多层陶瓷基板的制造方法,其特征在于:
在所述第二步骤与所述第三步骤之间,还包括使所述第一导体图案的高度减小的第五步骤。
15.如权利要求14所述的多层陶瓷基板的制造方法,其特征在于:
在所述第五步骤中,使所述第一导体图案的一部分从所述上表面埋没到所述陶瓷生片的内部。
16.如权利要求11所述的多层陶瓷基板的制造方法,其特征在于:
在所述第二步骤中,使用相同的掩模来印刷导通配线图案和第一导体图案。
17.如权利要求12所述的多层陶瓷基板的制造方法,其特征在于:
在所述第三步骤中,使用相同的掩模来印刷导通配线图案和第一导体图案。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205580 | 2015-10-19 | ||
JP2015-205580 | 2015-10-19 | ||
PCT/JP2016/080739 WO2017069093A1 (ja) | 2015-10-19 | 2016-10-17 | 多層セラミック基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107211547A CN107211547A (zh) | 2017-09-26 |
CN107211547B true CN107211547B (zh) | 2019-07-02 |
Family
ID=58557181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680008076.6A Active CN107211547B (zh) | 2015-10-19 | 2016-10-17 | 多层陶瓷基板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10455699B2 (zh) |
EP (1) | EP3367764A4 (zh) |
JP (1) | JP6819603B2 (zh) |
CN (1) | CN107211547B (zh) |
WO (1) | WO2017069093A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107966770A (zh) * | 2017-12-14 | 2018-04-27 | 武汉电信器件有限公司 | 一种驱动芯片外置的光器件 |
US10707169B1 (en) * | 2018-12-28 | 2020-07-07 | Intel Corporation | Ceramic interposers for on-die interconnects |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135634A (ja) * | 1990-03-19 | 1998-05-22 | Hitachi Ltd | 多層配線基板及びその製造方法 |
JP3061282B2 (ja) * | 1990-04-27 | 2000-07-10 | 株式会社日立製作所 | セラミック多層回路板および半導体モジュール |
JP2789782B2 (ja) | 1990-05-09 | 1998-08-20 | 松下電器産業株式会社 | セラミック配線基板の製造方法 |
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JPH1174645A (ja) | 1997-08-29 | 1999-03-16 | Sumitomo Kinzoku Electro Device:Kk | 多層セラミック基板の製造方法 |
US6391669B1 (en) * | 2000-06-21 | 2002-05-21 | International Business Machines Corporation | Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices |
JP2002324958A (ja) * | 2001-04-25 | 2002-11-08 | Sony Corp | プリント配線板と、その製造方法 |
JP4548571B2 (ja) | 2002-10-08 | 2010-09-22 | 日本特殊陶業株式会社 | 積層コンデンサの製造方法 |
TWI251313B (en) * | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
JP2005116337A (ja) * | 2003-10-08 | 2005-04-28 | Murata Mfg Co Ltd | 導電性ペースト、ビアホール導体及び多層セラミック基板 |
JP2005136041A (ja) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | セラミック配線基板の製造方法 |
JP5148334B2 (ja) * | 2007-03-22 | 2013-02-20 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
US7875140B2 (en) | 2007-11-20 | 2011-01-25 | Seiko Epson Corporation | Method for manufacturing multilayer ceramic substrate |
JP4508277B2 (ja) * | 2007-11-20 | 2010-07-21 | セイコーエプソン株式会社 | セラミック多層基板の製造方法 |
JP2009224492A (ja) * | 2008-03-14 | 2009-10-01 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
US8624127B2 (en) * | 2010-02-26 | 2014-01-07 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8492896B2 (en) * | 2010-05-21 | 2013-07-23 | Panasonic Corporation | Semiconductor apparatus and semiconductor apparatus unit |
JP5895635B2 (ja) * | 2012-03-16 | 2016-03-30 | 富士通株式会社 | 配線板の製造方法、配線板およびビアの構造 |
CN103594386A (zh) * | 2012-08-17 | 2014-02-19 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
JP2014222686A (ja) * | 2013-05-13 | 2014-11-27 | 株式会社村田製作所 | 樹脂多層基板 |
-
2016
- 2016-10-17 EP EP16857408.5A patent/EP3367764A4/en not_active Withdrawn
- 2016-10-17 WO PCT/JP2016/080739 patent/WO2017069093A1/ja active Application Filing
- 2016-10-17 US US15/547,882 patent/US10455699B2/en active Active
- 2016-10-17 JP JP2017546543A patent/JP6819603B2/ja active Active
- 2016-10-17 CN CN201680008076.6A patent/CN107211547B/zh active Active
-
2019
- 2019-09-20 US US16/577,622 patent/US10709017B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2017069093A1 (ja) | 2018-08-02 |
EP3367764A4 (en) | 2019-06-26 |
US10709017B2 (en) | 2020-07-07 |
US20200092995A1 (en) | 2020-03-19 |
WO2017069093A1 (ja) | 2017-04-27 |
US10455699B2 (en) | 2019-10-22 |
EP3367764A1 (en) | 2018-08-29 |
US20180220532A1 (en) | 2018-08-02 |
CN107211547A (zh) | 2017-09-26 |
JP6819603B2 (ja) | 2021-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7875810B2 (en) | Electronic component-inspection wiring board and method of manufacturing the same | |
CN110574131B (zh) | 层叠型电子部件和层叠型电子部件的制造方法 | |
CN103141164B (zh) | 元器件内置基板及其制造方法 | |
US10034383B2 (en) | Manufacturing method of part-mounting package | |
JP2008164577A (ja) | 電子部品検査用配線基板およびその製造方法 | |
CN103535121B (zh) | 陶瓷电子元器件及其制造方法 | |
CN107211547B (zh) | 多层陶瓷基板及其制造方法 | |
US10609824B2 (en) | Manufacturing method of a multi-layer circuit board | |
CN104113981B (zh) | 多层布线基板以及具备该多层布线基板的模块 | |
JP2010021386A (ja) | セラミック部品の製造方法 | |
CN205902230U (zh) | 多层基板 | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
JP7011563B2 (ja) | 回路基板および電子部品 | |
CN104254191B (zh) | 无芯层封装基板及其制作方法 | |
JP5448354B2 (ja) | 配線基板およびその製造方法 | |
JP2006303057A (ja) | 多層セラミック基板およびその製造方法 | |
JP5831984B2 (ja) | 配線基板の製造方法 | |
JP4196730B2 (ja) | セラミック多層基板の製造方法 | |
JP2006303055A (ja) | 多層セラミック基板およびその製造方法 | |
JP2012015172A (ja) | 電子部品封止用基板およびその製造方法 | |
TWI538588B (zh) | 氣密金屬導孔之製造方法 | |
JP2008224659A (ja) | 電子部品検査用配線基板およびその製造方法 | |
KR20190032761A (ko) | 세라믹 기판 제조 방법 및 그것에 의해 제조되는 세라믹 기판 | |
JP2001339160A (ja) | セラミック多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |