JP2789782B2 - セラミック配線基板の製造方法 - Google Patents

セラミック配線基板の製造方法

Info

Publication number
JP2789782B2
JP2789782B2 JP2119430A JP11943090A JP2789782B2 JP 2789782 B2 JP2789782 B2 JP 2789782B2 JP 2119430 A JP2119430 A JP 2119430A JP 11943090 A JP11943090 A JP 11943090A JP 2789782 B2 JP2789782 B2 JP 2789782B2
Authority
JP
Japan
Prior art keywords
film
green sheet
manufacturing
via hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2119430A
Other languages
English (en)
Other versions
JPH0415991A (ja
Inventor
康行 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2119430A priority Critical patent/JP2789782B2/ja
Priority to DE1991612119 priority patent/DE69112119T2/de
Priority to EP19910107548 priority patent/EP0456243B1/en
Publication of JPH0415991A publication Critical patent/JPH0415991A/ja
Application granted granted Critical
Publication of JP2789782B2 publication Critical patent/JP2789782B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器等に使用されるセラミック配線基
板の製造方法に関するもので、特にセラミック多層配線
基板の製造方法に適用して効果のあるものである。
従来の技術 近年、電子機器の小型化に伴い、多層配線基板の需要
が増してきた、特にセラミック多層基板は、ビア構造が
インナービアと呼ばれる方式である事が、セラミックで
ある為ICのフリップチップ実装が可能である事、理論的
にLCR内蔵が可能である事等の理由から、多層プリント
基板よりもはるかに高密度な回路基板として注目されて
きている。
以下、従来のセラミック多層配線基板の製造方法につ
いて説明する。グリーンシート積層法による多層基板の
場合、第5図に示すように0.1〜0.3mmの厚みのグリーン
シート1に、0.1〜0.2mmφの層間の導通をとるための接
続孔2(以下ビア孔という)をあけた後、前記ビア孔2
に対応する位置にビア孔2より若干大なる透孔の形成さ
れたメタルマスクを載置し、そのメタルマスク側より導
電ペーストをビア孔2に充填し、約80〜100℃で乾燥を
行う。
しかる後、そのグリーンシートに導電ペーストを印刷
・乾燥し、配線を形成する。この時の乾燥温度は前記ビ
ア充填の条件と同じである。次に、前記配線形成された
複数枚のグリーンシートを約80℃,200Kg/cm2の条件で熱
圧着を行う。さらに約500℃で脱バインダーを行った
後、850〜1000℃で焼成しセラミック多層配線基板を製
造していた。上記のビア孔に導電ペーストを充填する工
程に於て、従来の工法では位置決め精度,印刷性等を考
慮して第5図に示す如く、例えば0.1mmφのビア孔2に
対してメタルマスクの透孔を若干大きくしておく必要が
あるため、メタルマスクを取除いた後に、この透孔に相
当する0.3〜0.4mmφのランド3が必然的に出来ていた。
発明が解決しようとする課題 しかしながら上記の従来の構成では、例え0.1mmφの
ビア孔をグリーンシートにあける事が出来ても、0.3〜
0.4mmφのランドを必要とするのであれば、回路基板と
しては高密度ではなくなるという欠点を有していた。本
発明は上記従来の問題点を解決するもので、前記ランド
を不必要とし、高密度な回路基板が作成可能な製造方法
を提供することを目的とする。
課題を解決するための手段 この目的を達成するために本発明のセラミック配線基
板の製造方法は、グリーンシートに、その表面に配置さ
れたフィルムを介してビア孔を形成し、そのフィルム側
よりビア導体を前記ビア孔に充填し、充填後に前記フィ
ルムをグリーンシートより剥離し、焼成することを特徴
とする。
作用 本発明のセラミック配線基板の製造方法では、グリー
ンシート上に配置されたフィルムを介して、グリーンシ
ートにビア孔をあけ、そのフィルム側からビア導体を充
填するため、フィルム上にランドが形成されても、後で
グリーンシートから前記フィルムをはがせば、ランドレ
スでビア孔に導体が充填されたグリーンシートが得られ
るものである。
実 施 例 以下、本発明の一実施例について図面を参照しながら
説明する。先づ、本発明のセラミック配線基板の製造方
法で使用可能なプラスチックフィルムについて述べる。
グリーンシート成形に用いられるプラスチックフィルム
は、コストや汎用性の面からポリエステルフィルムが一
般的である。
しかし本発明のセラミック配線基板の製造方法におい
ては、グリーンシートとプラスチックフィルムに2回の
熱履歴が加わる。それは、ビア孔に充填した導体の乾燥
とグリーンシートに配線印刷した導体の乾燥であり、そ
の乾燥条件は例えば80〜100℃で約10分である。ポリエ
ステルフィルムは熱による寸法変化が大きいため、上記
乾燥温度でフィルムが縮むと同時に、グリーンシートも
縮み、ビア孔の位置がずれ、層間でのビア接続不良が発
生する可能性があるという問題点を有している。よって
次に述べる6種類のプラスチックフィルムを用いて実験
を行った。
(1) ポリフェニレンサルファイドフィルム、(以後
PPSという。)その化学式は (2) ポリエーテルイミドフィルム、(以後PEIとい
う。)その化学式は、 (3) ポリエーテルサルホンフィルム、(以後PESと
いう。)その化学式は (4) ポリエーテルエーテルケトンフィルム、(以後
PEEKという。)その化学式は、 (5) ポリエステルフィルム、(以後PETという。)
その化学式は、 (6) 上記PETフィルムを100℃以上の熱処理を施した
もの、(以後低収縮PETという。) 表1にそれぞれのフィルムの特性表を示す。この表中
の特性で、破断強度・伸び率についてはJIS C2318に従
い、熱収縮率は100mm間隔で0.2mmφの孔をあけ、フィル
ムを製造する際の成形方向(MD)とその直角方向(TD)
について、加熱処理後n=4で最も収縮率の大きな値を
示した。
これら6種類の厚みが75μmのプラスチックフィルム
4上に、それぞれ第2図に示す如く、従来と同様な手法
により厚みが200μmになるようグリーンシート1の成
形を行い、そのグリーンシート1にフィルム4を介して
NCパンチにて0.2mmφのビア孔2の加工を行った。
グリーンシート単体に孔あけを行うのに比べて、プラ
スチックフィルム付きの場合はハリができ易いが、パン
チピンのスピード等の条件を検討することによりバリの
問題は解決できた。孔あけ加工性については、表1の伸
び率が小さい程バリはできにくく、PETと比較してPEEK
を除く他のフィルムの加工性は極めて良好であった。ま
た、表1の破断強度は値が小さい程、加工性に優れ、量
産時のパンチピンの寿命も長くなる事が予想されるが、
PETと比較して他のフィルムは全て良い特性を示してい
る。次に第3図に示す如く、プラスチックフィルム4側
から導体を従来と同様にメタルマスクにて充填し、90℃
で10分間乾燥を行い、さらに第4図に示す如く、グリー
ンシート1側から配線導体7を印刷し、90℃で10分間乾
燥を行った。
そして第1図に示す如く、プラスチックフィルム4を
グリーンシート1からはがした後、80℃で200Kg/cm2
積層条件で配線形成されたグリーンシートを熱圧着し、
約500℃で脱バインダー後、900℃焼成する事により、ラ
ンドレスで高密度な多層基板を得る事ができた。ここ
で、ビア接続の信頼性を確認したところ、PETフィルム
を使用したもののみ導通不良があったので、原因を探る
ために多層基板の断面をSEM観察した結果、ビアの位置
ずれ不良であることがわかった。これは、ビア充填・配
線印刷後の乾燥工程でのPETフィルムの収縮が大きい為
であると考えられる。低収縮PETの場合、100℃/30分で
最大0.1%の収縮があるが、乾燥温度を80〜90℃に制御
すれば、0.2mmφのビア孔であれば、量産に於ても問題
はないであろう。その点PPS,PEI,PEEKについては寸法精
度に優れ、本発明の製造法に適したプラスチックフィル
ムである。また、セラミック多層基板を民生機器に適用
しようとした時、低コストが要求されるが、プラスチッ
クフィルムの単価が、PPS:1〜1.5万円/Kg,PEI:1〜1.5万
円/Kg,PEEK:3.5万円/KgとPPS,PEIが性能,コストの両面
から適しているといえる。今までの実験結果をわかり易
くするために、表2にまとめた。表中の◎は優れてい
る、○は十分に実用化、△は実用可能、×は実用不可で
あることを示す。
すなわち、本発明のセラミック配線基板の製造方法に
おいて採用可能なプラスチックフィルムは、低収縮PET,
PEEK,PES,PEI,PPSであり、なかでも熱収縮での位置ずれ
によるビア接続の信頼性においてはPPS,PEI,PEEKが優
れ、コストも考え合わせるとPPS,PEIがさらに優れてい
る。
発明の効果 以上のように本発明は、フィルム上に成形されたグリ
ーンシートにそのフィルムごとビア孔をあけ、そのビア
孔にフィルム側からビア導体を充填・乾燥し、そのグリ
ーンシート側に配線導体を印刷・乾燥した後に、前記グ
リーンシートをフィルムからはがすセラミック配線基板
の製造方法であるため、ランドレスビア構造を有する高
密度なセラミック配線基板を得ることができる。
【図面の簡単な説明】
第1図,第2図,第3図および第4図はそれぞれ本発明
のセラミック配線基板の製造方法の一実施例における各
工程を示す断面図、第5図は従来の工法で、ビア孔に導
体を充填した時、グリーンシート表面にランドが形成さ
れている状態を示す断面図である。 1……グリーンシート、2……ビア孔、3……ランド、
4……プラスチックフィルム、5……導体、6……ラン
ドレスビア、7……配線導体。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】グリーンシートに、その表面に配置された
    フィルムを介してビア孔を形成し、そのフィルム側より
    ビア導体を前記ビア孔に充填し、充填後に前記フィルム
    をグリーンシートより剥離し、焼成するセラミック配線
    基板の製造方法において、前記フィルムは、ポリフェニ
    レンサルファイドフィルム,ポリエーテルイミドフィル
    ムのいずれかよりなることを特徴とするセラミック配線
    基板の製造方法。
  2. 【請求項2】グリーンシートに、その表面に配置された
    フィルムを介して、ビア孔を形成し、そのフィルム側よ
    りビア導体を前記ビア孔に充填した後乾燥し、乾燥後前
    記フィルムの配置されていない側のグリーンシートの面
    に所定の配線パターンを印刷・乾燥し、然る後に前記フ
    ィルムを剥離した複数枚のグリーンシートを積層し、焼
    成するセラミック配線基板の製造方法において、前記フ
    ィルムは、ポリフェニレンサルファイドフィルム,ポリ
    エーテルイミドフィルムのいずれかよりなることを特徴
    とするセラミック配線基板の製造方法。
JP2119430A 1990-05-09 1990-05-09 セラミック配線基板の製造方法 Expired - Lifetime JP2789782B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2119430A JP2789782B2 (ja) 1990-05-09 1990-05-09 セラミック配線基板の製造方法
DE1991612119 DE69112119T2 (de) 1990-05-09 1991-05-08 Verbundplatte und Herstellungsverfahren von einer keramischen Leiterplatte unter Verwendung ersterer.
EP19910107548 EP0456243B1 (en) 1990-05-09 1991-05-08 Composite sheet and a process for producing ceramic circuit board using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2119430A JP2789782B2 (ja) 1990-05-09 1990-05-09 セラミック配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0415991A JPH0415991A (ja) 1992-01-21
JP2789782B2 true JP2789782B2 (ja) 1998-08-20

Family

ID=14761242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2119430A Expired - Lifetime JP2789782B2 (ja) 1990-05-09 1990-05-09 セラミック配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2789782B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522180B2 (ja) * 1993-09-09 1996-08-07 日本電気株式会社 セラミック多層配線基板
US6955737B2 (en) * 2003-06-30 2005-10-18 International Business Machines Corporation Supported greensheet structure and method in MLC processing
EP3367764A4 (en) 2015-10-19 2019-06-26 Hitachi Metals, Ltd. MULTILAYER CERAMIC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181693A (ja) * 1984-09-28 1986-04-25 新光電気工業株式会社 セラミツク基板の製造方法およびこれに用いるグリ−ンシ−ト
JPS62194698A (ja) * 1986-02-20 1987-08-27 富士通株式会社 セラミツク多層板の製造方法
JPS649691A (en) * 1987-07-01 1989-01-12 Fujitsu Ltd Manufacture of ceramic substrate
JPH01202405A (ja) * 1988-02-09 1989-08-15 Fujitsu Ltd ビア・ホール形成方法

Also Published As

Publication number Publication date
JPH0415991A (ja) 1992-01-21

Similar Documents

Publication Publication Date Title
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
FI88241B (fi) Foerfarande foer framstaellning av kretskort
JP2007019495A (ja) 改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法
US10772220B2 (en) Dummy core restrict resin process and structure
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP2789782B2 (ja) セラミック配線基板の製造方法
JP3074728B2 (ja) セラミック配線基板の製造方法
JPH05315758A (ja) 多層フレキシブル回路基板およびその製法
WO2021009865A1 (ja) 高密度多層基板、及びその製造方法
EP1094694A1 (en) Method of manufacturing method of ceramic multilayer board
JPH0575263A (ja) 多層セラミツクス基板の製造方法
JP4482613B2 (ja) 多層配線基板の製造方法
JPS62186594A (ja) 多層印刷配線板の製造方法
KR100753231B1 (ko) 회로 기판 및 그 제조방법
WO2006016474A1 (ja) 多層フレックスリジッド配線基板の製造方法
US11122674B1 (en) PCB with coin and dielectric layer
JP2754914B2 (ja) セラミック配線基板の製造方法
KR100598264B1 (ko) 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
JP2006237112A (ja) フレックスリジッド配線板
JPH0818228A (ja) 多層プリント配線板の製造方法
JPS62186595A (ja) 多層印刷配線板の製造方法
JPH0870183A (ja) 多層プリント配線板の製造方法
JP2001007453A (ja) プリント配線基板及びその製造方法
JPS59774Y2 (ja) 印刷配線板
JP4456996B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080612

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090612

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100612

Year of fee payment: 12

EXPY Cancellation because of completion of term