JP2522180B2 - セラミック多層配線基板 - Google Patents
セラミック多層配線基板Info
- Publication number
- JP2522180B2 JP2522180B2 JP5224329A JP22432993A JP2522180B2 JP 2522180 B2 JP2522180 B2 JP 2522180B2 JP 5224329 A JP5224329 A JP 5224329A JP 22432993 A JP22432993 A JP 22432993A JP 2522180 B2 JP2522180 B2 JP 2522180B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- wiring board
- ceramic multilayer
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はセラミック多層配線基板
に関し、特にセラミック多層配線基板のスルーホールの
構造に関する。
に関し、特にセラミック多層配線基板のスルーホールの
構造に関する。
【０００２】
【従来の技術】セラミック多層配線基板は、ＬＳＩ等の
半導体部品を実装する基板として広く用いられている。
セラミック多層配線基板は、絶縁層と、導体層と、これ
らを接続するスルーホールとから構成されている。ここ
で、絶縁層はセラミックから、また、導体層は主にメタ
ルから構成されている。つまり、セラミック多層配線基
板は、異なる材料を組み合わせた複合体である。
半導体部品を実装する基板として広く用いられている。
セラミック多層配線基板は、絶縁層と、導体層と、これ
らを接続するスルーホールとから構成されている。ここ
で、絶縁層はセラミックから、また、導体層は主にメタ
ルから構成されている。つまり、セラミック多層配線基
板は、異なる材料を組み合わせた複合体である。
【０００３】このように異なる材料から構成されている
ため、セラミック多層配線基板では、各材料の特性を一
致させることが重要となっている。とりわけ、熱特性を
一致させることは、重要な問題である。セラミック多層
配線基板の製造工程は、焼成等の大きな温度変化を伴う
からである。
ため、セラミック多層配線基板では、各材料の特性を一
致させることが重要となっている。とりわけ、熱特性を
一致させることは、重要な問題である。セラミック多層
配線基板の製造工程は、焼成等の大きな温度変化を伴う
からである。
【０００４】各材料の熱特性が異なる場合の問題とし
て、クラックの発生がある。クラックは、絶縁層を構成
するセラミックの熱特性と、スルーホールを構成する導
体材料の熱特性とが異なる場合に、セラミックに発生す
る。発生箇所は、スルーホール近傍のセラミックであ
る。クラックが発生すると、基板の強度が低下する。ま
た、基板の信頼性も低下してしまう。 このようなクラ
ックの発生を防止するための技術の一例は、特開昭５９
−１１７００４号公報に記載されている（以下「従来技
術」という）。この従来技術では、スルーホール充填用
ペーストを構成するタングステン粉末の平均粒径を特定
の範囲に限定することにより、クラックの発生を防止す
る、としている。
て、クラックの発生がある。クラックは、絶縁層を構成
するセラミックの熱特性と、スルーホールを構成する導
体材料の熱特性とが異なる場合に、セラミックに発生す
る。発生箇所は、スルーホール近傍のセラミックであ
る。クラックが発生すると、基板の強度が低下する。ま
た、基板の信頼性も低下してしまう。 このようなクラ
ックの発生を防止するための技術の一例は、特開昭５９
−１１７００４号公報に記載されている（以下「従来技
術」という）。この従来技術では、スルーホール充填用
ペーストを構成するタングステン粉末の平均粒径を特定
の範囲に限定することにより、クラックの発生を防止す
る、としている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来技術では、タングステン粉末の粒径を精密に制御し
た、特別のスルーホール充填用ペーストを容易する必要
があるので製造が困難である。
従来技術では、タングステン粉末の粒径を精密に制御し
た、特別のスルーホール充填用ペーストを容易する必要
があるので製造が困難である。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
め、本発明のセラミック多層配線基板では、基板と、こ
の基板内に設けられたスルーホールとを有するセラミッ
ク多層配線基板において、前記スルーホールの前記基板
の表層部における前記基板と平行な断面の断面積が前記
スルーホールの前記基板の内層部における前記基板と平
行な断面の断面積よりも小さくなるように形成されてい
る。
め、本発明のセラミック多層配線基板では、基板と、こ
の基板内に設けられたスルーホールとを有するセラミッ
ク多層配線基板において、前記スルーホールの前記基板
の表層部における前記基板と平行な断面の断面積が前記
スルーホールの前記基板の内層部における前記基板と平
行な断面の断面積よりも小さくなるように形成されてい
る。
【０００７】
【実施例】まず、本発明の基礎実験ついて説明する。こ
の基礎実験によって、スルーホールの直径を小さくする
ことによってクラックの発生が防止できる、ということ
が明らかになった。図８（ａ）〜（ｃ）は、この基礎実
験の内容を示す図である。
の基礎実験によって、スルーホールの直径を小さくする
ことによってクラックの発生が防止できる、ということ
が明らかになった。図８（ａ）〜（ｃ）は、この基礎実
験の内容を示す図である。
【０００８】本基礎実験は、スルーホールを有するセラ
ミック多層配線基板をモデル化し、その特性を数値実験
によりシミュレートすることによって行われた。図８
（ａ）は、本基礎実験で使用されたモデルを示す図であ
る。このモデルは、スルーホール９１を中心とする２次
元軸対象モデルである。スルーホール９１の周辺には、
セラミック９２が存在している。本基礎実験では、構造
解析シミュレータによって、スルーホール９１の直径
と、スルーホール９１近傍の応力との関係が調べられ
た。本基礎実験で設定された各種材料の特性値は、図８
（ｂ）に示されている。
ミック多層配線基板をモデル化し、その特性を数値実験
によりシミュレートすることによって行われた。図８
（ａ）は、本基礎実験で使用されたモデルを示す図であ
る。このモデルは、スルーホール９１を中心とする２次
元軸対象モデルである。スルーホール９１の周辺には、
セラミック９２が存在している。本基礎実験では、構造
解析シミュレータによって、スルーホール９１の直径
と、スルーホール９１近傍の応力との関係が調べられ
た。本基礎実験で設定された各種材料の特性値は、図８
（ｂ）に示されている。
【０００９】図８（ｃ）は、本基礎実験の結果を示すグ
ラフである。図８（ｃ）を参照すると、スルーホール９
１の直径の減少に伴って、スルーホール９１近傍の最大
主応力も減少している。つまり、スルーホール９１の直
径を小さくすることによって、スルーホール９１近傍の
応力を減ずることができる。
ラフである。図８（ｃ）を参照すると、スルーホール９
１の直径の減少に伴って、スルーホール９１近傍の最大
主応力も減少している。つまり、スルーホール９１の直
径を小さくすることによって、スルーホール９１近傍の
応力を減ずることができる。
【００１０】以上の結果から、スルーホールの直径を小
さくすることによって、スルーホール近傍のクラックの
発生を防止することが明らかになった。しかしながら、
スルーホールの直径を小さくすると、スルーホールの電
気抵抗が急激に上昇してしまう。このため、単純にスル
ーホールの直径を小さくすることはできない。しかしな
がら、以下に説明する各実施例によれば、このような問
題を解決することができる。
さくすることによって、スルーホール近傍のクラックの
発生を防止することが明らかになった。しかしながら、
スルーホールの直径を小さくすると、スルーホールの電
気抵抗が急激に上昇してしまう。このため、単純にスル
ーホールの直径を小さくすることはできない。しかしな
がら、以下に説明する各実施例によれば、このような問
題を解決することができる。
【００１１】次に、本発明について図面を参照して説明
する。
する。
【００１２】図１は、本発明の第１の実施例を示す図で
ある。図１を参照すると、本実施例のセラミック多層配
線基板１０は、導体層１１と、絶縁層１２と、各導体層
１１を接続するスルーホール２０とから構成されてい
る。スルーホール２０は導体ペーストにより構成されて
いる。
ある。図１を参照すると、本実施例のセラミック多層配
線基板１０は、導体層１１と、絶縁層１２と、各導体層
１１を接続するスルーホール２０とから構成されてい
る。スルーホール２０は導体ペーストにより構成されて
いる。
【００１３】スルーホール２０の形状は、表層部Ａと内
層部Ｂとで異なる。表層部Ａは、セラミック多層配線基
板１０の表面からおよそ４００μｍの範囲で、４層のグ
リーンシートから構成されている。内層部Ｂは、２つの
表層部に挟まれた領域で、その高さは約４．７ｍｍであ
る。内層部Ｂは、４７層のグリーンシートで構成されて
いる。表層部Ａでは、スルーホール２０は、表層部スル
ーホール２１により構成されている。表層部スルーホー
ル２１の直径は９０μｍである。一方、内層部Ｂでは、
スルーホール２０は、内層部スルーホール２２により構
成されている。内層部スルーホール２２の直径は２８０
μｍである。
層部Ｂとで異なる。表層部Ａは、セラミック多層配線基
板１０の表面からおよそ４００μｍの範囲で、４層のグ
リーンシートから構成されている。内層部Ｂは、２つの
表層部に挟まれた領域で、その高さは約４．７ｍｍであ
る。内層部Ｂは、４７層のグリーンシートで構成されて
いる。表層部Ａでは、スルーホール２０は、表層部スル
ーホール２１により構成されている。表層部スルーホー
ル２１の直径は９０μｍである。一方、内層部Ｂでは、
スルーホール２０は、内層部スルーホール２２により構
成されている。内層部スルーホール２２の直径は２８０
μｍである。
【００１４】次にセラミック多層配線基板１０の製造方
法について説明する。セラミック多層配線基板１０を製
造するためには、まず、スラリーを作成する。スラリー
は、アルミナ粉末とホウケイ酸鉛ガラス粉末を重量比５
５：４５で混合した混合粉末に、溶剤としてエチルセロ
ソルブおよびブチルカルビトールを加え、さらに、バイ
ンダーとしてポリビニルブチラールを加えたものを混
合、混練して作成される。
法について説明する。セラミック多層配線基板１０を製
造するためには、まず、スラリーを作成する。スラリー
は、アルミナ粉末とホウケイ酸鉛ガラス粉末を重量比５
５：４５で混合した混合粉末に、溶剤としてエチルセロ
ソルブおよびブチルカルビトールを加え、さらに、バイ
ンダーとしてポリビニルブチラールを加えたものを混
合、混練して作成される。
【００１５】次に、グリーンシートが作成される。グリ
ーンシートは、ドクターブレード法によって、上述のス
ラリーをキャリアフィルム上に成膜し、乾燥させること
によって作成される。 次に、グリーンシート内にスル
ーホール形成用の導体ペーストを埋め込む。具体的に
は、セラミック多層配線基板１０の表層部Ａを形成する
グリーンシートには、スルーホール形成位置に直径１０
０μｍの穴が穿孔される。この穴には導体ペーストが充
填される。この導体ペーストは通常使用されているもの
で構わない。導体ペーストの充填は、スクリーン印刷法
によって行われる。この後の工程によって、この直径１
００μｍの穴は収縮し、図２（ａ）に示すような直径９
０μｍの表層部スルーホール２１を形成する。一方、セ
ラミック多層配線基板１０の内層部を形成するグリーン
シートには、直径３２０μｍの穴が穿孔され、この穴に
導体ペーストが充填される。この後の工程で、この直径
３２０μｍの穴は収縮し、図２（ｂ）に示すような、直
径２８０μｍの内層部スルーホール２２を形成する。上
述の工程では、１００μｍの穴を穿孔するための第１の
金型と、３２０μｍの穴を穿孔するための第２の金型が
必要である。また、この工程において、グリーンシート
上に、導体層１１も形成される。
ーンシートは、ドクターブレード法によって、上述のス
ラリーをキャリアフィルム上に成膜し、乾燥させること
によって作成される。 次に、グリーンシート内にスル
ーホール形成用の導体ペーストを埋め込む。具体的に
は、セラミック多層配線基板１０の表層部Ａを形成する
グリーンシートには、スルーホール形成位置に直径１０
０μｍの穴が穿孔される。この穴には導体ペーストが充
填される。この導体ペーストは通常使用されているもの
で構わない。導体ペーストの充填は、スクリーン印刷法
によって行われる。この後の工程によって、この直径１
００μｍの穴は収縮し、図２（ａ）に示すような直径９
０μｍの表層部スルーホール２１を形成する。一方、セ
ラミック多層配線基板１０の内層部を形成するグリーン
シートには、直径３２０μｍの穴が穿孔され、この穴に
導体ペーストが充填される。この後の工程で、この直径
３２０μｍの穴は収縮し、図２（ｂ）に示すような、直
径２８０μｍの内層部スルーホール２２を形成する。上
述の工程では、１００μｍの穴を穿孔するための第１の
金型と、３２０μｍの穴を穿孔するための第２の金型が
必要である。また、この工程において、グリーンシート
上に、導体層１１も形成される。
【００１６】次に複数のグリーンシートを一体化する。
グリーンシートの一体化は、積層された複数のグリーン
シートを、温度１１０℃、圧力１５０ｋｇ／平方ｃｍの
条件下で熱プレスすることによって行われる。
グリーンシートの一体化は、積層された複数のグリーン
シートを、温度１１０℃、圧力１５０ｋｇ／平方ｃｍの
条件下で熱プレスすることによって行われる。
【００１７】最後に、グリーンシートの積層体が加熱さ
れる。加熱は、グリーンシートの積層体を、空気中で加
熱することによって行われる。このときの温度プロファ
イルは図３に示されている。この加熱によって、バイン
ダーの燃焼・蒸発、および基板の焼結が行われる。
れる。加熱は、グリーンシートの積層体を、空気中で加
熱することによって行われる。このときの温度プロファ
イルは図３に示されている。この加熱によって、バイン
ダーの燃焼・蒸発、および基板の焼結が行われる。
【００１８】次に、本実施例の特性を実験した結果につ
いて説明する。
いて説明する。
【００１９】まず、本実験の方法について説明する。図
４を参照すると、本実験では、スルーホール２０に抵抗
測定パッド３０が形成され、スルーホール２０の抵抗が
測定された。さらに、スルーホール近傍を写真撮影する
ことにより、スルーホール近傍のクラックの発生が観察
された。このとき、スルーホール２０とセラミックとの
境界をスポットライトで照射し、クラックにおいて光の
屈設を生じさせた。クラックの存在を確認しやすくする
ためである。
４を参照すると、本実験では、スルーホール２０に抵抗
測定パッド３０が形成され、スルーホール２０の抵抗が
測定された。さらに、スルーホール近傍を写真撮影する
ことにより、スルーホール近傍のクラックの発生が観察
された。このとき、スルーホール２０とセラミックとの
境界をスポットライトで照射し、クラックにおいて光の
屈設を生じさせた。クラックの存在を確認しやすくする
ためである。
【００２０】また、本実験は、本実施例のスルーホール
２０の他に、直径が９０μｍおよび２８０μｍの通常の
スルーホールについても行われた。これら比較用のスル
ーホールは、その形状を除く全ての点において、スルー
ホール２０と同様に製造されたものである。
２０の他に、直径が９０μｍおよび２８０μｍの通常の
スルーホールについても行われた。これら比較用のスル
ーホールは、その形状を除く全ての点において、スルー
ホール２０と同様に製造されたものである。
【００２１】本実験の結果は図５に示されている。図５
では、直径９０μｍの通常のスルーホールをタイプ１
と、本実施例のスルーホール２０をタイプ２と、直径２
８０μｍの通常のスルーホールをタイプ３とそれぞれ呼
んでいる。
では、直径９０μｍの通常のスルーホールをタイプ１
と、本実施例のスルーホール２０をタイプ２と、直径２
８０μｍの通常のスルーホールをタイプ３とそれぞれ呼
んでいる。
【００２２】図５を参照すると、タイプ１のスルーホー
ルでは、クラックの発生は見られなかった。しかしなが
ら、その電気抵抗は１２０μΩと非常に大きい。また、
タイプ３のスルーホールの電気抵抗は、１５μΩと小さ
い。しかしながら、スルーホール近傍にクラックが発生
した。
ルでは、クラックの発生は見られなかった。しかしなが
ら、その電気抵抗は１２０μΩと非常に大きい。また、
タイプ３のスルーホールの電気抵抗は、１５μΩと小さ
い。しかしながら、スルーホール近傍にクラックが発生
した。
【００２３】一方、本実施例のスルーホールであるタイ
プ２のスルーホールでは、電気抵抗は２５μΩであっ
た。これは、タイプ１のスルーホールに比べてはるかに
小さい。また、タイプ２のスルーホールの近傍にはクラ
ックの発生は見られなかった。つまり、本実施例のスル
ーホールでは、クラックの発生は防止され、その電気抵
抗が大きく増大することもない。そして、スルーホール
２０に充填される導体ペーストとして、通常用いられて
いるものを使用することができる。このため製造が容易
である。
プ２のスルーホールでは、電気抵抗は２５μΩであっ
た。これは、タイプ１のスルーホールに比べてはるかに
小さい。また、タイプ２のスルーホールの近傍にはクラ
ックの発生は見られなかった。つまり、本実施例のスル
ーホールでは、クラックの発生は防止され、その電気抵
抗が大きく増大することもない。そして、スルーホール
２０に充填される導体ペーストとして、通常用いられて
いるものを使用することができる。このため製造が容易
である。
【００２４】本発明の適用範囲は、以上説明した実施例
の寸法、および材料に限定されるものではない。以下、
本実施例の変形可能な範囲について説明する。
の寸法、および材料に限定されるものではない。以下、
本実施例の変形可能な範囲について説明する。
【００２５】内層部Ｂの高さはいくらでも構わない。表
層部Ａの高さは０．４ｍｍ以上必要である。０．４ｍｍ
以下の場合、図１の部分Ｃにセラミックの割れが発生す
る恐れがある。表層部スルーホール２１の直径は金型の
許容する限り小さくすることができる。クラックを確実
に防止するためには、表層部スルーホール２１の直径は
なるべく小さい方がよい。内層部スルーホール２２の直
径が大きいほど、スルーホール２０の電気抵抗を減少す
ることができる。しかし、導体ペーストの充填のために
は０．３０ｍｍ以下とする必要がある。
層部Ａの高さは０．４ｍｍ以上必要である。０．４ｍｍ
以下の場合、図１の部分Ｃにセラミックの割れが発生す
る恐れがある。表層部スルーホール２１の直径は金型の
許容する限り小さくすることができる。クラックを確実
に防止するためには、表層部スルーホール２１の直径は
なるべく小さい方がよい。内層部スルーホール２２の直
径が大きいほど、スルーホール２０の電気抵抗を減少す
ることができる。しかし、導体ペーストの充填のために
は０．３０ｍｍ以下とする必要がある。
【００２６】また、本実施例では、表層部スルーホール
２１および内層部スルーホール２２の断面形状は円であ
るとしたが、本発明の適用範囲はこれに制限されるもの
ではない。表層部スルーホール２１および内層部スルー
ホール２２の形状にかかわらず、内層部スルーホール２
２の断面積が表層部スルーホール２１の断面積よりも大
きければ所期の効果を達成することができる。
２１および内層部スルーホール２２の断面形状は円であ
るとしたが、本発明の適用範囲はこれに制限されるもの
ではない。表層部スルーホール２１および内層部スルー
ホール２２の形状にかかわらず、内層部スルーホール２
２の断面積が表層部スルーホール２１の断面積よりも大
きければ所期の効果を達成することができる。
【００２７】次に、本発明の第２の実施例について説明
する。本実施例の特徴は、第１の実施例の構造をブライ
ンドスルーホールに適用した点にある。
する。本実施例の特徴は、第１の実施例の構造をブライ
ンドスルーホールに適用した点にある。
【００２８】図６を参照すると、ブラインドスルーホー
ル４０の表層部Ａにおける形状は、第１の実施例のスル
ーホール２０のものと変わらない。しかしながら、ブラ
インドスルーホール４０は、基板の反対面に貫通するこ
となく、内層部Ｂの途中において終了する。
ル４０の表層部Ａにおける形状は、第１の実施例のスル
ーホール２０のものと変わらない。しかしながら、ブラ
インドスルーホール４０は、基板の反対面に貫通するこ
となく、内層部Ｂの途中において終了する。
【００２９】本実施例によって達成される効果は第１の
実施例の効果と同等である。
実施例の効果と同等である。
【００３０】次に、本発明の第３の実施例について説明
する。本実施例は、第１〜第２の実施例のスルーホール
を簡便に製造するための構造である。より具体的には、
本実施例によれば、第１〜第２の実施例では２種類の金
型が必要であったスルーホール穿孔工程を、１種類の金
型で実行することが可能となる。
する。本実施例は、第１〜第２の実施例のスルーホール
を簡便に製造するための構造である。より具体的には、
本実施例によれば、第１〜第２の実施例では２種類の金
型が必要であったスルーホール穿孔工程を、１種類の金
型で実行することが可能となる。
【００３１】図７（ａ）を参照すると、本実施例におい
て、スルーホール穿孔用の金型は、穴６１１１を穿孔す
るための１種類の金型のみが用意される。穴６１１１の
直径は表層部スルーホール２１の直径に合わせたもので
ある。したがって、表層部スルーホール２１を形成する
ときには、この金型によって通常通りグリーンシートを
穿孔すれば良い。一方、内層部スルーホール２２は、以
下のようにして形成される。
て、スルーホール穿孔用の金型は、穴６１１１を穿孔す
るための１種類の金型のみが用意される。穴６１１１の
直径は表層部スルーホール２１の直径に合わせたもので
ある。したがって、表層部スルーホール２１を形成する
ときには、この金型によって通常通りグリーンシートを
穿孔すれば良い。一方、内層部スルーホール２２は、以
下のようにして形成される。
【００３２】図７（ｂ）を参照すると、内層部スルーホ
ール２２は、点７３０を中心とした内層部スルーホール
２２は、点７２１〜７２４を中心とした４つの穴、穴６
２１〜６２４により形成される。穴６２１〜穴６２４
は、表層部スルーホール２１を形成するのに用いたのと
同じ金型によって穿孔される。穴６２１〜穴６２４が形
成されるときには、金型もしくはグリーンシートが微細
に移動される。点７２１〜７２４間の距離が近接してい
るために、穴６２１〜穴６２４はつながり、穴６１１１
よりも大きな穴である穴８２０が形成される。穴８２０
は円ではない。しかしながら、前述したように、本発明
の効果は内層部スルーホール２２の形状に左右されな
い。したがって、穴８２０により形成される内層部スル
ーホール２２でも所期の効果を達成することができる。
ール２２は、点７３０を中心とした内層部スルーホール
２２は、点７２１〜７２４を中心とした４つの穴、穴６
２１〜６２４により形成される。穴６２１〜穴６２４
は、表層部スルーホール２１を形成するのに用いたのと
同じ金型によって穿孔される。穴６２１〜穴６２４が形
成されるときには、金型もしくはグリーンシートが微細
に移動される。点７２１〜７２４間の距離が近接してい
るために、穴６２１〜穴６２４はつながり、穴６１１１
よりも大きな穴である穴８２０が形成される。穴８２０
は円ではない。しかしながら、前述したように、本発明
の効果は内層部スルーホール２２の形状に左右されな
い。したがって、穴８２０により形成される内層部スル
ーホール２２でも所期の効果を達成することができる。
【００３３】図７（ｃ）は、７つの穴、穴６３０〜穴６
３６により、穴８２０よりも大きな穴である穴８３０を
形成した場合を示している。このように、多くの穴を組
み合わせることにより、いくらでも大きな内層部スルー
ホール２２を形成することができる。しかも、このとき
必要な金型は１種類のみである。
３６により、穴８２０よりも大きな穴である穴８３０を
形成した場合を示している。このように、多くの穴を組
み合わせることにより、いくらでも大きな内層部スルー
ホール２２を形成することができる。しかも、このとき
必要な金型は１種類のみである。
【００３４】以上のように、本実施例によれば、１種類
の金型によって表層部スルーホール２１と内層部スルー
ホール２２の両方のスルーホールを形成することができ
る。このため、製造が容易である。
の金型によって表層部スルーホール２１と内層部スルー
ホール２２の両方のスルーホールを形成することができ
る。このため、製造が容易である。
【００３５】
【発明の効果】以上説明したように、本発明では、セラ
ミック多層配線基板１０に設けられるスルーホール２０
を、表層部スルーホール２１の直径が内層部スルーホー
ル２２の直径よりも小さくなるように形成した。このた
め、特別のスルーホール充填用ペーストを用いることな
くスルーホール近傍のクラックの発生を防止することが
でき、製造が容易である、という効果を有する。
ミック多層配線基板１０に設けられるスルーホール２０
を、表層部スルーホール２１の直径が内層部スルーホー
ル２２の直径よりも小さくなるように形成した。このた
め、特別のスルーホール充填用ペーストを用いることな
くスルーホール近傍のクラックの発生を防止することが
でき、製造が容易である、という効果を有する。
【図１】本発明の第１の実施例を示す図。
【図２】（ａ）は、表層部スルーホール２１を示す図。
（ｂ）は、内層部スルーホール２２を示す図。
（ｂ）は、内層部スルーホール２２を示す図。
【図３】第１の実施例のセラミック多層配線基板１０の
製造方法を示す図。
製造方法を示す図。
【図４】第１の実施例の特性実験の概要を示す図。
【図５】第１の実施例の特性実験の結果を示す図。
【図６】本発明の第２の実施例を示す図。
【図７】（ａ）は、本発明の第３の実施例を示す図。
（ｂ）は、本発明の第３の実施例を示す図。（ｃ）は、
本発明の第３の実施例を示す図。
（ｂ）は、本発明の第３の実施例を示す図。（ｃ）は、
本発明の第３の実施例を示す図。
【図８】（ａ）は、本発明に先立つ実験を示す図。
（ｂ）は、本発明に先立つ実験を示す図。（ｃ）は、本
発明に先立つ実験を示す図。
（ｂ）は、本発明に先立つ実験を示す図。（ｃ）は、本
発明に先立つ実験を示す図。
１０ セラミック多層配線基板 １１ 導体層 １２ 絶縁層 ２０ スルーホール ２１ 表層部スルーホール ２２ 内層部スルーホール ３０ 抵抗測定パッド ４０ ブラインドスルーホール ５０ メッキ ６１１ 穴 ６２１〜６２４ 穴 ６３０〜６３６ 穴 ８２０ 穴 ８３０ 穴
Claims (3)
- 【請求項１】 基板と、この基板内に設けられ、第１および第２の端部を有する
円柱状を呈し、前記第１の端部が前記基板の表面に露出
した 表層部スルーホールと、この表層部スルーホールよりも 前記基板の内層側に設け
られ、前記表層部スルーホールよりも直径の大きな円柱
状を呈し、一端が前記表層部スルーホールの前記第２の
端部に接続した内層部スルーホールとを有することを特
徴とするセラミック多層配線基板。 - 【請求項２】 前記基板の表面から前記内層部スルーホ
ールまでの距離が０．４ｍｍ以上あることを特徴とする
請求項３記載のセラミック多層配線基板。 - 【請求項３】 基板と、この基板内に設けられたスルー
ホールとを有し、前記スルーホールの前記基板の表層部
における前記基板と平行な断面の断面積が前記スルーホ
ールの前記基板の内層部における前記基板と平行な断面
の断面積よりも小さいセラミック多層配線基板の製造方
法において、 第１の金型でグリーンシートを穿孔して前記基板の表層
部のスルーホールを形成する第１の工程と、 前記第１の金型でグリーンシートに重なり合う複数の穴
を穿孔して前記基板の内層部のスルーホールを形成する
第２の工程とを有することを特徴とするセラミック多層
配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5224329A JP2522180B2 (ja) | 1993-09-09 | 1993-09-09 | セラミック多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5224329A JP2522180B2 (ja) | 1993-09-09 | 1993-09-09 | セラミック多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0779079A JPH0779079A (ja) | 1995-03-20 |
| JP2522180B2 true JP2522180B2 (ja) | 1996-08-07 |
Family
ID=16812054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5224329A Expired - Fee Related JP2522180B2 (ja) | 1993-09-09 | 1993-09-09 | セラミック多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522180B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987316B2 (en) * | 2004-01-14 | 2006-01-17 | International Business Machines Corporation | Multilayer ceramic substrate with single via anchored pad and method of forming |
| JP4639101B2 (ja) * | 2004-03-31 | 2011-02-23 | 日本特殊陶業株式会社 | 部品支持基板及びその製造方法、光デバイス |
| JP4535801B2 (ja) * | 2004-07-28 | 2010-09-01 | 京セラ株式会社 | セラミック配線基板 |
| EP1814321B1 (en) * | 2004-11-12 | 2013-01-30 | Panasonic Corporation | Digital television receiver circuit module |
| WO2013141339A1 (ja) * | 2012-03-23 | 2013-09-26 | 株式会社村田製作所 | 多層配線基板およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111297A (en) * | 1980-02-08 | 1981-09-02 | Hitachi Ltd | Method of manufacturing multilayer ceramic board |
| JPS59151496A (ja) * | 1983-02-18 | 1984-08-29 | 松下電器産業株式会社 | セラミツク多層配線基板の製造方法 |
| JPS59172295A (ja) * | 1983-03-22 | 1984-09-28 | 株式会社日立製作所 | セラミツク多層配線基板 |
| JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
| JPS60141411A (ja) * | 1983-12-26 | 1985-07-26 | Hitachi Chem Co Ltd | 楕円穴加工法 |
| JPS6194415A (ja) * | 1984-10-15 | 1986-05-13 | Matsushita Electric Ind Co Ltd | 映像信号のデイジタル化装置 |
| JPH067578B2 (ja) * | 1985-01-28 | 1994-01-26 | 日本電気株式会社 | セラミツク多層基板 |
| JPS6117235A (ja) * | 1985-05-20 | 1986-01-25 | Toshiba Corp | 光学的情報記録媒体の製造方法 |
| JPH088417B2 (ja) * | 1988-11-17 | 1996-01-29 | イビデン株式会社 | 多層プリント配線板 |
| JP2789782B2 (ja) * | 1990-05-09 | 1998-08-20 | 松下電器産業株式会社 | セラミック配線基板の製造方法 |
| JPH0493096A (ja) * | 1990-08-08 | 1992-03-25 | Shinko Electric Ind Co Ltd | 多層セラミック基板 |
-
1993
- 1993-09-09 JP JP5224329A patent/JP2522180B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779079A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078079A (en) | Method for preparing a multilayer ceramic | |
| JPS63358A (ja) | 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法 | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| WO2000060613A1 (en) | Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JP2522180B2 (ja) | セラミック多層配線基板 | |
| JP4938018B2 (ja) | セラミック基板の製造方法、および、セラミック基板 | |
| JP4059148B2 (ja) | 導電性ペーストおよびセラミック多層基板 | |
| US6217989B1 (en) | Conductive line features for enhanced reliability of multi-layer ceramic substrates | |
| JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
| JP2006269692A (ja) | 多層セラミック基板及びその製造方法 | |
| JP2522180C (ja) | ||
| JPH08125339A (ja) | 多層配線基板の製造方法 | |
| JPH11224984A (ja) | セラミック多層基板の製造方法 | |
| JP3006310B2 (ja) | 導体ペースト組成物 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JP2732171B2 (ja) | セラミックス回路基板の製造方法 | |
| JPH0521958A (ja) | 多層配線基板の積層体及びその製造方法 | |
| JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH0195595A (ja) | セラミック基板へのピン立設方法 | |
| JPH03112606A (ja) | セラミック多層配線基板の製造方法 | |
| JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
| JPH0637454A (ja) | 多層配線セラミック基板およびその製造方法 | |
| JPH0613756A (ja) | 導体ペースト組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |
|
| LAPS | Cancellation because of no payment of annual fees |