JP2522180C - - Google Patents

Info

Publication number
JP2522180C
JP2522180C JP2522180C JP 2522180 C JP2522180 C JP 2522180C JP 2522180 C JP2522180 C JP 2522180C
Authority
JP
Japan
Prior art keywords
hole
present
substrate
diameter
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Publication date

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明はセラミック多層配線基板に関し、特にセラミック
多層配線基板のスルーホールの構造に関する。 【0002】 【従来の技術】セラミック多層配線基板は、LSI等の半導体部品を実装する基
板として広く用いられている。セラミック多層配線基板は、絶縁層と、導体層と
、これらを接続するスルーホールとから構成されている。ここで、絶縁層はセラ
ミックから、また、導体層は主にメタルから構成されている。つまり、セラミッ
ク多層配線基板は、異なる材料を組み合わせた複合体である。 【0003】 このように異なる材料から構成されているため、セラミック多層配線基板では
、各材料の特性を一致させることが重要となっている。とりわけ、熱特性を一致
させることは、重要な問題である。セラミック多層配線基板の製造工程は、焼成
等の大きな温度変化を伴うからである。 【0004】 各材料の熱特性が異なる場合の間題として、クラックの発生がある。クラック
は、絶縁層を構成するセラミックの熱特性と、スルーホールを構成する導体材料
の熱特性とが異なる場合に、セラミックに発生する。発生箇所は、スルーホール
近傍のセラミックである。クラックが発生すると、基板の強度が低下する。また
、基板の信頼性も低下してしまう。このようなクラックの発生を防止するための
技術の一例は、特開昭59−117004号公報に記載されている(以下「従来
技術」という)。この従来技術では、スルーホール充填用ペーストを構成するタ
ングステン粉末の平均粒径を特定の範囲に限定することにより、クラックの発生
を防止する、としている。 【0005】 【発明が解決しようとする課題】 しかしながら、上述の従来技術では、タングステン粉末の粒径を精密に制御し
た、特別のスルーホール充填用ペーストを容易する必要があるので製造が困難で
ある。 【0006】 【課題を解決するための手段】 上述の課題を解決するため、本発明のセラミック多層配線基板では、基板と、
この基板内に設けられたスルーホールとを有するセラミック多層配線基板におい
て、前記スルーホールの前記基板の表層部における前記基板と平行な断面の断面
積が前記スルーホールの前記基板の内層部における前記基板と平行な断面の断面
積よりも小さくなるように形成されている。 【0007】 【実施例】 まず、本発明の基礎実験ついて説明する。この基礎実験によって、スルーホー
ルの直径を小さくすることによってクラックの発生が防止できる、ということが
明らかになった。図8(a)〜(c)は、この基礎実験の内容を示す図である。 【0008】 本基礎実験は、スルーホールを有するセラミック多層配線基板をモデル化し、 その特性を数値実験によりシミュレートすることによって行われた。図8(a)
は、本基礎実験で使用されたモデルを示す図である。このモデルは、スルーホー
ル91を中心とする2次元軸対象モデルである。スルーホール91の周辺には、
セラミック92が存在している。本基礎実験では、構造解析シミュレータによっ
て、スルーホール91の直径と、スルーホール91近傍の応力との関係が調べら
れた。本基礎実験で設定された各種材料の特性値は、図8(b)に示されている
。 【0009】 図8(c)は、本基礎実験の結果を示すグラフである。図8(c)を参照する
と、スルーホール91の直径の減少に伴って、スルーホール91近傍の最大主応
力も減少している。つまり、スルーホール91の直径を小さくすることによって
、スルーホール91近傍の応力を減ずることができる。 【0010】 以上の結果から、スルーホールの直径を小さくすることによって、スルーホー
ル近傍のクラックの発生を防止することが明らかになった。しかしながら、スル
ーホールの直径を小さくすると、スルーホールの電気抵抗が急激に上昇してしま
う。このため、単純にスルーホールの直径を小さくすることはできない。しかし
ながら、以下に説明する各実施例によれば、このような問題を解決することがで
きる。 【0011】 次に、本発明について図面を参照して説明する。 【0012】 図1は、本発明の第1の実施例を示す図である。図1を参照すると、本実施例
のセラミック多層配線基板10は、導体層11と、絶縁層12と、各導体層11
を接続するスルーホール20とから構成されている。スルーホール20は導体ペ
ーストにより構成されている。 【0013】 スルーホール20の形状は、表層部Aと内層部Bとで異なる。表層部Aは、セ
ラミック多層配線基板10の表面からおよそ400μmの範囲で、4層のグリー
ンシートから構成されている。内層部Bは、2つの表層部に挟まれた領域で、そ の高さは約4.7mmである。内層部Bは、47層のグリーンシートで構成され
ている。表層部Aでは、スルーホール20は、表層部スルーホール21により構
成されている。表層部スルーホール21の直径は90μmである。一方、内層部
Bでは、スルーホール20は、内層部スルーホール22により構成されている。
内層部スルーホール22の直径は280μmである。 【0014】 次にセラミック多層配線基板10の製造方法について説明する。セラミック多
層配線基板10を製造するためには、まず、スラリーを作成する。スラリーは、
アルミナ粉末とホウケイ酸鉛ガラス粉末を重量比55:45で混合した混合粉末
に、溶剤としてエチルセロソルブおよびブチルカルビトールを加え、さらに、バ
インダーとしてポリビニルブチラールを加えたものを混合、混練して作成される
。 【0015】 次に、グリーンシートが作成される。グリーンシートは、ドクターブレード法
によって、上述のスラリーをキャリアフィルム上に成膜し、乾燥させることによ
って作成される。次に、グリーンシート内にスルーホール形成用の導体ペースト
を埋め込む。具体的には、セラミック多層配線基板10の表層部Aを形成するグ
リーンシートには、スルーホール形成位置に直径100μmの穴が穿孔される。
この穴には導体ペーストが充填される。この導体ペーストは通常使用されている
もので構わない。導体ペーストの充填は、スクリーン印刷法によって行われる。
この後の工程によって、この直径100μmの穴は収縮し、図2(a)に示すよ
うな直径90μmの表層部スルーホール21を形成する。一方、セラミック多層
配線基板10の内層部を形成するグリーンシートには、直径320μmの穴が穿
孔され、この穴に導体ペーストが充填される。この後の工程で、この直径320
μmの穴は収縮し、図2(b)に示すような、直径280μmの内層部スルーホ
ール22を形成する。上述の工程では、100μmの穴を穿孔するための第1の
金型と、320μmの穴を穿孔するための第2の金型が必要である。また、この
工程において、グリーンシート上に、導体層11も形成される。 【0016】 次に複数のグリーンシートを一体化する。グリーンシートの一体化は、積層さ れた複数のグリーンシートを、温度110℃、圧力150kg/平方cmの条件
下で熱プレスすることによって行われる。 【0017】 最後に、グリーンシートの積層体が加熱される。加熱は、グリーンシートの積
層体を、空気中で加熱することによって行われる。このときの温度プロファイル
は図3に示されている。この加熱によって、バインダーの燃焼・蒸発、および基
板の焼結が行われる。 【0018】 次に、本実施例の特性を実験した結果について説明する。 【0019】 まず、本実験の方法について説明する。図4を参照すると、本実験では、スル
ーホール20に抵抗測定パッド30が形成され、スルーホール20の抵抗が測定
された。さらに、スルーホール近傍を写真撮影することにより、スルーホール近
傍のクラックの発生が観察された。このとき、スルーホール20とセラミックと
の境界をスポットライトで照射し、クラックにおいて光の屈設を生じさせた。ク
ラックの存在を確認しやすくするためである。 【0020】 また、本実験は、本実施例のスルーホール20の他に、直径が90μmおよび
280μmの通常のスルーホールについても行われた。これら比較用のスルーホ
ールは、その形状を除く全ての点において、スルーホール20と同様に製造され
たものである。 【0021】 本実験の結果は図5に示されている。図5では、直径90μmの通常のスルー
ホールをタイプ1と、本実施例のスルーホール20をタイプ2と、直径280μ
mの通常のスルーホールをタイプ3とそれぞれ呼んでいる。 【0022】 図5を参照すると、タイプ1のスルーホールでは、クラックの発生は見られな
かった。しかしながら、その電気抵抗は120μΩと非常に大きい。また、タイ
プ3のスルーホールの電気抵抗は、15μΩと小さい。しかしながら、スルーホ ール近傍にクラックが発生した。 【0023】 一方、本実施例のスルーホールであるタイプ2のスルーホールでは、電気抵抗
は25μΩであった。これは、タイプ1のスルーホールに比べてはるかに小さい
。また、タイプ2のスルーホールの近傍にはクラックの発生は見られなかった。
つまり、本実施例のスルーホールでは、クラックの発生は防止され、その電気抵
抗が大きく増大することもない。そして、スルーホール20に充填される導体ペ
ーストとして、通常用いられているものを使用することができる。このため製造
が容易である。 【0024】 本発明の適用範囲は、以上説明した実施例の寸法、および材料に限定されるも
のではない。以下、本実施例の変形可能な範囲について説明する。 【0025】 内層部Bの高さはいくらでも構わない。表層部Aの高さは0.4mm以上必要
である。0.4mm以下の場合、図1の部分Cにセラミックの割れが発生する恐
れがある。表層部スルーホール21の直径は金型の許容する限り小さくすること
ができる。クラックを確実に防止するためには、表層部スルーホール21の直径
はなるべく小さい方がよい。内層部スルーホール22の直径が大きいほど、スル
ーホール20の電気抵抗を減少することができる。しかし、導体ペーストの充填
のためには0.30mm以下とする必要がある。 【0026】 また、本実施例では、表層部スルーホール21および内層部スルーホール22
の断面形状は円であるとしたが、本発明の適用範囲はこれに制限されるものでは
ない。表層部スルーホール21および内層部スルーホール22の形状にかかわら
ず、内層部スルーホール22の断面積が表層部スルーホール21の断面積よりも
大きければ所期の効果を達成することができる。 【0027】 次に、本発明の第2の実施例について説明する。本実施例の特徴は、第1の実
施例の構造をブラインドスルーホールに適用した点にある。 【0028】 図6を参照すると、ブラインドスルーホール40の表層部Aにおける形状は、
第1の実施例のスルーホール20のものと変わらない。しかしながら、ブライン
ドスルーホール40は、基板の反対面に貫通することなく、内層部Bの途中にお
いて終了する。 【0029】 本実施例によって達成される効果は第1の実施例の効果と同等である。 【0030】 次に、本発明の第3の実施例について説明する。本実施例は、第1〜第2の実
施例のスルーホールを簡便に製造するための構造である。より具体的には、本実
施例によれば、第1〜第2の実施例では2種類の金型が必要であったスルーホー
ル穿孔工程を、1種類の金型で実行することが可能となる。 【0031】 図7(a)を参照すると、本実施例において、スルーホール穿孔用の金型は、
穴6111を穿孔するための1種類の金型のみが用意される。穴6111の直径
は表層部スルーホール21の直径に合わせたものである。したがって、表層部ス
ルーホール21を形成するときには、この金型によって通常通りグリーンシート
を穿孔すれば良い。一方、内層部スルーホール22は、以下のようにして形成さ
れる。 【0032】 図7(b)を参照すると、内層部スルーホール22は、点730を中心とした
内層部スルーホール22は、点721〜724を中心とした4つの穴、穴621
〜624により形成される。穴621〜穴624は、表層部スルーホール21を
形成するのに用いたのと同じ金型によって穿孔される。穴621〜穴624が形
成されるときには、金型もしくはグリーンシートが微細に移動される。点721
〜724間の距離が近接しているために、穴621〜穴624はつながり、穴6
111よりも大きな穴である穴820が形成される。穴820は円ではない。し
かしながら、前述したように、本発明の効果は内層部スルーホール22の形状に
左右されない。したがって、穴820により形成される内層部スルーホール22 でも所期の効果を達成することができる。 【0033】 図7(c)は、7つの穴、穴630〜穴636により、穴820よりも大きな
穴である穴830を形成した場合を示している。このように、多くの穴を組み合
わせることにより、いくらでも大きな内層部スルーホール22を形成することが
できる。しかも、このとき必要な金型は1種類のみである。 【0034】 以上のように、本実施例によれば、1種類の金型によって表層部スルーホール
21と内層部スルーホール22の両方のスルーホールを形成することができる。
このため、製造が容易である。 【0035】 【発明の効果】 以上説明したように、本発明では、セラミック多層配線基板10に設けられる
スルーホール20を、表層部スルーホール21の直径が内層部スルーホール22
の直径よりも小さくなるように形成した。このため、特別のスルーホール充填用
ペーストを用いることなくスルーホール近傍のクラックの発生を防止することが
でき、製造が容易である、という効果を有する。
【図面の簡単な説明】 【図1】本発明の第1の実施例を示す図。 【図2】(a)は、表層部スルーホール21を示す図。(b)は、内層部スルー
ホール22を示す図。 【図3】第1の実施例のセラミック多層配線基板10の製造方法を示す図。 【図4】第1の実施例の特性実験の概要を示す図。 【図5】第1の実施例の特性実験の結果を示す図。 【図6】本発明の第2の実施例を示す図。 【図7】(a)は、本発明の第3の実施例を示す図。(b)は、本発明の第3の
実施例を示す図。(c)は、本発明の第3の実施例を示す図。 【図8】(a)は、本発明に先立つ実験を示す図。(b)は、本発明に先立つ実
験を示す図。(c)は、本発明に先立つ実験を示す図。 【符号の説明】 10 セラミック多層配線基板 11 導体層 12 絶縁層 20 スルーホール 21 表層部スルーホール 22 内層部スルーホール 30 抵抗測定パッド 40 ブラインドスルーホール 50 メッキ 611 穴 621〜624 穴 630〜636 穴 820 穴 830 穴

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 基板と、この基板内に設けられたスルーホールとを有し、前記ス
    ルーホールの前記基板の表層部における前記基板と平行な断面の断面積が前記ス
    ルーホールの前記基板の内層部における前記基板と平行な断面の断面積よりも小
    さいセラミック多層配線基板の製造方法において、 第1の金型でグリーンシートを穿孔して前記基板の表層部のスルーホールを形
    成する第1の工程と、 前記第1の金型でグリーンシートに重なり合う複数の穴を穿孔して前記基板の
    内層部のスルーホールを形成する第2の工程とを有することを特徴とするセラミ
    ック多層配線基板の製造方法。

Family

ID=

Similar Documents

Publication Publication Date Title
CA1078079A (en) Method for preparing a multilayer ceramic
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
JP2001291955A (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2001119143A (ja) 多層セラミック基板およびその製造方法
JP3571957B2 (ja) 導体ペーストおよびセラミック多層基板の製造方法
JP2522180B2 (ja) セラミック多層配線基板
JP2000340955A (ja) 受動部品内蔵複合多層配線基板およびその製造方法
JP2522180C (ja)
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH03108203A (ja) 導体ペーストおよび配線基板
JPH08125339A (ja) 多層配線基板の製造方法
JPH11224984A (ja) セラミック多層基板の製造方法
JP3006310B2 (ja) 導体ペースト組成物
JPH06164143A (ja) 多層ハイブリッド回路の製造方法
JP2732171B2 (ja) セラミックス回路基板の製造方法
KR102477474B1 (ko) 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법
JPH0521958A (ja) 多層配線基板の積層体及びその製造方法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPH10335526A (ja) 回路基板とその製造方法
JPH03112606A (ja) セラミック多層配線基板の製造方法
JP3934910B2 (ja) 回路基板
JPH0828579B2 (ja) セラミツク多層基板の製造方法
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JPH08130377A (ja) 多層配線基板
JPH0484494A (ja) 多層回路基板