KR102477474B1 - 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법 - Google Patents
이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법 Download PDFInfo
- Publication number
- KR102477474B1 KR102477474B1 KR1020220119911A KR20220119911A KR102477474B1 KR 102477474 B1 KR102477474 B1 KR 102477474B1 KR 1020220119911 A KR1020220119911 A KR 1020220119911A KR 20220119911 A KR20220119911 A KR 20220119911A KR 102477474 B1 KR102477474 B1 KR 102477474B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive paste
- shrinkable
- via electrode
- via hole
- electrode
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000011049 filling Methods 0.000 claims abstract description 30
- 229910052709 silver Inorganic materials 0.000 claims abstract description 29
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000002245 particle Substances 0.000 claims abstract description 28
- 239000004332 silver Substances 0.000 claims abstract description 28
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000003980 solgel method Methods 0.000 claims abstract description 11
- 239000011230 binding agent Substances 0.000 claims abstract description 10
- 239000000919 ceramic Substances 0.000 claims description 129
- 238000010438 heat treatment Methods 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 27
- 238000010304 firing Methods 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 7
- 230000008602 contraction Effects 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 10
- 239000007767 bonding agent Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 239000002243 precursor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000006482 condensation reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Dispersion Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법에 관한 것으로, 비아 홀 내 도전성 페이스트를 충진한 후 열처리하여 제1 비아 전극을 형성하고, 도전성 페이스트가 열처리됨에 따라 수축하여 마련되는 비아 홀 내 공간에 무수축 도전성 페이스트를 충진한 후 열처리하여 제2 비아 전극을 형성하는 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법에 관한 것이다. 본 발명에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극은, 비아 홀에 수축 도전성 페이스트를 충진하고 열처리하여 형성되는 제1 비아 전극 및 상기 비아 홀에 무수축 도전성 페이스트를 충진하고 열처리하여 형성되며 상기 제1 비아 전극과 도통되는 제2 비아 전극을 포함하며, 상기 수축 도전성 페이스트는, 은 입자(Ag Particle) 및 유기 결합재(有機結合材, Organic binder)를 포함하며, 상기 수축 도전성 페이스트는 상기 비아 홀 내에서 열처리됨에 따라 수축하여 상기 제1 비아 전극을 형성하고, 상기 무수축 도전성 페이스트는, 상기 수축 도전성 페이스트가 수축되어 마련되는 상기 비아 홀 내 공간에 충진되며, 상기 무수축 도전성 페이스트는, 졸-겔(sol-gel)법을 통해 표면에 알루미나(Alumina, Al2O3) 피막이 형성된 은 입자(Ag particle)을 포함한다.
Description
본 발명은 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 비아 홀 내 도전성 페이스트를 충진한 후 열처리하여 제1 비아 전극을 형성하고, 도전성 페이스트가 열처리됨에 따라 수축하여 마련되는 비아 홀 내 공간에 무수축 도전성 페이스트를 충진한 후 열처리하여 제2 비아 전극을 형성하는 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법에 관한 것이다.
최근 전자기기 기술 발달과 더불어 기기 자체가 경박단소화 및 박형화되는 추세에 비추어 볼 때 부품의 집적화는 필수적이며, 부품의 집적화를 위해 복수 개의 세라믹 시트를 적층하여 다층 세라믹 기판을 제조하고 있다. 또한, 다층 세라믹 기판은 내열성, 내마모성 및 우수한 전기적 특성으로 인하여 기존의 PCB(printed circuit board)의 대체품으로 많이 이용되고 있으며, 점점 그 수요가 늘어가고 있는 추세이다.
다층 세라믹 기판은 일반적으로 그린 시트 적층법(green sheet lamination method)이라 불리는 방법으로 제조된다. 그린 시트 적층법에서는, 세라믹 그린 시트를 펀칭하여 비아 홀을 형성한 후, 비아 홀 내 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하며, 비아 전극이 형성된 세라믹 그린 시트를 적층하여 적층체를 제조한 후 일정온도로 소성하여 다층 세라믹 기판을 제조한다.
한편, 세라믹 그린 시트에 비아 홀을 형성한 후, 비아 홀 내 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성할 때, 도전성 페이스트가 열처리에 의해 수축함에 따라 생성되는 비아 전극 또한 수축하는 문제점이 발생한다. 비아 전극이 비아 홀 내에서 수축하여 형성됨에 따라 비아 전극 상에 인쇄되는 내부 전극의 일부도 비아 홀 내로 유입되는 문제점이 발생하고 이와 같은 문제점은 결과적으로 내부 전극의 두께 때문에 내부 전극의 상부 및 하부에 위치하는 세라믹 박판의 층간 공간의 발생을 야기하고, 이러한 층간 공간은 결국 다층 세라믹 기판의 크랙 발생 등의 불량을 야기한다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 먼저 비아 홀 내 수축 도전성 페이스트를 충진하여 열처리함에 따라 수축하여 제1 비아 전극이 생성됨에 따라 마련된 비아 홀 내 공간에 무수축 도전성 페이스트를 충진하고 열처리하여 제2 비아 전극을 생성하여, 제1 비아 전극 및 제2 비아 전극을 통해 비아 홀 내 공간을 채울 수 있는 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극은, 비아 홀에 수축 도전성 페이스트를 충진하고 열처리하여 형성되는 제1 비아 전극 및 상기 비아 홀에 무수축 도전성 페이스트를 충진하고 열처리하여 형성되며 상기 제1 비아 전극과 도통되는 제2 비아 전극을 포함하며, 상기 수축 도전성 페이스트는, 은 입자(Ag Particle) 및 유기 결합재(有機結合材, Organic binder)를 포함하며, 상기 수축 도전성 페이스트는 상기 비아 홀 내에서 열처리됨에 따라 수축하여 상기 제1 비아 전극을 형성하고, 상기 무수축 도전성 페이스트는, 상기 수축 도전성 페이스트가 수축되어 마련되는 상기 비아 홀 내 공간에 충진되며, 상기 무수축 도전성 페이스트는, 졸-겔(sol-gel)법을 통해 표면에 알루미나(Alumina, Al2O3) 피막이 형성된 은 입자(Ag particle)을 포함한다.
상술한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법은, 비아 홀에 수축 도전성 페이스트를 충진하고 열처리하여 제1 비아 전극을 형성하는 단계 및 상기 비아 홀에 무수축 도전성 페이스트를 충진하고 열처리하여 상기 제1 비아 전극과 도통되는 제2 비아 전극을 형성하는 단계를 포함하며, 상기 수축 도전성 페이스트는, 은 입자(Ag Particle) 및 유기 결합재(有機結合材, Organic binder)를 포함하며, 상기 수축 도전성 페이스트는 상기 비아 홀 내에서 열처리됨에 따라 수축하여 상기 제1 비아 전극을 형성하고, 상기 무수축 도전성 페이스트는, 상기 수축 도전성 페이스트가 수축되어 마련되는 상기 비아 홀 내 공간에 충진되며, 상기 무수축 도전성 페이스트는, 졸-겔(sol-gel)법을 통해 표면에 알루미나(Alumina, Al2O3) 피막이 형성된 은 입자(Ag particle)을 포함한다.
상기 수축 도전성 페이스트 및 상기 무수축 도전성 페이스트는 각각, 대기분위기에서 700 ℃ 내지 900℃ 의 온도로 열처리된다.
상기 비아 홀은, 세라믹 그린 시트에 펀칭되어 형성된다.
또는 상기 비아 홀은, 세라믹 그린 시트가 소성되어 생성된 세라믹 박판에 형성된다.
본 발명인 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법에 따르면, 비아 홀 내 수축 도전성 페이스트를 충진하여 열처리함에 따라 수축하여 제1 비아 전극이 생성됨에 따라 마련된 비아 홀 내 공간에 무수축 도전성 페이스트를 충진하고 열처리하여 제2 비아 전극을 생성하여, 제1 비아 전극 및 제2 비아 전극을 통해 비아 홀 내 공간을 채울 수 있는 효과가 있다.
도 1은 본 발명에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법의 각 단계를 보여주는 흐름도이다.
도 2는 본 발명에 따른 제1 비아 전극을 형성하는 각 단계를 보여주는 흐름도이다.
도 3은 세라믹 그린 시트 또는 세라믹 박판 내 비아 홀이 형성된 모습을 보여주는 도면이다.
도 4는 비아 홀 내 수축 도전성 페이스트를 충진한 모습을 보여주는 도면이다.
도 5는 비아 홀 내 충진된 수축 도전성 페이스트가 열처리되어 제1 비아 전극이 형성된 모습을 보여주는 도면이다.
도 6은 본 발명에 따른 제2 비아 전극을 형성하는 각 단계를 보여주는 흐름도이다.
도 7은 무수축 도전성 페이스트를 보여주는 도면이다.
도 8은 비아 홀 내 무수축 도전성 페이스트를 충진한 모습을 보여주는 도면이다.
도 9는 무수축 도전성 페이스트가 열처리된 모습을 보여주는 도면이다.
도 10은 비아 홀 내 충진된 무수축 도전성 페이스트가 열처리되어 제2 비아 전극이 형성된 모습을 보여주는 도면이다.
도 11은 본 발명에 따른 무수축 마이크로 비아 전극 상에 내부 전극이 형성된 모습을 보여주는 도면이다.
도 2는 본 발명에 따른 제1 비아 전극을 형성하는 각 단계를 보여주는 흐름도이다.
도 3은 세라믹 그린 시트 또는 세라믹 박판 내 비아 홀이 형성된 모습을 보여주는 도면이다.
도 4는 비아 홀 내 수축 도전성 페이스트를 충진한 모습을 보여주는 도면이다.
도 5는 비아 홀 내 충진된 수축 도전성 페이스트가 열처리되어 제1 비아 전극이 형성된 모습을 보여주는 도면이다.
도 6은 본 발명에 따른 제2 비아 전극을 형성하는 각 단계를 보여주는 흐름도이다.
도 7은 무수축 도전성 페이스트를 보여주는 도면이다.
도 8은 비아 홀 내 무수축 도전성 페이스트를 충진한 모습을 보여주는 도면이다.
도 9는 무수축 도전성 페이스트가 열처리된 모습을 보여주는 도면이다.
도 10은 비아 홀 내 충진된 무수축 도전성 페이스트가 열처리되어 제2 비아 전극이 형성된 모습을 보여주는 도면이다.
도 11은 본 발명에 따른 무수축 마이크로 비아 전극 상에 내부 전극이 형성된 모습을 보여주는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
그리고 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 “포함한다” 및/또는 “포함하는” 은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다층 세라믹 기판은, 전술한 바와 같이 일반적으로 그린 시트 적층법(green sheet lamination method)이라 불리는 방법으로 제조된다. 그린 시트 적층법은, 세라믹 분말과 유기 바인더로 된 슬러리(slurry)를 테이프 캐스팅법(tape casting method)으로 성형하여 세라믹 그린 시트를 제조하고, 제조된 세라믹 그린 시트를 펀칭하여 세라믹 그린 시트에 비아 홀을 형성한 후 도전성 페이스트(paste)를 비아 홀에 충진하고, 시트 표면에 도전성 페이스트를 스크린 인쇄한 다음, 세라믹 그린 시트를 필요한 층 수만큼 적층하고 가열 및 가압하여 적층체로 제조한 후 일정온도로 소성하여 다층 세라믹 기판을 제조한다.
또는 다층 세라믹 기판은, 적층체를 소성함에 따라 발생할 수 있는 여러 문제점들, 즉 적층체의 소성 시 적층체의 열팽창, 열수축 등에 의해 발생하는 크랙, 휨, 갭, 박리 현상, 적층체 내외부의 내부 전극 및 외부 전극의 불량 등의 문제점들을 해결하기 위해, 먼저 복수 개의 세라믹 그린 시트를 각각 소성하여 복수 개의 세라믹 박판을 생성하고, 생성한 복수 개의 세라믹 박판 각각에 비아 홀을 형성하고, 복수 개의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하고, 복수 개의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하고, 복수 개의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하고, 비아 전극과 내부 전극을 통해 복수 개의 세라믹 박판 각각이 전기적으로 접속되도록 복수 개의 세라믹 박판 각각을 정렬하여 적층한 후, 적층된 복수의 세라믹 박판을 열처리하여 다층 세라믹 기판을 제조한다.
한편, 전술한 바와 같이 세라믹 그린 시트 또는 세라믹 그린 시트 각각을 소성하여 제조된 세라믹 박판에 비아 홀을 형성한 후, 비아 홀 내 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성할 때, 비아 홀 내 충진된 도전성 페이스트가 열처리에 의해 수축함에 따라 생성되는 비아 전극 또한 수축하는 문제점이 발생한다.
따라서 본 발명은 세라믹 그린 시트 또는 세라믹 박판 내 형성된 비아 홀 내 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그 비아 전극의 제조방법을 개시하고자 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법의 각 단계를 보여주는 흐름도이다.
본 발명에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법(이하, ‘제조방법’이라 함)은, 도 1을 참조하면, 비아 홀(110)에 수축 도전성 페이스트(10)를 충진하고 열처리하여 제1 비아 전극(20)을 형성하는 단계(S101) 및 상기 비아 홀(110)에 무수축 도전성 페이스트(30)를 충진하고 열처리하여 상기 제1 비아 전극(20)과 도통되는 제2 비아 전극(40)을 형성하는 단계(S103)를 포함한다. 따라서 본 발명에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극(이하, ‘비아 전극(20, 40)’이라 함)은, 비아 홀(110)에 수축 도전성 페이스트(10)를 충진하고 열처리하여 형성되는 제1 비아 전극(20) 및 상기 비아 홀(110)에 무수축 도전성 페이스트(30)를 충진하고 열처리하여 형성되며 상기 제1 비아 전극(20)과 도통되는 제2 비아 전극(40)을 포함한다.
이하에서 S100 단계를 도 2 내지 도 5를 참조하여 설명한다.
도 2는 본 발명에 따른 제1 비아 전극(20)을 형성하는 각 단계를 보여주는 흐름도이고, 도 3은 세라믹 그린 시트(100) 또는 세라믹 박판(100) 내 비아 홀(110)이 형성된 모습을 보여주는 도면이고, 도 4는 비아 홀(110) 내 수축 도전성 페이스트(10)를 충진한 모습을 보여주는 도면이고, 도 5는 비아 홀(110) 내 충진된 수축 도전성 페이스트(10)가 소성되어 제1 비아 전극(20)이 형성된 모습을 보여주는 도면이다.
S100 단계는, 도 2를 참조하면, 세라믹 그린 시트(100) 또는 세라믹 박판(100)에 비아 홀(110)을 형성하는 단계(S101)를 포함한다.
S101 단계에서 형성된 비아 홀(110)은 도 3에 도시된 바와 같이, 세라믹 그린 시트(100) 또는 세라믹 박판(100) 내 형성될 수 있다. 세라믹 그린 시트(100)에 형성되는 비아 홀(110)은, 전술한 바와 같이, 펀칭되어 형성될 수 있고, 세라믹 박판(100)에 형성되는 비아 홀(110)은 레이저 가공에 의해 형성될 수 있다. 세라믹 박판(100)의 제조와 세라믹 박판(100) 내 비아 홀(110)의 형성에 대한 상세한 설명은 후술하도록 한다. 한편, 본 명세서에서 세라믹 그린 시트(100)와 세라믹 박판(100)을 동일한 도면부호를 통해 설명하나 도면부호가 동일하다고 해서 세라믹 그린 시트(100)와 세라믹 박판(100)이 서로 동일하다는 것을 의미하는 것은 아니다.
S100 단계는, 도 2를 참조하면, 비아 홀(110) 내 수축 도전성 페이스트(10)를 충진하는 단계(S103)를 포함한다.
S103 단계는, 도 4를 참조하면, 비아 홀(110) 내 수축 도전성 페이스트(10)를 충진한다. 수축 도전성 페이스트(10)는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, W 중 하나를 포함할 수 있고, 바람직하게는 Ag을 포함한다. 일 실시예로서, 수축 도전성 페이스트(10)는 은 입자(11, Ag Particle)와 유기 결합재(13, 有機結合材, Organic binder)를 포함한다.
S100 단계는, 도 2를 참조하면, 수축 도전성 페이스트(10)가 충진된 비아 홀을 열처리하여 제1 비아 전극(20)을 형성하는 단계(S105)를 포함한다.
S105 단계에서 수축 도전성 페이스트(10)는 열처리에 의해 비아 홀(110) 내에서 수축되어, 도 5에 도시된 바와 같이, 제1 비아 전극(20)을 형성한다. 따라서 비아 홀(110) 내에는 수축 도전성 페이스트(10)가 수축됨에 따라 마련되는 공간(110)이 발생한다.
한편, 이때의 열처리는 수축 도전성 페이스트(10)로 Ag를 사용하는 경우, 수축 도전성 페이스트(10) Ag는 대기분위기에서 700 ℃내지 900℃, 바람직하게는 800℃ 정도에서 열처리될 수 있다. 열처리 시간은 기판의 개수와 면적에 따라 다를 수 있으며, 가로와 세로가 12인치인 다층 세라믹 기판 한 장일 경우 열처리 시간은 0.5시간 내지 2시간일 수 있다.
이하에서 S200 단계를 도 6 내지 도 10을 참조하여 설명한다.
도 6은 본 발명에 따른 제2 비아 전극(40)을 형성하는 각 단계를 보여주는 흐름도이고, 도 7은 무수축 도전성 페이스트(30)를 보여주는 도면이고, 도 8은 비아 홀(110) 내 무수축 도전성 페이스트(30)를 충진한 모습을 보여주는 도면이고, 도 9는 무수축 도전성 페이스트(30)가 열처리된 모습을 보여주는 도면이고, 도 10은 비아 홀(110) 내 충진된 무수축 도전성 페이스트(30)가 열처리되어 제2 비아 전극(40)이 형성된 모습을 보여주는 도면이다.
S200 단계는, 도 6을 참조하면, 수축 도전성 페이스트(10)가 수축되어 마련되는 비아 홀 내 공간(110)에 무수축 도전성 페이스트(30)를 충진하는 단계(S201)를 포함한다.
한편, 본 발명에 따른 무수축 도전성 페이스트(30)는, 졸-겔(sol-gel)법을 통해 표면에 알루미나(Alumina, Al2O3) 피막(33)이 형성된 은 입자(31, Ag Particle)를 포함하며, 표면에 알루미나 피막(33)이 형성된 은 입자(31), 즉 무수축 도전성 페이스트(30)는 도 7에 도시된 바와 같다.
S201 단계에서, 도 8에 도시된 바와 같이, 수축 도전성 페이스트(10)가 수축되어 마련되는 비아 홀 내 공간(110)에, 알루미나 피막(33)이 표면에 형성된 은 입자(31)로 이루어진 무수축 도전성 페이스트(30)를 충진한다. 예를 들어, 무수축 도전성 페이스트(30)는 비아 홀(110) 내 수축되어 형성된 제1 비아 전극(20)의 상부 및 하부에 충진될 수 있다.
한편, 졸-겔 법은 좁은 의미로 보면, 졸을 형성하게 되는 분자단위의 전구물(molecular precursor)을 사용하면 용액상태가 화학적, 물리적 반응에 의해 수화-축합(hydroxylation-condensation) 반응을 거쳐 고상화 된 물질을 얻는 것을 말하고, 넓은 의미로는 유기물의 열분해 및 증발과 같은 열반응에 의한 산화물 박막제조로 볼 수 있다. sol과 gel의 차이를 보자면, sol은 액체상에 고체가 콜로이드 상태로 있는 것이고, gel은 반고체와 같이 점탄성특성을 갖는 것을 말한다. sol-gel processing의 장점은 저온합성이 가능하고, 각종형상 및 미세구조 조절이 가능하며, 균질성 향상, 환경친화적인 생산성 향상이 가능하고, -OH기가 생성되는 원료는 모두 재료로 쓸 수 있으며, 유기-무기 혼성화합물을 용이하게 만들 수 있다. 이러한 졸-겔 법에 관한 연구 붐을 일으킨 계기는 1974년경 Yoldas 와 Yamane가 겔 모노리스를 제조하면서부터다.
졸-겔 법은 습식으로 이뤄지는 공정이다. 예를 들면, TEOS(Tetra Ethyl Ortho Silicate)라는 용액을 사용하여, 산 또는 염기의 촉매 분위기에서 수화(hydrolysis), 물 응축(water condensation), 알코올 응축(alcohol condensation) 반응이 진행되어 용액에서 젤 형태로 젤 형태에서 고체로 상이 바뀌게 된다. 이러한 반응을 이용하여 액상일 때 회전 교반기를 이용하여 수μm에서 수십μm까지 고루 고정층을 형성할 수 있다. 최종 응축반응이 끝난 후 약 60 내지 150℃의 소결(sintering) 공정이 필요할 수 있다.
졸-겔 법에 사용되는 조성물은 유기 전구체 및 무기 전구체로 이루어진 군에서 선택된 전구체, 유기용매 및 물을 포함할 수 있다. 본 발명의 실시 예들에서 전구체는 알루미나(Alumina, Al2O3)를 포함할 수 있다.
S200 단계는, 도 6을 참조하면, 무수축 도전성 페이스트(30)를 충진한 비아 홀(110)을 열처리하여 제1 비아 전극(20)과 도통되는 제2 비아 전극(40)을 형성하는 단계(S203)을 포함한다.
한편, 표면에 알루미나가 코팅되어 피막(33)이 형성된 은 입자(31)는 고온에서 열처리하여도 수축되지 않는다. 다만, 고온에서 알루미나 피막(33)이 깨지면서, 도 9에 도시된 바와 같이, 내부에 갇혀 있던 은 입자(31) 내 은 성분이 외부로 유출되고 각각의 은 입자(31)의 성분 간에 연결(41, contact)이 이루어지면서 전기 전도성을 띄게 된다.
S203 단계에서, 무수축 도전성 페이스트(30)는 열처리에 의해 수축 도전성 페이스트(10)가 수축됨에 따라 마련되는 공간(110)에서 알루미나 피막(33)이 깨지면서 은 입자(31) 내 은 성분이 외부로 유출되어 은 입자(31)의 성분 간에 연결(41)이 이루어지며 제2 비아 전극(40)을 형성한다. 이때 유출되는 은 성분은 기 형성된 제1 비아 전극(20)의 상부 및 하부에도 각각 연결(41)된다. 따라서 제2 비아 전극(40)은 제1 비아 전극(20)과 도통된다. 또한 도면에 도시되지는 않았지만, 이때 유출되는 은 성분은 비아 홀(110)의 외부로도 유출되어 후술하게 될 내부 전극(120)과도 연결될 수 있다.
한편, 이때의 열처리는 대기분위기에서 700 ℃내지 900℃, 바람직하게는 800℃ 정도에서 열처리될 수 있다. 열처리 시간은 기판의 개수와 면적에 따라 다를 수 있으며, 가로와 세로가 12인치인 다층 세라믹 기판 한 장일 경우 열처리 시간은 0.5시간 내지 2시간일 수 있다.
한편, 제2 비아 전극(40)은 열처리를 통하여 알루미나 피막(33)이 깨지고 은 입자(31)가 유출되어 은 입자간 연결(41)을 통해 은 입자(31) 간 전기 전도성을 띄게 된다. 또한 제2 비아 전극(40)은 열처리를 통하여 유출된 은 입자(31)가 기 형성된 제1 비아 전극(20)에 연결(41)되어 결국 제2 비아 전극(40)은 제1 비아 전극(20)과 도통된다.
이때 열처리 조건에 따라 제2 비아 전극(40)의 물성에 영향을 줄 수 있다. 예를 들면, 가열온도가 높으면 은 입자(31)의 융착 속도가 빨라져 비저항이 낮아지고, 가열시간이 길어지면 은 입자(31)의 융착량이 많아져 역시 비저항이 낮아질 수 있다. 한편, 가열온도가 너무 높으면 물성이 달라지는 문제가 발생하고, 이는 가열시간이 길어질 때에도 마찬가지이다.
하기에서는 실시예를 통해 본 발명을 더욱 구체적으로 설명할 것이나, 본 발명은 하기 실시예에 의해 한정되는 것은 아니다. 하기 실시예들은 가로와 세로가 12인치인 세라믹 기판 한 장을 열처리하여 비아 전극을 형성하였다.
[실시예 1]
제1 비아 전극(20)의 상부 및 하부에 무수축 도전성 페이스트(30)를 충진한 후, 650℃에서 1 시간 열처리하여 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 153 μΩ cm로 측정되었다.
[실시예 2]
열처리 온도를 700℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 10 μΩ cm로 측정되었다.
[실시예 3]
열처리 온도를 750℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 8 μΩ cm로 측정되었다.
[실시예 4]
열처리 온도를 800℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 7 μΩ cm로 측정되었다.
[실시예 5]
열처리 온도를 850℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 9 μΩ cm로 측정되었다.
[실시예 6]
열처리 온도를 900℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 13 μΩ cm로 측정되었다.
[실시예 7]
열처리 온도를 950℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후, 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 측정한 결과 비저항은 120 μΩ cm로 측정되었다.
<표 1>
표 1을 참조하면 알 수 있는 바와 같이, 실시예 2 내지 6에서 제조된 비아 전극(20, 40)에서 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도가 우수하고, 특히 실시예 4에서 제조된 비아 전극(20, 40)에서 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도가 가장 우수한 것으로 측정되었다. 따라서 무수축 도전성 페이스트(30)는 대기분위기에서 700 ℃ 내지 900℃, 특히 800℃ 정도에서 열처리되는 것이 바람직한 것을 알 수 있다.
도 11은 본 발명에 따른 무수축 마이크로 비아 전극(20, 40) 상에 내부 전극(120)이 형성된 모습을 보여주는 도면이다.
비아 홀(110)에 제1 비아 전극(20)과 제2 비아 전극(40)이 형성된 세라믹 그린 시트(100) 또는 세라믹 박판(100)의 상부면 또는 하부면에는, 도 11에 도시된 바와 같이, 내부 전극(120)이 형성될 수 있으며, 이때 내부 전극(120)은 제2 비아 전극(40)과 접할 수 있다. 제2 비아 전극(40)은, 제1 비아 전극(20)과 달리 무수축되어 내부 전극(120)의 형성 두께에 영향을 끼치지 않는다.
한편, 도면에서는 제2 비아 전극(40)을 형성한 후 내부 전극(120)을 형성하는 것으로 도시하였지만, 이에 한정되는 것은 아니고 제2 비아 전극(40)이 형성될 때 내부 전극(120)도 함께 형성될 수도 있다. 이때 내부 전극(120)은 스크린 프린팅 기법으로 형성될 수 있다.
[실시예 8]
열처리 시간을 0.5 시간으로 한 것을 제외하고는 실시예 4와 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 또한 제2 비아 전극(40)의 일면에 내부 전극(120)을 위한 패턴을 인쇄했다. 그 결과는 아래 표 2에 정리했다. 한편, 전기전도도의 경우 측정된 비저항이 10 μΩ cm 이하일 경우 좋음으로 기재했고, 20 μΩ cm 이하일 경우 보통으로 기재했다. 20 μΩ cm를 초과하는 비저항이 측정된 경우 나쁨이라 기재했다.
[실시예 9]
열처리 시간을 2 시간으로 한 것을 제외하고는 실시예 4와 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 또한 제2 비아 전극(40)의 일면에 내부 전극(120)을 위한 패턴을 인쇄했다. 그 결과는 아래 표 2에 정리했다.
[실시예 10]
열처리 시간을 3 시간으로 한 것을 제외하고는 실시예 4와 동일한 방법으로 제2 비아 전극(40)을 형성하였다. 이후 제2 비아 전극(40)과 제1 비아 전극(20) 간 전기전도도를 알아보기 위해 비저항을 측정했다. 또한 제2 비아 전극(40)의 일면에 내부 전극(120)을 위한 패턴을 인쇄했다. 그 결과는 아래 표 2에 정리했다.
<표 2>
표 2를 참조하면 알 수 있는 바와 같이, 실시예 4, 8 및 9에서 제조된 제2 비아 전극(40)의 패턴인쇄성이 좋아 무수축 도전성 페이스트(30)는 대기분위기에서 800℃ 정도에서 0.5 시간 내지 2시간 열처리된 후 내부 전극(120) 형성 시 스크린 프린팅을 할 수 있는 것을 알 수 있다. 또한 실시예 4 및 9에서 제조된 비아 전극에서 제2 비아 전극(40)과 제1 비아 전극(20)의 전기전도도가 우수한 것을 알 수 있었다. 따라서 무수축 도전성 페이스트(30)는 대기분위기에서 800℃ 정도에서 1시간 내지 2시간 열처리되는 것이 바람직한 것을 알 수 있다.
한편, 본 발명의 다른 일 실시예로서, 무수축 도전성 페이스트(30)의 열처리에 의해 형성되는 제2 비아 전극(40)만으로도 비아 전극을 형성할 수 있다. 즉 제1 비아 전극(20)의 형성 과정 없이, 비아 홀(110) 내 곧바로 무수축 도전성 페이스트(30)를 충진하고 열처리하여 제2 비아 전극(40)만을 형성함에 따라 비아 전극을 형성할 수 있다.
다만, 전술한 바와 같이 수축 도전성 페이스트(10)의 충진 후 열처리를 통해 제1 비아 전극(20)을 형성하고, 이후 수축 도전성 페이스트(10)가 열처리되어 수축됨에 따라 마련되는 공간(110)에 무수축 도전성 페이스트(30)를 충진하고 열처리하여 제2 비아 전극(40)을 형성하는 경우는, 제2 비아 전극(40)만으로 비아 전극을 형성하는 경우와 비교할 때, 수축 도전성 페이스트(10)로부터 형성되는 제1 비아 전극(20), 즉 비아 전극의 중심부가 매우 치밀한 전극 구조가 형성됨에 따라 비아 홀(110)을 통한 기밀성 유지가 우수하다는 특징이 있다.
이하에서는 본 발명에 따른 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극(20, 40)이 적용된 다층 세라믹 기판의 제조 방법에 대해 설명한다.
본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은 (1) 복수 개의 세라믹 그린 시트(100)를 소성하여 복수의 세라믹 박판(100)을 생성하는 단계, (2) 상기 복수의 세라믹 박판(100) 각각에 비아 홀(110)을 형성하는 단계, (3) 상기 복수의 세라믹 박판(100) 각각의 비아 홀(110)에 수축 도전성 페이스트(10)를 충진하고 열처리하여 제1 비아 전극(20)을 형성하고, 형성된 제1 비아 전극(20)의 상부와 하부에, 즉 제1 비아 전극(20)이 수축되어 형성됨에 따라 마련된 비아 홀(110)의 공간에 무수축 도전성 페이스트(30)를 충진하고 열처리하여 제2 비아 전극(40)을 형성하는 단계, (4) 상기 복수의 세라믹 박판(100) 각각의 단면에 수축 도전성 페이스트(10)로 패턴을 인쇄하고 열처리하여 내부 전극(120)을 형성하는 단계, (5) 상기 복수의 세라믹 박판(100) 중 최상위 세라믹 박판(100)을 제외한 나머지 세라믹 박판(100) 각각의 단면에 비아 홀(110)을 피해 본딩제를 도포하는 단계, (6) 상기 비아 전극(20, 40)과 상기 내부 전극(120)을 통해 상기 복수의 세라믹 박판(100) 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판(100) 각각을 정렬하여 적층하는 단계, (7) 상기 적층된 복수의 세라믹 박판(100)을 열처리하는 단계를 포함한다.
상기 (1) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 그린 시트(100)를 소성하여 복수의 세라믹 박판(100)을 생성할 수 있다. 즉, 본 발명의 일 실시예는 하나의 세라믹 그린 시트(100)를 소성하여 하나의 세라믹 박판(100)을 생성하고, 또 다른 하나의 세라믹 그린 시트(100)를 소성하여 또 다른 하나의 세라믹 박판(100)을 생성하는 형태로 복수의 세라믹 박판(100)을 생성할 수 있다. 본 단계에서 소성 온도는 1000 내지 1500℃일 수 있다. 나아가, 상기 세라믹 그린 시트(100)는 50 내지 600마이크론의 두께를 가질 수 있고, 상기 세라믹 박판(100)은 10 내지 500마이크론의 두께를 가질 수 있다. 또한, 상기 세라믹 그린 시트(100) 및 세라믹 박판(100)의 지름은 12인치 이상일 수 있다. 나아가, 본 단계에서, 본 발명의 일 실시예는 무산소 환원 환경 또는 대기 환경에서 세라믹 그린 시트(100)를 1시간 내지 5시간 동안 소성할 수 있다.
상기 (2) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판(100) 각각에 비아 홀(110)을 형성할 수 있다. 본 발명의 일 실시예는 하나의 세라믹 박판(100)에 하나 이상의 비아 홀(110)을 형성할 수 있다. 이 때, 상기 비아 홀(110)은 레이저 조사 및 케미칼 에칭 등의 공정을 통해 형성될 수 있다. 나아가, 상기 비아 홀(110)의 지름은 30 내지 200마이크론일 수 있다. 본 발명의 다른 일 실시예에 따르면, 한 층에 형성되는 비아 홀(110)은 동일한 크기를 가질 수 있다. 구체적으로, 한 층에 형성되는 비아 홀(110)의 크기가 같을 수 있는 것은 층별로 독립적으로 세라믹 박판(100)을 생성하여 적층하는 방법을 사용하여 층 간 비아 홀(110)의 정렬이 어긋나는 종래 문제를 해결했기 때문이다. 종래에는 세라믹 그린 시트(100)의 적층 후 일괄적으로 소성하는 과정에서 발생하는 비아 홀(110)의 정렬이 어긋나는 문제를 대비하기 위하여 왜곡이 심한 곳에는 비아 홀(110)을 크게 만들었고 왜곡이 상대적으로 덜한 곳에는 비아 홀(110)을 작게 만들었다. 이러한 종래 과정은 비아 홀(110)의 크기가 다양해서 설계가 어렵고 비용 및/또는 시간 측면에서 불편함이 있었다.
상기 (3) 단계는 상기 복수의 세라믹 박판(100) 각각의 비아 홀(110)에 수축 도전성 페이스트(10)를 충진하고 열처리하여 제1 비아 전극(20)을 형성하고, 형성된 제1 비아 전극(20)의 상부와 하부에, 즉 제1 비아 전극(20)이 수축되어 형성됨에 따라 마련된 비아 홀(110)의 공간에 무수축 도전성 페이스트(30)를 충진하고 열처리하여 제2 비아 전극(40)을 형성하며, 상세한 내용은 전술한 바와 같다.
상기 (4) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판(100) 각각의 단면에 도전성 페이스트를 이용하여 패턴을 인쇄할 수 있다. 이 때, 세라믹 박판(100)마다 인쇄되는 패턴은 다를 수 있다. 이 때, 인쇄되어 열처리된 패턴은 내부 전극(120)에 해당할 수 있다. 본 발명의 일 실시예에 따르면, 상기 내부 전극(120)의 두께는 1 내지 10마이크론 일 수 있다.
상기 (5) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판(100) 중 최상위 세라믹 박판(100)을 제외한 나머지 세라믹 박판(100) 각각의 단면에 비아 홀(110)을 피해 본딩제를 도포할 수 있다. 이 때, 상기 최상위 세라믹 박판(100)은 추후 복수의 세라믹 박판(100)을 층층이 쌓았을 때 최상위 층에 위치할 세라믹 박판(100)을 의미할 수 있다. 그리고, 본딩제는 세라믹 박판(100)의 단면에 인쇄된 패턴에 영향을 주지 않는 재료로 패턴 위에 도포될 수 있다. 나아가, 상기 본딩제는 추후 적층될 세라믹 박판(100)들을 접착시키는데 사용될 수 있다. 또한, 상기 본딩제는 무기물 및/또는 유기물일 수 있고, 무기물은 유리, 세라믹 등을 포함하고, 유기물은 에폭시 등을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 본딩제는 본딩층을 형성할 수 있고, 상기 본딩층의 두께는 2 내지 100마이크론일 수 있다.
상기 (6) 단계에서, 본 발명의 일 실시예는 상기 비아 전극(20, 40)과 상기 내부 전극(120)을 통해 상기 복수의 세라믹 박판(100) 각각이 전기적으로 접속되도록 복수의 세라믹 박판(100) 각각을 정렬하여 층층이 쌓을 수 있다(적층할 수 있다). 즉, 한 층의 세라믹 박판(100)의 표면에 인쇄된 패턴은 비아 홀(110)을 통하여 다른 층의 세라믹 박판(100)의 표면에 인쇄된 패턴과 전기적으로 접속될 수 있다. 다른 말로 하면, 한 층의 내부 전극(120)은 해당 층의 비아 전극(20, 40)을 통해 하위 층의 내부 전극(120)과 전기적으로 연결되고, 한 층의 내부 전극(120)은 상위 층의 비아 전극(20, 40)을 통해 상위 층의 내부 전극(120)과 전기적으로 연결될 수 있다.
상기 (7) 단계에서, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판(100)을 열처리할 수 있다. 즉, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판(100)을 열처리하여 복수의 세라믹 박판(100) 각각의 단면에 도포된 본딩제를 녹임으로써 복수의 세라믹 박판(100)을 서로 접착시킬 수 있다. 본 발명의 일 실시예는 세라믹 박판(100)에 영향을 주지 않는 온도로 적층된 복수의 세라믹 박판(100)을 열처리함으로써 세라믹 박판(100) 자체에 생기는 크랙 등의 불량을 방지할 수 있다. 예를 들어, 본 발명의 일 실시예는 대기 환경에서 600℃ 내지 900℃ 바람직하게는 800℃로 적층된 복수의 세라믹 박판(100)을 열처리할 수 있다. 이 때, 열처리 시간은 적층된 복수의 세라믹 박판(100)의 개수 및 면적에 따라 다를 수 있다. 예를 들어, 적층된 복수의 세라믹 박판(100) 각각의 지름이 12인치인 경우, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판(100)을 0.5시간 내지 2시간동안 열처리할 수 있다.
본 명세서에서 사용되는 용어는 다음과 같이 정의된다.
세라믹 재료는 열처리 공정을 거쳐 얻어지는 비금속무기재료를 의미한다. 세라믹은 세라믹스로 명명될 수 있다.
소성이란 조합된 원료를 높은 온도로 가열하여 단단하고 치밀한 구조를 가지는 경화성 물질을 만드는 공정을 말한다. 즉, 소성은 조합된 원료를 고온 가열하여 다른 성질을 갖는 화합물을 만드는 과정을 말한다.
반면에, 열처리는 물질의 성질이 바뀌지 않는 범위 내에서 물질의 원래 기능을 부여하기 위하여 가열하는 것을 말한다.
비아 홀은 다층 프린트 배선 기판 내에서 부품을 삽입하지 않은 채, 2층 또는 그 이상의 내부 도체간의 접속에 이용되는 도금 쓰루 홀을 말한다. 도금 쓰루 홀은 프린트 배선 기판의 관통 접속을 행하기 위하여 벽면에 금속을 석출시킨 구멍을 말한다. 비아 홀은 바이어 홀 또는 관통 홀으로 명명될 수 있다.
도전성 페이스트는 유동성이 있는 수지용액에 도체 분말, 바인더 등이 분산된 상태의 복합 재료를 의미한다.
그린 시트는 알루미늄 분말 등을 용제, 가소제 등에 현탁시키고 이것을 시트 모양으로 하여 건조시킨 것을 말한다. 세라믹 그린 시트(100)는 세라믹 분말을 이용해 만든 그린 시트를 말한다.
다층 세라믹 기판은 세라믹 재료를 사용한 박판을 다층으로 중첩시켜 각 층간이 전기적으로 접속된 기판을 말한다. 다층 세라믹 기판은 MLC(Multi Layer Ceramic) 기판으로 명명될 수 있다. 다층 세라믹 기판은 복수의 세라믹 박판(100)으로 구성되고, 본 명세서에서 세라믹 박판(100)은 세라믹 박판(100) 한 층을 의미할 수 있다.
본 명세서에 있어서 '부(部)'란, 하드웨어에 의해 실현되는 유닛(unit), 소프트웨어에 의해 실현되는 유닛, 양방을 이용하여 실현되는 유닛을 포함한다. 또한, 1개의 유닛이 2개 이상의 하드웨어를 이용하여 실현되어도 되고, 2개 이상의 유닛이 1개의 하드웨어에 의해 실현되어도 된다.
본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.
10 : 수축 도전성 페이스트
11 : 은 입자
13 : 유기결합재
20 : 제1 비아 전극
30 : 무수축 도전성 페이스트
31 : 은 입자
33 : 알루미나 피막
40 : 제2 비아 전극
41 : 은 입자 간 결합
100 : 세라믹 그린 시트 또는 세라믹 박판
110 : 비아 홀 또는 비아 홀 내 공간
120 : 내부 전극
11 : 은 입자
13 : 유기결합재
20 : 제1 비아 전극
30 : 무수축 도전성 페이스트
31 : 은 입자
33 : 알루미나 피막
40 : 제2 비아 전극
41 : 은 입자 간 결합
100 : 세라믹 그린 시트 또는 세라믹 박판
110 : 비아 홀 또는 비아 홀 내 공간
120 : 내부 전극
Claims (5)
- 비아 홀에 수축 도전성 페이스트를 충진하고 열처리하여 형성되는 제1 비아 전극; 및
상기 비아 홀에 무수축 도전성 페이스트를 충진하고 열처리하여 형성되며 상기 제1 비아 전극과 도통되는 제2 비아 전극;
을 포함하며,
상기 수축 도전성 페이스트는, 은 입자(Ag Particle) 및 유기 결합재(有機結合材, Organic binder)를 포함하며,
상기 수축 도전성 페이스트는 상기 비아 홀 내에서 열처리됨에 따라 수축하여 상기 제1 비아 전극을 형성하고,
상기 무수축 도전성 페이스트는, 상기 수축 도전성 페이스트가 수축되어 마련되는 상기 비아 홀 내 공간에 충진되며,
상기 무수축 도전성 페이스트는,
졸-겔(sol-gel)법을 통해 표면에 알루미나(Alumina, Al2O3) 피막이 형성된 은 입자(Ag particle)을 포함하는 것을 특징으로 하는, 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극. - 비아 홀에 수축 도전성 페이스트를 충진하고 열처리하여 제1 비아 전극을 형성하는 단계; 및
상기 비아 홀에 무수축 도전성 페이스트를 충진하고 열처리하여 상기 제1 비아 전극과 도통되는 제2 비아 전극을 형성하는 단계;
를 포함하며,
상기 수축 도전성 페이스트는, 은 입자(Ag Particle) 및 유기 결합재(有機結合材, Organic binder)를 포함하며,
상기 수축 도전성 페이스트는 상기 비아 홀 내에서 열처리됨에 따라 수축하여 상기 제1 비아 전극을 형성하고,
상기 무수축 도전성 페이스트는, 상기 수축 도전성 페이스트가 수축되어 마련되는 상기 비아 홀 내 공간에 충진되며,
상기 무수축 도전성 페이스트는,
졸-겔(sol-gel)법을 통해 표면에 알루미나(Alumina, Al2O3) 피막이 형성된 은 입자(Ag particle)을 포함하는 것을 특징으로 하는, 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법. - 청구항 2에 있어서,
상기 수축 도전성 페이스트 및 상기 무수축 도전성 페이스트는 각각,
대기분위기에서 700 ℃ 내지 900℃ 의 온도로 열처리되는 것을 특징으로 하는, 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법. - 청구항 3에 있어서,
상기 비아 홀은,
세라믹 그린 시트에 펀칭되어 형성되는 것을 특징으로 하는, 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법. - 청구항 3에 있어서,
상기 비아 홀은,
세라믹 그린 시트가 소성되어 생성된 세라믹 박판에 형성되는 것을 특징으로 하는, 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220119911A KR102477474B1 (ko) | 2022-09-22 | 2022-09-22 | 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220119911A KR102477474B1 (ko) | 2022-09-22 | 2022-09-22 | 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR102477474B1 true KR102477474B1 (ko) | 2022-12-14 |
| KR102477474B9 KR102477474B9 (ko) | 2023-02-23 |
Family
ID=84438540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220119911A KR102477474B1 (ko) | 2022-09-22 | 2022-09-22 | 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102477474B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055554A (ja) * | 2003-07-28 | 2004-02-19 | Murata Mfg Co Ltd | 導電性ペーストおよびセラミック成形体 |
| JP2007220764A (ja) * | 2006-02-15 | 2007-08-30 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| JP2008147033A (ja) * | 2006-12-11 | 2008-06-26 | Kyoto Elex Kk | 導電性ペースト |
| KR102005274B1 (ko) | 2017-06-29 | 2019-07-31 | 주식회사 디아이티 | 다층 세라믹 기판 및 그의 제조 방법 |
-
2022
- 2022-09-22 KR KR1020220119911A patent/KR102477474B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055554A (ja) * | 2003-07-28 | 2004-02-19 | Murata Mfg Co Ltd | 導電性ペーストおよびセラミック成形体 |
| JP2007220764A (ja) * | 2006-02-15 | 2007-08-30 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| JP2008147033A (ja) * | 2006-12-11 | 2008-06-26 | Kyoto Elex Kk | 導電性ペースト |
| KR102005274B1 (ko) | 2017-06-29 | 2019-07-31 | 주식회사 디아이티 | 다층 세라믹 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102477474B9 (ko) | 2023-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078079A (en) | Method for preparing a multilayer ceramic | |
| KR100307078B1 (ko) | 기판을지지하는세라믹회로보드용글라스결합층 | |
| KR20190002291A (ko) | 층별 소재가 다른 다층 세라믹 기판 및 그의 제조 방법 | |
| KR20020070483A (ko) | 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체 | |
| CN103891425B (zh) | 多层布线基板、探针卡以及多层布线基板的制造方法 | |
| KR100538733B1 (ko) | 비대칭으로 배치된 유전층의 구속 소결 방법 | |
| KR102477474B1 (ko) | 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP2005079144A (ja) | 多層配線基板およびプローブカード | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2005268672A (ja) | 基板 | |
| KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
| JP2001015878A (ja) | 高周波用配線基板およびその製造方法 | |
| KR100951265B1 (ko) | 적층 세라믹 기판 제조방법 | |
| KR102642710B1 (ko) | 다층 세라믹 기판 및 그 제조방법 | |
| JP4071908B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4423025B2 (ja) | 多層基板及びその製造方法 | |
| JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
| JP2010034311A (ja) | 多層配線板用の部材、及び、多層配線板の製造方法 | |
| KR20090107780A (ko) | 무수축 세라믹 기판의 제조방법 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JP3610156B2 (ja) | 多層配線基板の製造方法 | |
| KR20230120391A (ko) | 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법 | |
| KR20220016758A (ko) | 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] |