JPS59172295A - セラミツク多層配線基板 - Google Patents

セラミツク多層配線基板

Info

Publication number
JPS59172295A
JPS59172295A JP4599583A JP4599583A JPS59172295A JP S59172295 A JPS59172295 A JP S59172295A JP 4599583 A JP4599583 A JP 4599583A JP 4599583 A JP4599583 A JP 4599583A JP S59172295 A JPS59172295 A JP S59172295A
Authority
JP
Japan
Prior art keywords
paste
filled
wiring board
holes
cracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4599583A
Other languages
English (en)
Other versions
JPH025026B2 (ja
Inventor
喬 黒木
毅 藤田
昌作 石原
尭三 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4599583A priority Critical patent/JPS59172295A/ja
Publication of JPS59172295A publication Critical patent/JPS59172295A/ja
Publication of JPH025026B2 publication Critical patent/JPH025026B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、セラミック多層配線基板に係り、特に、シー
ト積層法によって積層された基板のスルーホール近傍に
発生し易いクラックを防止することのできるセラミック
多層配線基板に関する。
〔発明の背景〕
セラミック多層配線基板には、スクリーン印刷   L
r 積層法によるものとシート積層法によるものとの2種が
あるが、シート積層法は、セラミック粉末と有機結合剤
とで形成された生セラミツクのグリーンシートにスルー
ホールを穿設し、そのスルーホールに導体ペーストを充
填したのち、このグリーンシートに配線印刷を実施した
ものを4〜30枚重ね合わせてホットプレスなどの方法
によっテ圧着し、更に1500〜1600℃の高温で焼
結して、積層を完成するものである。このように積層さ
れたセラミック多層配線基板は、スーパーコンピュータ
など大容量・高機能化を目指す現在の電子回路技術にと
って不可欠のものであるが、LSIチップの搭載と配線
の高密度化が企図されるに伴い、スルーホール近傍のク
ラック発生という欠陥に面面しなければならなくなった
すなわち、従来のセラミック多層配線基板において、配
線密度を高くするためには、次の3方法が考えられる。
■グリーンシートの積層枚数を多くする。■スルーホー
ルのピッチを小さくする。■導体抵抗を小3  了l さくする。この中で、■の対策として前記スクリーン印
刷積層法よりもシート積層法が重視されるようになった
のだが、更に■および■の対策を丁すめようとすると、
ヌル−ホール近傍のクラックという問題に直面するので
ある。これを、図面によって詳細に説明する。
第1図は、従来のセラミック多層配線基板の一例を示す
断面図である。図において、多層配線基板は厚さ0.2
〜0.3mmの前記グリーンシート1にドリルまたはポ
ンチでスルーホール2 ′ff:穿設し、このスルーホ
ール2にタングステンやモリブデン混合の導体ペースト
を充填し、更に配線印刷したものを圧着・焼結して積層
したものである。では、このスルーホールの寸法を直径
0.12mm、 ピッチ0.25m、と丁れは、クラッ
クはどうなるか、を次に示す。
第2図は、スルーホールにタングステンペーストを充填
した場合にセラミック基板表面に発生するクラックを示
す斜視図である。図において、セラミック配線基板の基
板表面3には、スルーホールを起点として放射状に発達
するクラック4や、2つのスルーホール間を結んでしま
ったクラック4′などが発生している。これらのクラッ
クの長さAおよび深さBは、タングステン導体の充填量
、スルーホールの直径、スルーホールの間のピッチ、パ
ターンサイズなどによって異なるもので、その発生場所
や発生確率も不規則である。
第3図は、スルーホールにモリブデンペーストを充填し
た場合にセラミック多層配線基板に発生するクラックを
示す断面図である。タングステンペーストの場合と異な
って、クラックは基板表面に発生せず、図示のように、
グリーンシート同志の圧着面にクラック4が発生し、セ
ラミック内部に拡大して行く傾向があυ、特に、モリブ
デンペーストと当該セラミックとの収縮率の差が大きい
場合、内部に完全な空洞4′を生じることもある。
これらのようにクラックが発生すると、配線基板として
次工程段階に設けられているメッキ操作で、前記クラッ
クにメッキ液が浸入残存したり、クラック部分に沿って
金属が析出されて配線間シ5   7i ヨードの原因となった#)する。クラックが更に大きけ
れば、多層配線基板そのものとして、内層導体が断線す
ることにもなる。しかも、これらのクラックの発生時期
は、焼結後、メッキ後、組立後と不特定であるので、製
品の信頼性を損なう致命的な欠陥である。
〔発明の目的〕
本発明は、上記の欠点を解決するもので、その目的は、
クラックの発生を防止できるセラミック多層配線基板を
提供することにある。
〔発明の概要〕
本発明は、上記の目的を達成するために、スルーホール
に充填する導体ペーストの物性の差異によってクラック
の発生状況が異なる点に着目し、多層基板構成の表面層
部に配される配線基板には導体ペーストとして熱膨張率
が安定しているモリブデンペーストを充填し、多層基板
構造の内層部に配される配線基板の一部にはセラミック
との焼結収縮率の差が大きくないタングステンペースト
を導体ペーストとして充填して、クラックに対す61τ る抵抗力と安定性を増大させることを特徴とする。
〔発明の実施例〕
以下、本発明の一実施例を図に基いて説明する。
まず、本実施例の概要を説明する。クラックは、前記の
ように、タングステンペーストの場合には主として表面
層部に発生するが、これはタングステンの剛性が大きい
ことと熱膨張率の差が大であることによるものであり、
モリブデンペーストの場合には内層部に発生するが、こ
れはモリブデンとセラミックとの焼結収縮率の差が大き
いことによるものである。従って、原因のそれぞれに対
する対策として次の4方法が考えられる。
(イ) セラミックにAlzoaを加えて、熱膨張率を
タングステンペーストのそれに近づける。
(ロ) タングステンペーストに低融点ガラスを加えて
、固化温度を下げ、残留応力を小さくする。
()1 タングステンペーストの粒径を犬! < L、
焼結を妨げ、熱衝撃応力を分散させる。
に) モリブデンペーストを適所に混用する。
7c1 これらの対策を綜合して、導体抵抗を出来るだけ低く抑
えつつクラック発生の可能性を低減かつ安定させるよう
にタングステンペーストの配合を選択し、そのタングス
テンイーストを内層部に使用し、モリブデンペーストを
表面層部に使用して、セラミック多層配線基板を製造す
ることとした。
次に、本実施例を更に詳細に説明する。
実施例I A403 HSi 02 HMgOの各微粉末を重量百
分率でそれぞれ93%、5.2%、1.8%の割合で秤
量し、これに結合剤としてポリビニールブチラールを8
.5%加える。更に溶剤として、アゼオドロープを同様
に重量比で4.5%加え、ボールミルで8時間混合する
。この混合物はスラリー状であるので、少量の脱泡剤を
加えて低真空で脱気し、スラリー中の気泡を除去する。
このスラリーをドクタープレイド法キャスティング装置
に投じて0.25mm厚のグリーンシートを製造する。
このグリーンシートを210mm X 225mmの寸
法に切断し、その寸法に対応した作業工程用シート固定
枠に張りつげ、ドリルまたはポンチでスルーホールを穿
設する。
このスルーホールは、直径0.15mmで、ピッチ0.
25〜0.5 inの格子点状に配設される8 スルー
ホールの総数が少ない場合はドリルでも実用できるが、
非常に多数の場合はポンチを10〜100本並設したポ
ンチ型を製作して使用する方が作業を高速化できる。
続いて、このスルーホールに、導体ペーストとして、タ
ングステンペーストもしくはモリブデンイーストを印刷
機で充填する。
タングステンペーストの組成は次のとおりとするO W粉末(平均粒径2μm)     ・・・・・・13
02ポリビニールブチラール樹脂   ・・・・・・ 
0.6yエチルセルロース       ・・・・・・
 1.65’ジエチレングリコール−n−ブチルエーテ
ルアセテート・・・18.’1ジベンジリデンーD−ソ
ルビトール・・・・・・1.52モリブデンペーストの
組成は次のとおりとする。
Mo粉末(粒径1〜10μm)     ・−・−88
1i[ポリビニールブチラール樹脂  ・・・・・・ 
0.6y9  頁 エチルセルローフ      川・・ 1.61ジエチ
レングリコール−n−ブチルエーテルアセテート   
           ・・・・・・・・・18.7f
Iジベンジリデン−D−ソルビトール・・・・・・2グ
各グ1)−ンシート上のヌル−ホール間の印刷配 。
線は、下記のタングステンペーストを使用し、スクリー
ン印刷によって実施する。配線印刷用のタングステン被
−ストの組成は次のとおCとjる。
W粉末(粒径0.5〜2μm) ・・・・・・・・・1
302ポリビニールブチラール樹脂・・・・・・・・・
 0.62エチルセルロース      ・・・・・・
・・・ 1.6yジエチレングリコール−n−ブチルエ
ーテルアセテート・・・・・・・・・18.7y 上記の方法で、スルーホールにタングステンペーストも
しくはモリブデンペーストを充填し、配線印刷を実施し
たグリーンシートを4〜40枚、積層装置を使用して、
スルーホール位置を正確に合わせつつ前記シート固定枠
から一枚ずつ切除し、積層する。
積層に際しては、あらかじめ設計された順序に10  
 でf 従ってグリーンシートを積層する。第4図は本実施例に
おける積層構造を示す断面図である。図において、多層
基板構造の表面層のグリーンシート1、および表面層に
近いグリーンシート1′のスルーホールには前記モリブ
デンペースト5が充填されていて、内層部のグリーンシ
ート1“ 1 ///には前記タングステンペースト6
が充填されている。
このように積層されたグリーンシートに120℃の温度
で、60 kg/cr;lの圧力を15分間加える。加
熱圧着された多層基板を、更に、モリブデン発熱体の箱
形電気炉で焼結する。焼結条件は、室温から200℃/
時で昇温し、1000℃に達すると1時間保温し几のち
、再び200’C/時で1600℃ まで更に昇温し、
その温度で1時間保温したのち、冷却するものである。
なお、昇温に際しては、雰囲気ガスとしてN2・・・1
0001/時、N2・・・400//時の混合ガスを4
5℃の水601のバブラーに通したものを使用し、冷却
に際しては、バブラーに通さないものを使用した。
第5図は、前記焼結後のセラミック多層配線基11  
 ii 板について試験したクラック発生率を示すグラフである
。図において、縦軸はスルーホールの総数に対するクラ
ックの発生数を百分率で示し、横軸はlffiaM層枚
数中のタングステンペースト充填シートとモリブデンペ
ースト充填シートとの比率を示す、すなわち、グラフの
原点は全積層シートがタングステン被−スト充填シート
である場合を示すことになる。試験はタングステンペー
スト充填シートとモリブデンペースト充填シートとの比
率を様々に変えて焼結したものについてそれぞれ行われ
、その結果、スルーホールにモリブデンペーストを充填
したシートが全積層枚数の加%以上になると、表面クラ
ックの発生率はゼロになった。但し、80%以上になる
と、内層部でモリブデンペースト充填シートとタングス
テンペースト充填シートの境界に、第3図で示したよう
なりラックが発生した。
実施例2 グリーンシートとして使用されるセラミック基板、スル
ーホールの充填および印刷配線に使用される導体ペース
トなどの組成と製法は実施例1に同一とする。また、積
層、加熱圧着、焼結の各工程も実施例1に同一とする。
積層構成は、第6図に示すように、多層基板構造の表面
層部に2〜4枚のモリブデンペースト充填シート5を配
し、次層からは内層部へ交互にタングステンペースト充
填シート6とモリブデンイースト充填シート5とを同枚
数ずつ配したものとする。これを加熱圧着し、焼結した
ものを実施例1と同じく試験した結果、積層枚数が40
〜50に達してもクラックの発生がなく、スルーホール
の導体抵抗も1層当93.5〜4mΩであった。
実施例3 実施例1または実施例2のそれぞれについて印刷配線に
関してのみ変更し、印刷配線層と絶縁層とを交互に積層
した結果、や1l−tクスルーホール近傍のクラックは
発生しなかった。
以上説明したとおり、多層基板構造の表面層部にモリブ
デンペースト充填シートを配し、内層部にタングステン
ペースト充填シートを20〜80%配置3頁 してセラミック多層配線基板を構成すると、従来の構成
およびプロセスでは多発していたクラックを防止するこ
とができ、電子配線高密度化の要求に応じると共に、製
品の質と信頼性の向上、生産の計画性と安定性に寄与す
る効果は絶大である。
〔発明の効果〕
以上の説明によって明らかの如く、本発明によれば、ク
ラック発生を防止し得る効果が上げられる。
【図面の簡単な説明】
第1図は従来のセラミック多層配線基板の一例を示す断
面図、第2図はセラミック基板表面に発生するクラック
を示す斜視図、第3図は多層配線基板の内層部に発生す
るクラックを示す断面図、第4図は本発明によるセラミ
ック多層配線基板の一例を示す断面図、第5図は積層構
成とクラック発生率との関係を示すグラフ、第6図は本
発明によるセラミック多層配線基板の別な一例を示す断
面図である。 1・・・グリーンシート、2・・・スルーホール、3・
・・14頁 基板表面、4・・・クラック、5・・・モリブデンペー
スト、6・・・タングステンペースト。 代理人弁理士  秋 本  正 実 第3図 第4図 篭 5図 Mo、Wの比芹(%) 第6図 手続補正書(自発) 昭和58年を月10日 特許庁長官若杉和夫殿 1、事件の表示 昭和 5g  年 特願第グj9り5号2、発明の名称
  セラミック多層配線基板3、補正をする者 氏名(名称) (510)株式会社 日立製作所4、代
理人 7、補正。対象   明細書中、発明の詳細な説明の欄
8、補正の内容 別紙のとおり /   1τ 明細書第2頁、第13〜lグ行目を以下のように訂正す
る。 「(イ) タングステンペーストにAtzosを10〜
X) w を係加えて熱膨張率をセラミックのそれに近
づける。」 以  上 468−

Claims (1)

    【特許請求の範囲】
  1. スルーホールを備え、そのスルーホールに導体ペースト
    を充填されたセラミックの配線基板を1枚以上積層して
    構成されるセラミック多層配線基板において、積層構成
    の表面層部に配される配線基板には導体ペーストとして
    モリブデン混合に−ストが充填され、積層構成の内層部
    に配される配線基板の1枚以上に導体ペーストとしてタ
    ンミステン混合波−ストが装填されていることを特徴と
    するセラミック多層配線基板。
JP4599583A 1983-03-22 1983-03-22 セラミツク多層配線基板 Granted JPS59172295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4599583A JPS59172295A (ja) 1983-03-22 1983-03-22 セラミツク多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4599583A JPS59172295A (ja) 1983-03-22 1983-03-22 セラミツク多層配線基板

Publications (2)

Publication Number Publication Date
JPS59172295A true JPS59172295A (ja) 1984-09-28
JPH025026B2 JPH025026B2 (ja) 1990-01-31

Family

ID=12734691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4599583A Granted JPS59172295A (ja) 1983-03-22 1983-03-22 セラミツク多層配線基板

Country Status (1)

Country Link
JP (1) JPS59172295A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093186A (en) * 1989-09-26 1992-03-03 Ngk Spark Plug Co., Ltd. Multilayer ceramic wiring board
JPH0779079A (ja) * 1993-09-09 1995-03-20 Nec Corp セラミック多層配線基板
US6393696B1 (en) * 1998-12-23 2002-05-28 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing printed circuit board
JP2017157693A (ja) * 2016-03-02 2017-09-07 日本特殊陶業株式会社 配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519076A (en) * 1978-07-31 1980-02-09 Japan Tobacco & Salt Public Smoking flavor improving agent of tobacco
JPS5615159A (en) * 1979-07-17 1981-02-13 Matsushita Electric Works Ltd Commutator for dc motor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519076A (en) * 1978-07-31 1980-02-09 Japan Tobacco & Salt Public Smoking flavor improving agent of tobacco
JPS5615159A (en) * 1979-07-17 1981-02-13 Matsushita Electric Works Ltd Commutator for dc motor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093186A (en) * 1989-09-26 1992-03-03 Ngk Spark Plug Co., Ltd. Multilayer ceramic wiring board
JPH0779079A (ja) * 1993-09-09 1995-03-20 Nec Corp セラミック多層配線基板
US6393696B1 (en) * 1998-12-23 2002-05-28 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing printed circuit board
JP2017157693A (ja) * 2016-03-02 2017-09-07 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JPH025026B2 (ja) 1990-01-31

Similar Documents

Publication Publication Date Title
US4465727A (en) Ceramic wiring boards
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPS599992A (ja) 多層配線基板の製造方法
EP0589813A1 (en) Multilayer ceramic substrate with graded vias
WO2007004415A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JPS6084711A (ja) スル−ホ−ル充填用ペ−スト
JPS6047495A (ja) セラミツク配線基板
JPS59172295A (ja) セラミツク多層配線基板
WO2007004414A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JPH11312417A (ja) 多層セラミック基板形成用導電性ペ―スト
JPH088416B2 (ja) セラミック多層回路基板の製造方法
JP2739767B2 (ja) 多層ガラスセラミック回路基板の製造方法
JPH03110890A (ja) セラミック多層基板
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JPS59193095A (ja) セラミツク配線基板及びその製造方法
JP3071514B2 (ja) 多層回路基板
JP2504351B2 (ja) 多層ガラスセラミック基板とその製造方法
JPS60137884A (ja) セラミツク多層配線回路基板の製造法
JPS6053098A (ja) 多層セラミック基板
JPH0484494A (ja) 多層回路基板
JPS60257196A (ja) セラミツク多層配線基板
JPS60167489A (ja) セラミツク回路基板の製造方法
JPH01241810A (ja) 複合積層セラミック構造体