JPH11312417A - 多層セラミック基板形成用導電性ペ―スト - Google Patents

多層セラミック基板形成用導電性ペ―スト

Info

Publication number
JPH11312417A
JPH11312417A JP11023963A JP2396399A JPH11312417A JP H11312417 A JPH11312417 A JP H11312417A JP 11023963 A JP11023963 A JP 11023963A JP 2396399 A JP2396399 A JP 2396399A JP H11312417 A JPH11312417 A JP H11312417A
Authority
JP
Japan
Prior art keywords
paste
metal
glass
group
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11023963A
Other languages
English (en)
Inventor
J Bezama Rashid
ラシッド・ジェイ・ベザマ
A Cohn Michael
マイケル・エイ・コーン
V Fasano Benjamin
ベンジャミン・ブイ・ファサノ
Gregory M Johnson
グレゴリー・エム・ジョンソン
A Lita Robert
ロバート・エイ・リタ
V Barabaneni Rao
ラオ・ブイ・バラバネニ
Nancy A Wier-Cavalieri
ナンシー・エイ・ウィアーキャバリエリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11312417A publication Critical patent/JPH11312417A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Conductive Materials (AREA)
  • Paints Or Removers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体素子に用いられる多層セラミック（Ｍ
ＬＣ）基板の製造に用いられる金属ペーストを提供す
る。 【解決手段】 このペーストはバイア膨れおよび反りな
どの基板欠陥を減少させる。このペーストは高導電性を
有する金属、ガラスを含むフリット、有機バインダ、お
よび溶媒からなり、任意選択で界面活性剤を含む。この
ペーストに用いられるガラス量は、固形分の相対体積率
で従来のペーストの場合より多い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置の
パッケージに含まれる多層セラミック（ＭＬＣ）基板の
製造に用いられる金属ペーストに関する。より詳細に
は、本発明は集積回路パッケージの製造に用いられるペ
ーストに関する。
【０００２】
【従来の技術】通常はまた好ましくは多層であるセラミ
ック構造は、電子基板および素子の製造に用いられる。
多層セラミック基板は、絶縁体として働くセラミック層
の間に挟まれた電気導体として働くパターン化された金
属層を含む。この基板は、コントロールド・コラプス・
チップ・コネクション（Ｃ４）、接続リード線、コンデ
ンサ、抵抗器、カバー、または他の装置要素など、半導
体チップへの接続のための端子パッドを有することがで
きる。Ｃ４は「はんだ球」または「フリップ・チップ」
としても知られる。絶縁層で隔離されている導体層間の
相互接続は、絶縁層中の孔を導電性金属ペーストで充填
することにより形成されるバイアを通して行うことがで
きる。
【０００３】一般に、セラミック層はセラミック微粒
子、熱可塑性ポリマー・バインダ、可塑剤、および溶媒
を混合して作られるセラミック・グリーン・シートから
形成される。この混合物を引き延ばしまたは注型してセ
ラミック・シートとし、続いて溶媒を蒸発させて密着し
た自己支持性の柔軟なグリーン・シートを提供する。板
抜きし、バイアとして働く孔をあけ、導電性／金属化ペ
ーストでフィーチャをスクリーン・プリントし、グリー
ン・シートを重ね、このグリーン・シートを積層して積
層体を形成した後、最後に、ポリマー・バインダ樹脂を
飛ばしセラミック微粒子を互いに焼結させ密度を高めた
セラミック基板とするのに十分な温度でこのグリーン・
シートを焼成する。また焼成工程の間に、層間相互接続
およびＸＹ配線のためのバイアを充填するのに用いられ
る金属化ペーストのフィーチャを固結させて電気導体を
形成する。焼成したセラミック基板はまた基板中に埋設
された配線への電気接続を提供する表面金属フィーチャ
を有する。これらのシートは導電性（金属）の線を含む
ことができる。この積層されたシートは、基板からチッ
プへの層を貫通する電気接続を可能にするバイアを形成
する孔をその表面内に含む。
【０００４】これらの層の成分を焼成し、この金属ペー
ストとセラミックを焼結してモノリシックにすると、金
属ペーストを充填したバイアは基板の面と直角な金属柱
を形成する。この結果、所望の電気特性を有する機械的
に強い部品ができる。モノリシックを形成した後、基板
をチップなどの半導体装置に取り付けることができる。
Ｃ４法は通常の結線相互接続より進歩したマイクロエレ
クトロニック・チップ・パッケージおよび接続法を提供
する。
【０００５】Ｃ４の基本的な考え方は、チップ、チップ
・パッケージ、またはその他のユニットを、その２つの
ユニットの金属化した表面の間にはんだ球を配置するこ
とにより接続することにある。これらの導電性はんだの
小球が、接続されるユニット上の各々対になる金属パッ
ド間の間隙を橋架けする。接続される各パッドは、パッ
ド配置が鏡像となるように他のユニットの表面上に対応
するパッドを有する。ユニットを配列しはんだの融点以
上の温度に曝すと、第１ユニットのパッド上のはんだ球
が溶融し、第２ユニットの（はんだ球のない）対応する
導電性パッドと結合し、各パッド間に恒久的な接続を作
成する。
【０００６】Ｃ４の主要な用途は半導体装置（集積回
路）のチップ・キャリアへの結合である。Ｃ４球は通常
裁断される前のウエハ状態のチップ上に配置される。
【０００７】Ｃ４は非常に高密度の電気相互接続を可能
にする。チップまたはチップ・パッケージの周辺に接続
を作る初期の方法と異なり、Ｃ４ではチップまたはパッ
ケージの１つ以上の表面にパッドを詰め込むことができ
る。Ｃ４配列を用いると相互接続の最大数はチップ・サ
イズの自乗で増加するが、周辺接続の最大数はダイ・サ
イズに対して１次でしか増加しない。Ｃ４球は非常に小
さく、通常直径数千分の一インチ程度にすることができ
るので、Ｃ４接続の表面密度は平方インチ当たり数千程
度にすることができる。
【０００８】一般に、Ｃ４または他のタイプのチップへ
の接続のための多層セラミック（ＭＬＣ）基板を作成す
るのに用いられる金属ペーストはモリブデン、タングス
テン、金などの高融点金属からなる。さらにこれらのペ
ーストは、銅または銅合金などのより廉価で電気抵抗の
低い金属を用いることができる。このペーストはまた金
属粒子、有機バインダ、溶媒、可塑剤、およびレオロジ
制御剤を含むことができる。
【０００９】非Ｃ４タイプのチップのペーストには、接
着性を改善するために少量の（「フリット」と呼ばれ
る）ガラス粉末またはセラミック粒子を含む添加剤を添
加したものがある。通常、最大の導電性を維持するため
にこれらの組成物に用いられるフリットは約５％以下、
通常添加される最大量で約１０％に過ぎない。
【００１０】焼結の間、ペーストはセラミック成分と同
じ程度に、または同じ速度では収縮しない。金属部分と
セラミック部分のそれぞれの収縮が適切に「一致」しな
いと、焼成したセラミック／金属パッケージ中に顕著な
寸法の歪みが残る。これらは「バイアの膨れ」、「反
り」およびその他の寸法の狂いの形をとる。
【００１１】「バイアの膨れ」はＣ４バイア上面の平坦
性が損なわれた状態である。バイア膨れの値が大きい
と、Ｃ４またはその他のタイプのチップの取付けが困難
または不可能になる。ここで言う「反り」はｘ−ｙ面に
おいて平坦性を損なうあらゆる状態を指す。これには単
純な球状または放物線状湾曲、あるいはより複雑な形状
が含まれる。
【００１２】実際の基板の利用には実質的に「平坦」な
基板が必要であるので、基板表面上のこれらの欠陥は望
ましくない。これらの寸法の歪みの影響はパッケージ中
のいくつかの材料の全体の焼結収縮に関係し、理想的に
は完全な調和が望ましいと期待されるが、実際には完全
な調和でなくても構わないことが多い。さらに、パッケ
ージ中の収縮は実際には各要素を別々にまたは単独で焼
成するときの収縮から予想されるのと異なる経過をたど
る相互作用過程である。
【００１３】使用できないレベルのバイア膨れまたは反
りは装置部品の適当な接続を妨げ、装置の欠陥の原因に
なる。反りがある場合には、基板を再焼成によって平坦
化することができる。金属とセラミックの収縮の差を低
減するためのその他の試みには、金属粒子サイズの制
御、またはペーストへの添加剤の使用がある。
【００１４】しかし、バイアの導電性および金属と誘電
体の結合が損なわれるため、一致しない収縮を低減する
これらの試みは成功しなかった。バイア膨れがある場合
には、再焼成は用いることができず、基板は廃棄しなけ
ればならない。したがって、この問題を解決するこれら
の試みは製造コストを増大させ、歩留まりを低下させ、
別の装置欠陥を生じた。
【００１５】従来のペーストの欠点は基板寸法の制御を
改善するペーストの必要が依然存在することを示す。
【００１６】
【発明が解決しようとする課題】本発明の目的は、多層
セラミック基板を形成するのに用いても、焼成された基
板に寸法のゆがみをもたらさない、改良された導電性ペ
ーストを提供することである。
【００１７】
【課題を解決するための手段】この必要およびその他の
必要に応じるため、またその目的に鑑みて、本発明はセ
ラミック基板に利用する電気相互接続層のための改良さ
れたペーストを提供する。本発明は特にＣ４半導体装置
用の多層セラミック基板の形成に用いるペーストに利用
できる。本発明のペーストは高導電性金属、非金属無機
相（フリットおよびセラミック）、高沸点溶媒、有機バ
インダ、任意選択で界面活性剤、およびペーストの粘度
を制御するためのレオロジ制御剤などの改質剤相を含
む。
【００１８】本発明のペースト中の金属にはモリブデ
ン、タングステン、銅、ニッケル、銀、金、白金、パラ
ジウムなどがある。また、このペーストは上記の金属の
合金を含むこともできる。有機バインダはエチルセルロ
ーズ、ポリビニルアルコール、またはポリビニルブチロ
ールがよい。溶媒は松根油、テルピネオール、（イース
トマン・コダックのテキサノール(R)と呼ばれる）２，
２，４−トリメチル−１，３−ペンタンジオールイソブ
チレート、またはブチルカルビトールアセテートがよ
い。このペーストはさらにアルミナまたは他のセラミッ
クおよびフリットを含むことができる。
【００１９】本発明は添付図面と合わせて以下の詳細な
説明を読むことにより最もよく理解できる。通常行われ
るように図面の種々のフィーチャは実寸法通りでないこ
とを強調しておく。逆に、種々のフィーチャの寸法は分
かり易いように適宜拡大または縮小されている。図面に
は以下の図が含まれる。
【００２０】
【発明の実施の形態】適当量のガラス、通常はフリット
と呼ばれるガラス粉末をペースト処方に加えることによ
り、改善された基板寸法の制御（すなわち、「バイア膨
れ」、「反り」、およびその他の変形の低減）が達成で
きる。具体的には、本発明のペーストに用いられるガラ
ス量は、固形分の相対体積百分率として従来用いられた
ペーストの場合より多い。
【００２１】非金属無機添加剤を用いない通常処方のペ
ーストでは、ガラスの添加により焼結寸法が改善される
傾向があり、一般にガラスの量が多いほどより大きい寸
法制御の改善が達成される。セラミック添加剤を用いガ
ラスを用いない処方のペーストでは、いくらかガラスを
添加すると改良が見られる。
【００２２】同様に、ガラスおよびセラミックの両方を
添加して処方したペーストでは、（ガラスの割合が基板
中より高い場合など）ガラス量が多い場合に改善が見ら
れる。これはセラミックまたはアルミナ／ガラス複合基
板材料と共に用いる場合のＭｏ系ペーストに当てはま
る。適当な方法で実施すれば、ペーストの電気的および
機械的性質を大幅に劣化させることなく「バイア膨れ」
および「反り」を減少させるペーストを作成することが
可能である。
【００２３】上に示したように、過去において、ガラス
成分、ガラス・プラス・セラミックの添加、またはその
両方が金属ペーストの性質の改変に用いられた。（ペー
ストが既焼成基板に塗布される）複合基板用途におい
て、添加されるガラスの量は通常少ない。ガラスは通常
接着の増強のために用いられ、組成は基板または基板内
のガラス相と非常に異なることが多い。
【００２４】ＭＬＣ用途では材料が金属ペーストに添加
される場合、それは通常基板の処方に用いられるのと同
じ材料である。基板がいくつかの成分からなる場合、そ
の添加率は同じまたは近似である。基板の焼成の前にペ
ーストが添加される本発明のペーストにおいて、ガラス
は比較的高比率で用いられ、セラミック成分と共に用い
られるとき、セラミックに対するガラスの百分率は基板
中より大きい。基板の「セラミック」部分と同じガラス
組成を金属ペーストに用いるのが好ましいことが多い
が、必須ではない。
【００２５】モリブデンに加えて他の金属もペースト中
に用いられる。これらにはタングステン、銅、ニッケ
ル、銀、金、白金、パラジウムなどが含まれる。アルミ
ナもペースト中に含むことができる。このペーストはま
た松根油、テルピネオール、２，２，４−トリメチル−
１，３−ペンタンジオールイソブチレート、またはブチ
ルカルビトールアセテートなどの高沸点溶媒を含む。こ
のペーストはさらにエチルセルローズ、ポリビニルアル
コール、ポリビニルブチロ−ル、およびその他の有機バ
インダを含む。さらに界面活性剤をペースト処方に用い
ることもできる。
【００２６】本発明のペーストは種々の多層セラミック
基板を作るのに用いることができる。基板の絶縁部分は
アルミナ、窒化アルミニウム、ムライト、ベリリア、そ
の他などの材料を用いる高温共焼成セラミック（ＨＴＣ
Ｃ）（約１１００℃を超える温度を使用）を用いて調製
することができる。ガラスまたはその他の物質の適当な
焼結助剤を用いることができる。基板の導電性素子／部
品（バイア、信号線、電圧面、Ｉ／Ｏパッド、その他）
は導電性ペーストで作られ、その金属成分はモリブデ
ン、タングステン、ニッケル、白金、パラジウム、およ
びこれらの金属を含む合金から選択される。
【００２７】あるいは、基板の絶縁部分はガラス、ガラ
ス−セラミック、またはガラス・プラス・セラミックな
どの材料を用いる低温共焼成セラミック（ＬＴＣＣ）
（約１１００℃より低い温度を使用）を用いて処方する
ことができる。基板の導電性素子／部品（バイア、信号
線、電圧面、入出力パッド、その他）は導電性ペースト
で処方され、その金属成分は銅、ニッケル、銀、金、お
よびこれらの金属を含む合金から選択される。どちらの
タイプの共焼成セラミック絶縁部分でも、半導体装置を
半導体基板表面に取り付けるのにＣ４または類似の方法
が用いられ、本発明のペーストが導体の少なくとも一部
分を調製するのに用いられる。
【００２８】
【実施例】以下の実施例では、種々の無機物処方を有す
る金属（モリブデン（Ｍｏ）含有）ペーストの相対挙動
を評価するために試験用ビヒクルを主として用いた。こ
れらの試験用ビヒクルの基板は、基板の変形、具体的に
はバイア膨れ、および反りの影響が強調されるように設
計された。上に示したように、これらの影響は基板材料
と金属ペーストの間の収縮の不釣り合いから起こる。全
ての場合に、基板材料はアルミナ、セラミック、および
フリット（アルカリ土類アルミノシリケート）（すなわ
ちガラス粉末）の混合物からなるものを用いた。セラミ
ック・グリーン・シートはシートをテープ注型し、金属
化した後に積層することによって調製した。テープ注型
は、アルミナおよびガラス粉末を溶媒およびバインダと
混合して調製した（ペイント状の）スラリのドクター・
ブレード処理によって行った。乾燥し溶媒を除去した
後、粒子を含むやや柔軟な「可塑性」のシートが得られ
る。
【００２９】金属ペーストは、Ｍｏ粉末および無機添加
剤（アルミナ、フリット、その他）を高沸点溶媒、有機
バインダ、および界面活性剤からなる有機ビヒクルと混
合して調製した。Ｍｏ金属の酸化を防止するが有機成分
を酸化させる雰囲気条件下で約１５００〜１６５０℃に
加熱することにより、積層した部品を焼成した。
【００３０】図１（Ａ）ないし（Ｃ）に示すバイア膨れ
の試験に用いる基板を、チップ・サイト・グリッド１０
に近似する同一パターンに孔をあけた２０枚の等しいセ
ラミック・グリーン・シート６の層で構成した。通常こ
のグリッド１０は基板とチップのＣ４はんだ取付けに用
いられる。このグリッド１０は、約０．２２５ｍｍ（９
ミル）の中心間間隔で配置した直径約０．１０１６ｍｍ
（４ミル）のバイア４で構成した。全ての層が等しいた
め、バイア４が結合して第１の基板２の全厚みにわたる
金属柱８のマトリックスを形成する。金属ペーストと基
板材料の間の収縮（速度または程度）の不釣り合いは、
チップ・サイトの縁とチップ・サイトの中央との間に基
板材料の高さの差を生じる。これらの実施例で用いる材
料については、焼結の間に一般に基板材料が金属ペース
トより多く収縮するので、一般にサイトの中心が縁より
高くなる。
【００３１】図１（Ｃ）に示す金属化セラミック基板の
この変形はバイア膨れ１２と呼ばれ、（通常中央にあ
る）最も高いバイア１４と（通常縁にある）最も短いバ
イア１６の高さの差で通常表される。バイア膨れが大き
すぎると、接続が適切に作成されず、欠陥部分を生じる
ので、この表現は（Ｃ４で）チップを基板にはんだ付け
する性能の尺度になる。焼成された基板は約５０ｍｍ平
方で、中央に位置する約２０ｍｍ平方のチップ・サイト
を有した。
【００３２】図５は基板に接続するためのはんだ球３４
を付けたＣ４チップ３２を示す。図３（Ａ）および
（Ｂ）は従来のペーストを用いて形成され、金属柱８の
高さにかなりの相違を有する基板２と、そのＣ４チップ
３２との関係を示す。具体的には、図３（Ｂ）はＣ４チ
ップ３２と接触する位置にある基板２の金属柱８を示
す。柱のバイア膨れ（高さの相違）がＣ４球３４との適
切な接続を妨げている。したがって、欠陥のある素子が
できる。
【００３３】対照的に、図４（Ａ）および（Ｂ）は本発
明のペーストを用いて形成され、バイア膨れが顕著に減
少した基板２を示す。金属柱８はチップ３２のＣ４球３
４との適当な接続を形成することができ、したがって、
この素子には従来法に共通の欠陥が無い。
【００３４】図２（Ａ）ないし（Ｃ）に示す反り試験用
ビヒクルは５枚のセラミック層１８で構成した。５層の
内４層はブランキングすなわち金属化されておらず、第
５層２０は片面上にスクリーン・プリントされた固体金
属層２２を有した。この５枚のシートを積層する際、金
属化した層をその金属化側面が基板中心を向くように積
層の最底位置に配置する。この積層部品を、通常金属層
を部品の最低位置にして前記同様に焼成した。
【００３５】金属とセラミックの収縮が不釣り合いであ
ると、底面２４が上面２６と異なる収縮をするために基
板は変形する（反りが起こる）。金属の収縮がセラミッ
クより少なく、金属化した層が下（基板の底部にある）
の場合、焼成した基板は図６に示すように縁２８が上に
向かうように湾曲する。この効果が反り３０と呼ばれる
ものである。
【００３６】この湾曲は単純で理想的にはほぼ球状また
は放物線状であることができ、あるいは非常に複雑であ
ることもできる。本明細書に記述する試験用ビヒクルは
より単純な湾曲を示す傾向がある。また、これらの基板
は焼成後約５０ｍｍ平方である。反りの大きい基板は電
子部品の構築に使用できない。
【００３７】一般にセラミック基板の収縮は幾何的方向
の向きにつれて変動することに注目されたい。すなわ
ち、積層シートの（ｘ−ｙ）面内の収縮はその面に垂直
な方向（ｚ）の収縮と異なる。（ある無機物処方の）金
属の収縮はスクリーン・プリントおよび乾燥の後の相対
粒子密度に依存し、より均質になろうとする傾向があ
る。収縮の比較から、このことが明らかになるはずであ
り、また収縮の異なる材料を互いに接触させるときに
は、別個にしたときとその収縮が異なることが理解でき
るはずである。
【００３８】後者の場合については、低収縮材料は高収
縮材料の収縮を妨げる傾向があり、逆に高収縮材料は低
収縮材料の収縮を増加させる傾向がある。各々の相対量
とそれらの相対的な配置も影響要因である。したがっ
て、上記の試験用ビヒクルは実際の基板中の材料の有効
な挙動の最良の尺度であると考えられ、互いに別個に
（すなわち、通常の加熱炉サイクルまたは膨張計（dila
toneter）中で）焼成した材料のサンプルの収縮を比較
するより好ましい。後者のデータは多数の類似材料の評
価または基礎的理解のためには有用であるが、その結果
は本物の電子部品に用いるように設計された実際の基板
中の材料の挙動に関して誤解を導く可能性がある。
【００３９】例１ 数個のモリブデン（Ｍｏ）含有導電性ペーストを調製
し、無機および非金属添加物を選択的に変化させた。こ
れらをペーストＡ１〜Ａ９、Ｂ１〜Ｂ９、Ｃ７〜Ｃ９、
Ｄ、Ｅ、およびＨとして図６に示す。有機ビヒクルおよ
び固形分の全体積百分率は全てのペーストについて一定
である。ペーストの半分はＭｏ粒子サイズ（ＦＳＳＳ＝
フィッシャ・サブシーブ・サイズ）２．８を有するＭｏ
粉末で調製し、半分は粒子サイズ２．５５を有する粉末
で調製した。この２つの粉末ロットは表面積およびその
他の性質も異なる。
【００４０】各群内の非金属添加剤は全固形分含有量の
０、１２、および２３体積％で存在した。これらの実験
において、金属体積＋アルミナ体積＋フリット体積＝１
００％であった。（本明細書でいう体積は各粒子の体積
の和であって、占有体積ではない。また、体積＝［全粒
子重量］／［粒子材料密度］、すなわち粒子を隙間なく
密に充填したときに占めるであろう体積である）セラミ
ックとフリットの比も系統的に変化させた。すなわち、
ペ−ストＡ１は２．８Ｍｏ１００％（体積）からなる固
形分含有率を有し、ペーストＡ２は８８％Ｍｏおよび１
２％アルミナからなる固形分含有率を有し、ペーストＡ
４は８８％Ｍｏ、８．４％アルミナ、および３．６％フ
リットからなる固形分含有率を有し、ペーストＡ５は８
８％Ｍｏおよび１２％フリットからなる固形分含有率を
有する。他のペーストの組成も同様に識別できる。
【００４１】図１（Ａ）ないし（Ｃ）に示すバイア膨れ
を試験した基板はこれらのペーストを用いて調製した。
グリーン・シートに用いたセラミックは体積で８５％の
アルミナおよび１５％のフリットから構成された。この
グリーン・シート中のフリットはペーストに用いたのと
同じ化学組成を有した。アルミナはペーストおよびグリ
ーン・シート中で同一タイプである（類似条件下で調製
されたが、ロットが異なる）。
【００４２】この結果のバイア膨れを図６に示し、また
図８に全非金属固形分の関数としてプロットした。バイ
ア膨れは非金属添加剤の増加と共に減少する。１２％お
よび２３％のデータ点（図８）では上の２つのデータ点
（最大バイア膨れ）は純アルミナで調製したペーストに
対するものである。より低い点はより多い量のフリット
またはガラスを含む。すなわち、一定の非金属固形分レ
ベルでガラスをアルミナに置換するとバイア膨れがより
小さくなる。図６のデータを非金属成分のガラス（フリ
ット）比の関数としてプロットし、これを図９に示す。
データを線形回帰処理して４つの線として図９に示し
た。
【００４３】調べた範囲内では、利益を得るのに必要な
フリットの最大または最小含有率はなさそうである。少
量のガラスは利益があり、より多いガラスはさらに多い
利益がある。他の全てが等しいとき、ペースト中の非金
属成分の濃度が大きいほど、焼成したラインの抵抗が大
きい。高抵抗は通常望ましくないので、ペーストへの非
金属固形添加物の量を最小にすることが好ましい。した
がって、バイア膨れおよび反りの減少はガラスを含むペ
ーストによる抵抗の増加とバランスされなければならな
い。ペースト中のガラスの好ましい百分率範囲は約５〜
３０％である。しかし、抵抗の増加が許容されるならよ
り高いガラス百分率を用いてもよい。
【００４４】例２ その他のペーストを上記と同様に調製したが、異なるタ
イプおよびロットのＭｏ粉末を用いた。反り試験用ビヒ
クルを図２（Ａ）ないし（Ｃ）に示す配置に従って上記
のように構築した。セラミック・グリーン・シートを前
述のバイア用試験ビヒクルに用いたのと同様に調製し
た。反り試験用ビヒクルを構築したいくつかのペースト
について、データを図６に示した。
【００４５】図１０は反りに対するバイア膨れのプロッ
トを示し、両者の相関は明白である。同じセラミック材
料ではバイア膨れが大きいペーストでは反りも大きく、
この逆も成り立つ。プロットした線がグラフの原点を通
らない理由はセラミックがグリーン・シートの面内より
グリーン・シートに垂直な方向により多く収縮するため
であると考えられる。したがって、グリーン・シートの
面内のセラミックの収縮に合致するペーストは反りを生
じないが、それでも僅かのバイア膨れを生じる。
【００４６】例３ 実施例１および２の実験を限られた数のペーストについ
て繰り返したが、用いたセラミックを変えた。セラミッ
クはここでもアルミナとフリットとの混合物であった
が、その比を８５：１５でなくおよそ９１：９とした。
試験ビヒクルの結果を図７に示す。この試験はバイア膨
れおよび反りが例２で示したような理想的な傾向を示さ
ないことを実証している。ここでの反りは（図６および
図７の反りが負の値であることで示されるように）逆方
向で、本実施例のセラミック処方は例１および２のセラ
ミックより収縮が少ない。しかし、高レベルのフリット
を含むペーストは、アルミナおよびフリットの混合物を
含む比較的低いフリット含有率のペーストより低いバイ
ア膨れおよび反りを明らかに示す。
【００４７】例４ 例１および２のセラミックおよび図６のペーストのいく
つかの組合せを用いて実際の基板を調製した。この基板
は電圧面層および信号配線層を含む６層で構成した。こ
の設計は上表面への直接（Ｃ４）取付けによるチップ取
付けを配慮しており、ボードへの取付けはリード・フレ
ームに依った。
【００４８】第１組の部品をペーストＥおよびＤの組合
せを用いて内部層上に作った。第２組の部品について
は、内部層の半分をペーストＢ５でスクリーン・プリン
トし、残りの半分はペーストＥおよびＤでスクリーン・
プリントした。図１１に示すように、バイア膨れも反り
も減少している。第３組の部品では、全ての内部層をペ
ーストＢ５でスクリーン・プリントした。これらの部品
の反りおよびバイア膨れは最小であった。
【００４９】例５ 例１および２のセラミックおよび図６にリストしたペー
ストのいくつかを用いて第２の基板設計を構築した。こ
の基板は１９層の電圧および信号配線層、Ｃ４チップは
んだ付けのための最上層、およびプリント回路板（ＰＣ
Ｂ）へのはんだ接続用のパッドを有する最下層を有して
いた。３組の部品を構築した。第１組は第２〜第６層
（第１層は最上層）にペーストＥを使用、第２組は同じ
層にペーストＢ５を使用、第３組はこれらの層にペース
トＢ９を使用した。明らかに、ペースト中にフリットを
調合したペーストではバイア膨れが減少し、フリット量
が最大のペーストでバイア膨れの減少が最大であった。
図１２は実施例で行われた実験に用いたペーストＥ、Ｂ
５、およびＢ９についてのバイア膨れの値を比較して示
す。
【００５０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５１】（１）ａ）純金属および金属合金からなる
群から選択される金属と、 ｂ）ガラス・フリットを含む非金属無機成分と、 ｃ）バインダ、溶媒、および改質剤相を含む有機相とを
含む導電性ペースト。 （２）前記非金属無機成分がさらにアルミナを含む、上
記（１）に記載のペースト。 （３）前記有機相がさらに界面活性剤を含む、上記
（１）に記載のペースト。 （４）前記非金属無機成分がさらにセラミックを含む、
上記（１）に記載のペースト。 （５）前記金属がモリブデン、タングステン、銅、ニッ
ケル、銀、金、白金、およびパラジウムからなる群から
選択され、前記有機バインダがエチルセルローズ、ポリ
ビニルアルコール、およびポリビニルブチロールからな
る群から選択され、前記溶媒が高い沸点を有し、松根
油、テルピネオール、２，２，４−トリメチル−１，３
−ペンタンジオールイソブチレート、およびブチルカル
ビトールアセテートからなる群から選択される、上記
（１）に記載のペースト。 （６）ペースト中の固形分の体積百分率が、ガラス約５
％〜約３０％、および金属約６０％〜約９５％である、
上記（５）に記載のペースト。 （７）ペースト中の固形分の体積百分率が、ガラス約５
％〜約３０％、および金属約７０％〜約９５％である、
上記（５）に記載のペースト。 （８）ペースト中の固形分の体積百分率が、ガラス約１
２％、および金属約８８％である、上記（５）に記載の
ペースト。 （９）前記金属がモリブデンであり、前記有機バインダ
がエチルセルローズであり、前記溶媒が２，２，４−ト
リメチル−１，３−ペンタンジオールイソブチレートで
ある、上記（３）に記載のペースト。 （１０）純モリブデン、エチルセルローズ、２，２，４
−トリメチル−１，３−ペンタンジオールイソブチレー
ト、および界面活性剤を含み、ペースト中の固形分の体
積百分率が、ガラス約１２％のおよび金属約８８％であ
る、導電性ペースト。 （１１）ａ）アルミナ、窒化アルミニウム、ムライト、
およびベリリアからなる群から選択される材料を含む高
温共焼成セラミックを用いて処方された絶縁部分、およ
び ｂ）上記（１）に記載の導電性ペーストから調製された
導電性素子を含み、前記導電性ペーストは、モリブデ
ン、タングステン、ニッケル、白金、パラジウム、およ
びこれらの金属を含む合金からなる群から選択される金
属を含む、多層セラミック基板。 （１２）ａ）ガラス、ガラス−セラミック、およびガラ
ス・プラス・セラミックからなる群から選択される材料
を含む低温共焼成セラミックを用いて処方された絶縁部
分、および ｂ）上記（１）に記載の導電性ペーストから調製された
導電性素子を含み、前記導電性ペーストは、銅、ニッケ
ル、銀、金、およびこれらの金属を含む合金からなる群
から選択される金属を含む、多層セラミック基板。 （１３）前記多層セラミック基板は、その表面に少なく
とも１つの半導体素子がＣ４法を用いて取り付けられて
いる、上記（１１）または（１２）に記載の多層セラミ
ック基板。
【図面の簡単な説明】
【図１】ＭＬＣ基板の上面図（Ａ）、断面図（Ｂ）、お
よびバイア膨れを示す側面図（Ｃ）である。
【図２】ＭＬＣ基板の上面図（Ａ）、断面図（Ｂ）、お
よび反りを示す側面図（Ｃ）である。
【図３】Ｃ４チップおよびバイア膨れを示すＭＬＣ基板
の側面図（Ａ）、およびバイア膨れを示すＭＬＣ基板に
部分的に接続されたＣ４チップの側面図（Ｂ）である。
【図４】Ｃ４チップおよび実質的に減少したバイア膨れ
を示すＭＬＣ基板の側面図（Ａ）、およびそのＭＬＣ基
板に接続されたＣ４チップの側面図（Ｂ）である。
【図５】Ｃ４チップの側面図である。
【図６】種々の無機物含有率およびガラス比で調製した
ペーストのバイア膨れを示す表である。
【図７】種々の無機物含有率およびガラス比で調製した
ペーストのバイア膨れを示す表である。
【図８】ペーストの無機物含有率に対するバイア膨れの
関係を示すグラフである。
【図９】ペースト中のフリット比に対するバイア膨れの
関係を示すグラフである。
【図１０】種々のペースト中のバイア膨れに対する反り
の関係を示すグラフである。
【図１１】種々のペーストのバイア膨れおよび反りを示
すグラフである。
【図１２】種々のペーストのバイア膨れを示すグラフで
ある。
【符号の説明】
２ 基板 ４ バイア ８ 金属柱 １０ グリッド １２ バイア膨れ １８ セラミック層 ２２ 固体金属層 ２４ 底面 ２６ 上面 ２８ 縁 ３０ 反り ３２ チップ ３４ はんだ球
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・エイ・コーン アメリカ合衆国07446 ニュージャージー 州ラムゼイ ノーマン・ドライブ 158 (72)発明者 ベンジャミン・ブイ・ファサノ アメリカ合衆国12553 ニューヨーク州ニ ュー・ウィンザー ウィンディ・ヒル・ロ ード 30 (72)発明者 グレゴリー・エム・ジョンソン アメリカ合衆国12603 ニューヨーク州ポ ーキープシー フッカー・アベニュー 274 アパートメント エフ−６ (72)発明者 ロバート・エイ・リタ アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ シャーウッ ド・フォレスト 49エフ (72)発明者 ラオ・ブイ・バラバネニ アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション クランベリ ー・ドライブ 124 (72)発明者 ナンシー・エイ・ウィアーキャバリエリ アメリカ合衆国12528 ニューヨーク州ハ イランド デラー・ロード ６

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】ａ）純金属および金属合金からなる群から
    選択される金属と、 ｂ）ガラス・フリットを含む非金属無機成分と、 ｃ）バインダ、溶媒、および改質剤相を含む有機相とを
    含む導電性ペースト。
  2. 【請求項２】前記非金属無機成分がさらにアルミナを含
    む、請求項１に記載のペースト。
  3. 【請求項３】前記有機相がさらに界面活性剤を含む、請
    求項１に記載のペースト。
  4. 【請求項４】前記非金属無機成分がさらにセラミックを
    含む、請求項１に記載のペースト。
  5. 【請求項５】前記金属がモリブデン、タングステン、
    銅、ニッケル、銀、金、白金、およびパラジウムからな
    る群から選択され、 前記有機バインダがエチルセルローズ、ポリビニルアル
    コール、およびポリビニルブチロールからなる群から選
    択され、 前記溶媒が高い沸点を有し、松根油、テルピネオール、
    ２，２，４−トリメチル−１，３−ペンタンジオールイ
    ソブチレート、およびブチルカルビトールアセテートか
    らなる群から選択される、請求項１に記載のペースト。
  6. 【請求項６】ペースト中の固形分の体積百分率が、ガラ
    ス約５％〜約３０％、および金属約６０％〜約９５％で
    ある、請求項５に記載のペースト。
  7. 【請求項７】ペースト中の固形分の体積百分率が、ガラ
    ス約５％〜約３０％、および金属約７０％〜約９５％で
    ある、請求項５に記載のペースト。
  8. 【請求項８】ペースト中の固形分の体積百分率が、ガラ
    ス約１２％、および金属約８８％である、請求項５に記
    載のペースト。
  9. 【請求項９】前記金属がモリブデンであり、前記有機バ
    インダがエチルセルローズであり、前記溶媒が２，２，
    ４−トリメチル−１，３−ペンタンジオールイソブチレ
    ートである、請求項３に記載のペースト。
  10. 【請求項１０】純モリブデン、エチルセルローズ、２，
    ２，４−トリメチル−１，３−ペンタンジオールイソブ
    チレート、および界面活性剤を含み、ペースト中の固形
    分の体積百分率が、ガラス約１２％のおよび金属約８８
    ％である、導電性ペースト。
  11. 【請求項１１】ａ）アルミナ、窒化アルミニウム、ムラ
    イト、およびベリリアからなる群から選択される材料を
    含む高温共焼成セラミックを用いて処方された絶縁部
    分、および ｂ）請求項１に記載の導電性ペーストから調製された導
    電性素子を含み、前記導電性ペーストは、モリブデン、
    タングステン、ニッケル、白金、パラジウム、およびこ
    れらの金属を含む合金からなる群から選択される金属を
    含む、多層セラミック基板。
  12. 【請求項１２】ａ）ガラス、ガラス−セラミック、およ
    びガラス・プラス・セラミックからなる群から選択され
    る材料を含む低温共焼成セラミックを用いて処方された
    絶縁部分、および ｂ）請求項１に記載の導電性ペーストから調製された導
    電性素子を含み、前記導電性ペーストは、銅、ニッケ
    ル、銀、金、およびこれらの金属を含む合金からなる群
    から選択される金属を含む、多層セラミック基板。
  13. 【請求項１３】前記多層セラミック基板は、その表面に
    少なくとも１つの半導体素子がＣ４法を用いて取り付け
    られている、請求項１１または１２に記載の多層セラミ
    ック基板。
JP11023963A 1998-02-09 1999-02-01 多層セラミック基板形成用導電性ペ―スト Pending JPH11312417A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/021,045 US6117367A (en) 1998-02-09 1998-02-09 Pastes for improved substrate dimensional control
US09/021045 1998-02-09

Publications (1)

Publication Number Publication Date
JPH11312417A true JPH11312417A (ja) 1999-11-09

Family

ID=21802034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11023963A Pending JPH11312417A (ja) 1998-02-09 1999-02-01 多層セラミック基板形成用導電性ペ―スト

Country Status (2)

Country Link
US (1) US6117367A (ja)
JP (1) JPH11312417A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002327799A1 (en) 2001-10-01 2003-04-14 Heraeus, Incorporated Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same
JP3932858B2 (ja) * 2001-10-23 2007-06-20 株式会社村田製作所 導電性ペースト
US6749775B2 (en) * 2002-01-29 2004-06-15 Cts Corporation Conductive via composition
US20050127134A1 (en) * 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
US7771623B2 (en) * 2005-06-07 2010-08-10 E.I. du Pont de Nemours and Company Dupont (UK) Limited Aluminum thick film composition(s), electrode(s), semiconductor device(s) and methods of making thereof
US7824579B2 (en) 2005-06-07 2010-11-02 E. I. Du Pont De Nemours And Company Aluminum thick film composition(s), electrode(s), semiconductor device(s) and methods of making thereof
US7718092B2 (en) 2005-10-11 2010-05-18 E.I. Du Pont De Nemours And Company Aluminum thick film composition(s), electrode(s), semiconductor device(s) and methods of making thereof
ES2390427B1 (es) * 2011-04-14 2013-07-04 Roca Sanitario, S. A. Composición de una pasta conductora eléctrica co-sinterizable a altas temperaturas y su integración en materiales cerámicos en base porcelana, gres, gres porcelánico o similares
US9892816B2 (en) * 2013-06-27 2018-02-13 Heraeus Precious Metals North America Conshohocken Llc Platinum containing conductive paste

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610927B2 (ja) * 1985-04-05 1994-02-09 株式会社日立製作所 セラミック基板の製造方法
FR2593346B1 (fr) * 1986-01-17 1990-05-25 Nec Corp Substrat de cablage utilisant une ceramique comme isolant
US4835039A (en) * 1986-11-26 1989-05-30 Ceramics Process Systems Corporation Tungsten paste for co-sintering with pure alumina and method for producing same
GB8704467D0 (en) * 1987-02-25 1987-04-01 Thorn Emi Appliances Electrically resistive tracks
US4861646A (en) * 1987-08-13 1989-08-29 Ceramics Process Systems Corp. Co-fired metal-ceramic package
US5176853A (en) * 1988-08-16 1993-01-05 Delco Electronics Corporation Controlled adhesion conductor
KR920002589B1 (ko) * 1990-03-30 1992-03-30 삼성코닝 주식회사 금속 인쇄된 세라믹 팩키지의 제조방법
US5250228A (en) * 1991-11-06 1993-10-05 Raychem Corporation Conductive polymer composition
WO1993020562A1 (en) * 1992-04-03 1993-10-14 Thermoset Plastics, Inc. Conductor-filled thermosetting resin
EP0569799B1 (en) * 1992-05-14 2000-09-06 Matsushita Electric Industrial Co., Ltd. Method for making via conductors in multilayer ceramic substrates
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
US5363271A (en) * 1992-09-24 1994-11-08 E. I. Du Pont De Nemours And Company Thermal shock cracking resistant multilayer ceramic capacitor termination compositions
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
US5951918A (en) * 1995-02-08 1999-09-14 Hitachi Chemical Company, Ltd. Composite electroconductive powder, electroconductive paste, process for producing electroconductive paste, electric circuit and process for producing electric circuit

Also Published As

Publication number Publication date
US6117367A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
CA1078079A (en) Method for preparing a multilayer ceramic
US6582541B2 (en) Monolithic ceramic substrate, manufacturing and designing methods therefor, and electronic device
US7288474B2 (en) Suspension for filling via holes in silicon and method for making the same
JP3237258B2 (ja) セラミック多層配線基板
EP0043029A2 (en) Sintered multi-layer ceramic substrate and method of making same
US4827083A (en) Wiring substrate
JPS6043890A (ja) 集積回路装置を装着するための誘電体基板
KR20010043936A (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPH11312417A (ja) 多層セラミック基板形成用導電性ペ―スト
KR100617436B1 (ko) Ｌｔｃｃ 테이프를 위한 후막 도체 페이스트 조성물
JP4059406B2 (ja) ガラスセラミックス多層基板の製造方法
US9307649B2 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
EP0591604B1 (en) Via fill compositions
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP3064047B2 (ja) 多層セラミック回路基板
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JPS6024095A (ja) ガラスセラミツクス多層配線基板の製造法
JP3071514B2 (ja) 多層回路基板
JP2504350B2 (ja) 多層ガラスセラミック基板とその製造方法
JPH0878847A (ja) 低温焼成多層回路基板
JPH01138793A (ja) セラミック多層回路基板
JPH0484494A (ja) 多層回路基板
JP3241945B2 (ja) ガラスセラミック多層回路基板およびその製造方法
JPS6226200B2 (ja)