JP2006269692A - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2006269692A
JP2006269692A JP2005084939A JP2005084939A JP2006269692A JP 2006269692 A JP2006269692 A JP 2006269692A JP 2005084939 A JP2005084939 A JP 2005084939A JP 2005084939 A JP2005084939 A JP 2005084939A JP 2006269692 A JP2006269692 A JP 2006269692A
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
green sheet
via hole
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005084939A
Other languages
English (en)
Other versions
JP4683269B2 (ja
Inventor
Shoji Hirakawa
昌治 平川
Kiyoshi Hatanaka
潔 畑中
Kenji Endo
謙二 遠藤
Tomoko Nakamura
知子 中村
Toshinobu Miyakoshi
俊伸 宮越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005084939A priority Critical patent/JP4683269B2/ja
Publication of JP2006269692A publication Critical patent/JP2006269692A/ja
Application granted granted Critical
Publication of JP4683269B2 publication Critical patent/JP4683269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 無収縮焼成方法によって多層セラミック基板を形成する際のビアホールの変形や空隙の発生等を防止する。
【解決手段】 複数のセラミック層が積層され、これらセラミック層のうちの少なくとも一部を貫通してビアホールが形成されてなる多層セラミック基板である。ビアホールが形成されたセラミック層のうちの少なくとも一部において、ビアホールの周囲に電極パッドが設けられている。そして、相対的に内層に位置するセラミック層に設けられた電極パッドの大きさが外層に位置するセラミック層に設けられた電極パッドの大きさよりも大とされている。これにより、表面に近い部分から中央に近い部分まで、全てのグリーンシートにおいて、グリーンシート毎に収縮力が適正に相殺され、ビアホールの形状(径)が一定に保たれる。
【選択図】 図1

Description

本発明は、層間に跨るビアホールを有する多層セラミック基板及びその製造方法に関するものであり、特に、焼成時の収縮によるビアホールの変形を防止する技術に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミック基板が提案され実用化されている。多層セラミック基板は、複数のセラミック層を積層することにより構成され、各セラミック層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミック基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミック基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミック基板においては、寸法精度は、0.5%程度に留まっている。
このような状況から、多層セラミック基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1等を参照)。特許文献1等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミック基板の面内方向の寸法精度を0.05%程度にまで改善することが可能である。
特開平10−75060号公報
ところで、多層セラミック基板においては、ビアホールやインナービアホール等(以下、これらを総称してビアホールと称する。)が形成されるのが一般的である。これらビアホールは、多層セラミック基板の両表面を含む各セラミック層に形成される電極間の導通を図ることを目的に形成され、さらにはインダクタを形成したり、熱を逃がす等の役割を果たしている。
しかしながら、前記ビアホールが形成された多層セラミック基板を形成しようとすると、仮に前記無収縮焼成方法を採用したとしても、ビアホールの変形等を抑えることができないという大きな問題がある。例えば、前記無収縮焼成方法を用いてビアホールを有する多層セラミック基板を作製しようとすると、グリーンシートの積層体の厚さ方向中央部分(内層部分)においては、外層に比較して収縮抑制の拘束力が弱く、その結果、多層セラミック基板の厚さ方向中央部分においてビアホールの径が表面近傍に比較して大きくなってしまうという現象が発生する。ビアホールの径が大きくなると、不必要に大きな面積を占めたり、インダクタを形成した場合にインダクタンスが小さくなる等の問題があり、さらには、放熱に際して基板内部に熱を放散してしまう等の不都合も生ずる。
ある程度大きな孔(いわゆるキャビティ)については、孔の内部の縮率差を補正するために、孔の大きさを変えて設定する方法が提案されている(例えば、特開2003−224360号公報等を参照。)が、ビアホールが形成された多層セラミック基板に応用しようとすると、例えばグリーンシートの貫通孔に充填した銀ペーストが焼成時に剥離してしまう等、多層セラミック基板内部に空隙が発生するという不具合がある。多層セラミック基板内部に空隙が発生すると、例えば表面配線層のエッチングの際にエッチング液が侵入し、これが基板内に長時間残って信頼性等に悪影響を及ぼす等のおそれがある。
本発明は、このような従来の実情に鑑みて提案されたものであり、無収縮焼成方法によって形成されたことによる高い寸法精度を有し、しかもビアホールの変形や空隙の発生等がなく、ビアホールの寸法精度にも優れた信頼性の高い多層セラミック基板及びその製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の多層セラミック基板は、複数のセラミック層が積層され、これらセラミック層のうちの少なくとも一部を貫通してビアホールが形成されてなる多層セラミック基板であって、前記ビアホールが形成されたセラミック層のうちの少なくとも一部において前記ビアホールの周囲に電極パッドが設けられるとともに、相対的に内層に位置するセラミック層に設けられた電極パッドの大きさが外層に位置するセラミック層に設けられた電極パッドの大きさよりも大とされていることを特徴とする。
また、本発明の多層セラミック基板の製造方法は、少なくとも一部に貫通孔が形成された複数のグリーンシートを積層し、最外層に収縮抑制用グリーンシートを配して焼成する多層セラミック基板の製造方法であって、貫通孔が形成されたグリーンシートのうちの少なくとも一部において前記貫通孔の周囲に電極パッドとなる導電ペーストパターンを設け、相対的に内層に位置するグリーンシートに設けられた導電ペーストパターンの大きさを外層に位置するグリーンシートに設けられた導電ペーストパターンの大きさよりも大として前記焼成を行うことを特徴とする。
グリーンシートを焼成してセラミック層とする場合、焼結に伴い必ず収縮する。ここで、グリーンシートに貫通孔を形成してビアホールを形成した場合、外周部分では内方に向かって収縮力が働くのに対して、貫通孔の近傍では、貫通孔を中心に外方に向かって放射状に収縮力が働く。すなわち、貫通孔を広げる方向に収縮力が働く。一方、貫通孔の周囲に電極パッドを形成するための導電ペーストパターンを設けて前記焼成を行うと、焼成に伴って導電ペーストパターンも収縮する。このとき、導電ペーストパターンは、その寸法が小さくなる方向に収縮し、前記貫通孔に向かって収縮力が働くことになる。したがって、貫通孔の周囲に前記導電ペーストパターンを形成しておくことで、その内方に向かう収縮力によって前記グリーンシートの貫通孔近傍における外方に向かう収縮力が相殺され、貫通孔(ビアホール)の拡大等が抑制されるものと考えられる。
ただし、最外層に収縮抑制用グリーンシートを配して前記焼成を行った場合、表面に近いグリーンシートにおいては前記収縮抑制用グリーンシートによって強く拘束され、面内方向にほとんど収縮することはできないが、積層方向の中央に近い部分のグリーンシートには前記収縮抑制用グリーンシートの拘束力がほとんど働かないため、大きな収縮力が働く。前記貫通孔の近傍部分に関して言えば、表面に近いグリーンシートにおいては前記外方に向かう収縮力は小さく、積層方向の中央に近い部分のグリーンシートにおいては前記外方に向かう収縮力が大きい。
このような場合、前記導電ペーストパターン(電極パッド)を一様な大きさで形成し、且つ多層セラミック基板のビアホールを一定の径に保とうとすると、全ての層の前記導電ペーストパターンを最内層の導電ペーストパターンの大きさに合わせる必要があり、設計の自由度が減少する。また、それ以下の大きさで各層の導電ペーストパターンの大きさを揃えると、前記収縮力の相違に対応することができず、多層セラミック基板のビアホールは、例えば前記中央部分が膨らんだ形状となる等、所定の形状とすることが難しい。そこで、本発明では、相対的に内層に位置するグリーンシート(セラミック層)に設けられた導電ペーストパターン(電極パッド)の大きさを、外層に位置するグリーンシート(セラミック層)に設けられた導電ペーストパターン(電極パッド)の大きさよりも大として、前記収縮力の相違に対応している。導電ペーストパターン(電極パッド)の大きさを前記のような設定とすることで、表面に近いグリーンシートにおいては内方に向かう収縮力が小さくなり、積層方向の中央に近い部分のグリーンシートにおいては内方に向かう収縮力が大きくなる。その結果、表面に近い部分から中央に近い部分まで、全てのグリーンシートにおいて、グリーンシート毎に収縮力が適正に相殺され、各セラミック層においてビアホールの形状(径)が一定に保たれ、且つ設計の自由度も確保される。
本発明によれば、無収縮焼成方法によって形成されたことによる高い寸法精度を有し、しかもビアホールの変形や空隙の発生等がなく、ビアホールの寸法精度にも優れた信頼性の高い多層セラミック基板を提供することが可能である。また、本発明の製造方法によれば、中心に近い内層から表面に近い外層まで、グリーンシートに働く収縮力を導電ペーストパターンによって効果的に解消することができ、一定の直径を有し変形等による導電ペーストの剥離等の無いビアホールの形成が可能である。
以下、本発明を適用した多層セラミック基板及びその製造方法について、図面を参照して詳細に説明する。
本発明の多層セラミック基板1は、図1に示すように、複数層のセラミック層(ここでは8層のセラミック層2a〜2h)を積層し、これらセラミック層2a〜2hを貫通するビアホール3を設けてなるものである。ビアホール3には、導電ペーストの焼成により残存する導電材4が充填された形になっており、この導電材4によって各セラミック層2a〜2hに形成された配線パターンの電極間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール3の断面形状は、通常は円形とするが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形や長方形の角部を丸くしたもの、さらにはこれらを組み合わせた形状等、任意の形状とすることができる。
また、本実施形態の場合、各セラミック層2a〜2gの表面には、それぞれビアホール3に対応してビアホール3の周囲を取り囲む形で円環状の電極パッド5a〜5gが形成されている。これら電極パッド5a〜5gは、各セラミック層2a〜2gの表面に形成された配線パターンや電極パターン等とは独立して形成されていてもよいし、回路を構成し所定の機能を果たす配線パターンや電極パターンに含まれた状態(配線パターンや電極パターン等と電気的に接続された状態)で形成されていてもよい。
本発明の多層セラミック基板1において特徴的なのは、前記電極パッド5a〜5gが同じ大きさで形成されているのではなく、セラミック層2a〜2g毎に形成された電極パッド5a〜5gの大きさ(径)が異なっていることである。具体的には、最も外側に位置するセラミック層2a,2gに形成される電極パッド5a,5gの大きさが最も小さく、内層のセラミック層において次第に電極パッドの大きさが次第に大きくなっている。そして、最内層であるセラミック層2dに形成される電極パッド5dの大きさが最も大きくなっている。
電極パッド5a〜5gの大きさを前記のように設定することで、ビアホール3の内径が全てのセラミック層2a〜2hにおいて一定になり、ビアホール3内部に空隙が発生することもない。これは、前記多層セラミック基板1を作製する際の各セラミック層2a〜2hの収縮が電極パッド5a〜5gの収縮によって制御されたことによるものである。そこで、以下においては、前記多層セラミック基板1の製造方法について説明し、前記収縮の制御について説明する。
多層セラミック基板を作製するには、先ず、焼成後に各セラミック層となるグリーンシートを用意する。グリーンシートは、セラミック粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記セラミック粉末や有機ビヒクルとしては、公知のものがいずれも使用可能である。
前記グリーンシートの形成後、所定の位置に貫通孔を形成する。前記貫通孔は、積層後に連通してビアホールを構成するものであり、通常は円形の孔として形成される。勿論、これに限らず、前記の通り、例えば楕円形、長円形、正方形や長方形の角部を丸くしたもの、さらにはこれらを組み合わせた形状等、任意の形状とすることができる。また、貫通孔の孔径は、例えばグリーンシートの厚さが125μm程度の場合、貫通孔への導電ペーストの充填性等を考慮して直径0.1mm程度に設定されるが、導電ペーストの充填を加圧充填等により行うことにより、より小さな孔径で対応することも可能であり、逆に大きな孔径であっても構わない。
次いで、前記グリーンシートの前記貫通孔に対応して電極パッドを形成するための導電ペーストパターンを形成する。図2は、貫通孔12が設けられたグリーンシート11に導電ペーストパターン13を形成した状態を示すものである。貫通孔12が円形の場合、導電ペーストパターン13も貫通孔12の周囲に同心円形状に形成する。なお、貫通孔12の形状が円形でない場合には、前記導電ペーストパターン13の形状も貫通孔12の形状に合わせることが好ましい。また、前記導電ペーストパターン13の形成に際しては、前記貫通孔12の内部にも導電ペーストを充填する。
前記導電ペーストパターン13の形成に用いられる導電ペーストは、Ag、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、前記導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
前記のグリーンシートを準備した後、図3に示すように、これを重ねて積層体とする。本実施形態の場合、8枚のグリーンシート11a〜11hを積層して積層体を構成するようにしている。このとき、各グリーンシート11a〜11gに電極パッドを形成するための導電ペーストパターン13a〜13gが形成されているが、グリーンシート11a〜11g毎に導電ペーストパターン13a〜13gの大きさ(径)が異なるように形成している。具体的には、最も外側に位置するグリーンシート11a,11gに形成される導電ペーストパターン13a,13gの大きさが最も小さく、内層となるにしたがって次第に導電ペーストパターンの大きさが次第に大きくなるように形成している。そして、中央部分(最内層)のグリーンシート11dにおいて、最も大きな導電ペーストパターン13dを形成している。
このように、大きさの異なる導電ペーストパターン13a〜13gが形成されたグリーンシート11a〜11hの積層体の両側(最外層)に、収縮抑制用グリーンシート14を配し、焼成を行う。収縮抑制用グリーンシート14には、前記グリーンシート11の焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート14間に積層体を挟み込み、焼成を行うことで、前記積層体の収縮が抑えられる。
図4は、図3に示す積層状態で焼成した後の多層セラミック基板を示すものである。各セラミック層2a〜2hは、焼成に伴い収縮しているが、最も外側のセラミック層2a及び2hでは前記収縮抑制用グリーンシート14の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のセラミック層2d,2eは、前記収縮抑制用グリーンシート14から離れているため、その拘束力が弱く、大きく収縮している。したがって、図4に誇張して描かれているように、焼成後の積層体は、その中央部分が窪んだ形状となっている。
一方、各グリーンシート11a〜11hに形成された貫通孔12は、互いに連通してビアホールとして焼成後の積層体に残るが、前記のように電極パッドを形成するための導電ペーストパターン13a〜13gの大きさを制御することで、各グリーンシート11a〜11hに形成された貫通孔12の大きさ(直径)が一定に保たれ、例えば中央部分が膨らむ等の変形が生ずることはない。これは次のような理由による。
図5は、最外層のグリーンシート11aにおける収縮力の様子を模式的に示すものであり、図6は、中央部分のグリーンシート11dにおける収縮力の様子を模式的に示すものである。各図において、(a)はグリーンシートの収縮力を示し、(b)は導電ペーストパターンの収縮力を示す。
図5(a)に示すように、グリーンシート11aにおいては、外周では内方に向かう収縮力が働き、貫通孔12の周囲では外方に向かう収縮力が放射状に働く。ただし、最外層であるグリーンシート11aでは、グリーンシート11aに前記収縮抑制用グリーンシート14の拘束力が強く働いているので、前記収縮力F1は小さいものとなっている。一方、導電ペーストパターン13aには、図5(b)に示すように、その寸法を小さくする方向、すなわち貫通孔12の周囲において内方に向かう収縮力F2が働く。この収縮力F2は、導電ペーストパターンの大きさに依存しており、導電ペーストパターンが大きければ大きく、小さければ小さくなる。図5(a)に示すグリーンシート11aでは、貫通孔12の周囲における外方に向かう収縮力F1が小さいものであるので、前記導電ペーストパターン13aの大きさ(直径r)を小さくすることで、これに釣り合うような収縮力F2を生じさせればよい。
これに対して、積層体の中央部分のグリーンシート11dの場合にも、図6(a)に示すように、前記グリーンシート11aと同様、外周では内方に向かう収縮力が働き、貫通孔12の周囲では外方に向かう収縮力が放射状に働くが、収縮抑制用グリーンシート14から遠くその拘束力が弱いので、その収縮力F3は前記収縮力F1に比べて大きい。そこで、このグリーンシート11dにおいては、図6(b)に示すように、前記導電ペーストパターン13aよりも大きな直径R(>r)を有する導電ペーストパターン13dを形成し、前記大きな収縮力F3を打ち消すようにする。前記導電ペーストパターン13dの大きさ(直径R)を大きくすることで、大きな収縮力F4が働き、前記収縮力F3が相殺される。
以上のような考えに基づき、外層から内層に向かってグリーンシート11a〜11gに形成する導電ペーストパターン13a〜13gの大きさを次第に大きくすることで、各グリーンシート11a〜11gにおける収縮力と導電ペーストパターン13a〜13gの収縮力が釣り合い、収縮状態が均等になる。なお、この場合、各グリーンシート11a〜11gの収縮分布に合わせて導電ペーストパターン13a〜13gの大きさを設定することが好ましい。その結果、形成されるビアホール(貫通孔12)は、直径が一定で中央部の膨らみ等のない良好な状態で形成される。
例えば図7に示すように、各グリーンシート11の貫通孔12の周囲に導電ペーストパターンを形成せずに、収縮抑制用グリーンシート14で挟み込んだ状態で焼成を行った場合、図8に示すように、焼成後にビアホールに膨れ等が生じ、例えばビアホールに充填された導電材15が剥離して空隙Kが形成される等の不都合が生ずる。
ところで、先の例では、各グリーンシート11a〜11gに所定の大きさの関係を満たす導電ペーストパターン13a〜13gを形成したが、必ずしも全てのグリーンシートにおいて導電ペーストパターンの大きさが前記関係を満たさなくてもよい。例えば、図9は、グリーンシート11bに比較的大きな導電ペーストパターン13bが形成された例である。多層セラミック基板においては、グランド等の大きな電極パターンが形成される場合がある。このような場合にも、他のグリーンシートの導電ペーストパターンが前記大きさの関係を満たせばよく、本発明がこのような大きな電極パターンが挿入される場合を排除するものではない。
なお、前記のように比較的大きな導電ペーストパターン13bが形成された場合、焼成後には図10に示すようにビアホールが良好な状態で形成されるが、図11に示すように、グリーンシート11bに設けられた貫通孔12の形状が、導電ペーストパターン13bの通常パターン部13bと大面積パターン13b側で異なる可能性がある。このような場合には、他のグリーンシートに形成された貫通孔と相似形状を保たなくなるので、厳密には、これを考慮して前記グリーンシート13bに形成する貫通孔12の形状を設計する必要がある。
以上のように、本発明によれば、無収縮工程を採用して精度の高い多層セラミック基板を形成した場合にも、焼成後のビアホールの直径を一定にすることができ、例えばビアホール内部に空隙等が生ずることはない。また、例えばビアホールが放熱ビアの場合には、ビアホール内に充填された円柱状の導電材が途中で細くなることがなく、熱伝導量が低下することもない。
以上、本発明の実施形態について説明してきたが、本発明がこれら実施形態に限定されるものでないことは言うまでもない。例えば、先の実施形態では、全てビアホールが多層セラミック基板を貫通する形で形成されているが、図12に示すように、ビアホールの片側が塞がっていたり、図13に示すように、両側が塞がっていてもよい。いずれの場合にも、導電ペーストパターンの大きさに関する考えは、先の実施形態の場合と同様であるが、これらの場合には収縮挙動が若干複雑になるので、これを考慮して各導電ペーストパターンを設計することが好ましい。
また、各グリーンシート(セラミック層2)については、図14に示すように、例えばビアホール3の開口径がセラミック層2の表裏において異なり、ビアホール3の内壁3aがテーパ面となるように形成したり、図15に示すように、ビアホール3の開口部近傍に面取り加工を施し、円弧状の曲面3bとすることも可能である。本発明においては、導電ペーストパターン(電極パッド)の収縮力によってグリーンシートの収縮力を相殺するようにしている。したがって、導電ペーストパターンには大きな力が加わることになる。このような場合、ビアホールが通常の垂直な孔であると、その角部で導電ペーストパターンが分断され、導電ペーストパターンの収縮力が有効に働かなくなる可能性がある。これに対して、セラミック層2を前記図14、あるいは図15に示すような形状とすることで、ビアホール内の導電ペーストと前記導電ペーストパターンの結び付きが強くなり、確実に導電ペーストパターンの収縮力を働かせることが可能である。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
基板用セラミック材料としてアルミナ−ガラス系誘電体材料を準備した。これを有機バインダー及び有機溶剤と混合し、ドクターブレード法により厚さ125μmのセラミックグリーンシートを作成した。一方収縮抑制用材料としてトリジマイト−シリカ系材料を準備した。これをセラミック材料と同じく有機バインダー及び有機溶剤と混合してドクターブレード法により厚さ125μmの収縮抑制材グリーンシートを作成した。
また、ビアホールを形成するため、各セラミックグリーンシートに貫通孔を形成した。貫通孔の直径はφ0.1mmとし、貫通孔周辺に導電ペーストパターンをパッド径が中央の層から上下に順にφ0.2mm、φ0.18mm、φ0.16mm、φ0.12mm、φ0.1mm(パッド無し)となるように形成し積層した。さらに両側に収縮抑制材グリーンシートを積層した。
こうして得られた積層体を通常の上下パンチが平坦な金型に入れて700kg/cmにて7分加圧した後、900℃にて焼成した。焼成後のセラミック基板は、全体的には面方向には収縮せず、厚さ方向のみが大きく収縮していた。しかしながら、詳細に観察すると、基板周辺の側壁やキャビティを設置した場合キャビティ内部の内壁の積層体は面方向にも僅かに収縮しており、基板周辺部分やキャビティ内部においては、側壁の中央部が窪んでいた。これに対して、ビアホール内部の内壁は、電極パッド(導電ペーストパターン)に拘束されて、ほぼ直線的な形状になった。
本発明を適用した多層セラミック基板の一例を示す概略断面図である。 各セラミック層における電極パッドの形成状態を示す概略斜視図である。 多層セラミック基板の製造方法を示すものであり、焼成時の積層構造の一例を示す概略断面図である。 焼成後の形状変化の様子を示す概略断面図である。 (a)は最外層のグリーンシートにて働く収縮力を示す模式図であり、(b)は導電ペーストパターンにて働く収縮力を示す模式図である。 (a)は最内層のグリーンシートにて働く収縮力を示す模式図であり、(b)は導電ペーストパターンにて働く収縮力を示す模式図である。 導電ペーストパターンを形成せずに焼成する場合の焼成時の積層構造の一例を示す概略断面図である。 焼成後の形状変化の様子を示す概略断面図である。 大きな面積を有する導電ペーストパターンを有する場合の焼成時の積層構造の一例を示す概略断面図である。 焼成後の形状変化の様子を示す概略断面図である。 導電ペーストパターンの形状例及びそのときの貫通孔の形状例を示す平面図である。 片側が塞がれたビアホールの例を示す概略断面図である。 両側が塞がれたビアホールの例を示す概略断面図である。 内壁がテーパ面とされたビアホールの一例を示す模式図である。 面取り加工されたビアホールの一例を示す模式図である。
符号の説明
1 多層セラミック基板、2a〜2h セラミック層、3 ビアホール、4 導電材、5a〜5g 電極パッド、11a〜11h グリーンシート、12 貫通孔、13a〜13g 導電ペーストパターン、14 収縮抑制用グリーンシート、15 導電材

Claims (13)

  1. 複数のセラミック層が積層され、これらセラミック層のうちの少なくとも一部を貫通してビアホールが形成されてなる多層セラミック基板であって、
    前記ビアホールが形成されたセラミック層のうちの少なくとも一部において前記ビアホールの周囲に電極パッドが設けられるとともに、相対的に内層に位置するセラミック層に設けられた電極パッドの大きさが外層に位置するセラミック層に設けられた電極パッドの大きさよりも大とされていることを特徴とする多層セラミック基板。
  2. 前記ビアホールは、全てのセラミック層を貫通して形成されていることを特徴とする請求項1記載の多層セラミック基板。
  3. 外層から内層に向かうにしたがって電極パッドの大きさが次第に拡大されていることを特徴とする請求項1または2記載の多層セラミック基板。
  4. 前記各セラミック層の収縮分布に合わせて電極パッドの大きさが設定されていることを特徴とする請求項3記載の多層セラミック基板。
  5. 前記ビアホールが形成されたセラミック層において、前記ビアホールの開口径がセラミック層の表裏において異なり、ビアホールの内壁がテーパ面とされていることを特徴とする請求項1から4のいずれか1項記載の多層セラミック基板。
  6. 前記ビアホールが形成されたセラミック層において、前記ビアホールの開口部近傍が面取り加工されていることを特徴とする請求項1から4のいずれか1項記載の多層セラミック基板。
  7. 少なくとも一部に貫通孔が形成された複数のグリーンシートを積層し、最外層に収縮抑制用グリーンシートを配して焼成する多層セラミック基板の製造方法であって、
    貫通孔が形成されたグリーンシートのうちの少なくとも一部において前記貫通孔の周囲に電極パッドとなる導電ペーストパターンを設け、相対的に内層に位置するグリーンシートに設けられた導電ペーストパターンの大きさを外層に位置するグリーンシートに設けられた導電ペーストパターンの大きさよりも大として前記焼成を行うことを特徴とする多層セラミック基板の製造方法。
  8. 前記貫通孔を全てのグリーンシートの同一の位置に形成することを特徴とする請求項7記載の多層セラミック基板の製造方法。
  9. 外層から内層に向かうにしたがって導電ペーストパターンの大きさを次第に拡大することを特徴とする請求項7または8記載の多層セラミック基板の製造方法。
  10. 前記各グリーンシートの収縮分布に合わせて導電ペーストパターンの大きさを設定することを特徴とする請求項9記載の多層セラミック基板の製造方法。
  11. 前記貫通孔が形成されたグリーンシートにおいて、開口径がグリーンシートの表裏において異なり、内壁がテーパ面となるように貫通孔を形成することを特徴とする請求項7から10のいずれか1項記載の多層セラミック基板の製造方法。
  12. 前記貫通孔が形成されたグリーンシートにおいて、前記貫通孔の開口部近傍を面取り加工することを特徴とする請求項7から10のいずれか1項記載の多層セラミック基板の製造方法。
  13. 前記焼成温度を1000℃以下とすることを特徴とする請求項7から12のいずれか1項記載の多層セラミック基板の製造方法。
JP2005084939A 2005-03-23 2005-03-23 多層セラミック基板の製造方法 Expired - Fee Related JP4683269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005084939A JP4683269B2 (ja) 2005-03-23 2005-03-23 多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005084939A JP4683269B2 (ja) 2005-03-23 2005-03-23 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006269692A true JP2006269692A (ja) 2006-10-05
JP4683269B2 JP4683269B2 (ja) 2011-05-18

Family

ID=37205340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005084939A Expired - Fee Related JP4683269B2 (ja) 2005-03-23 2005-03-23 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4683269B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835080B1 (ko) * 2007-04-27 2008-06-03 삼성전기주식회사 적층 세라믹 기판 제조방법
JP2008244057A (ja) * 2007-03-27 2008-10-09 Tdk Corp 多層セラミックス基板の製造方法
JP2009206495A (ja) * 2008-01-28 2009-09-10 Kyocera Corp 積層基板
JP2010103474A (ja) * 2008-10-23 2010-05-06 Samsung Electro-Mechanics Co Ltd 無収縮多層セラミック基板の製造方法
JPWO2020241775A1 (ja) * 2019-05-29 2020-12-03

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246299A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 多層セラミック回路基板及びその製造方法
JPH0537154A (ja) * 1991-05-20 1993-02-12 Mitsubishi Electric Corp 多層プリント配線板とその製造方法
JPH05267852A (ja) * 1992-03-24 1993-10-15 Ngk Insulators Ltd セラミックス配線基板の製造方法
JPH06125178A (ja) * 1992-10-09 1994-05-06 Sumitomo Kinzoku Ceramics:Kk セラミックス多層基板及びその製造方法
JPH06224559A (ja) * 1993-01-27 1994-08-12 Murata Mfg Co Ltd キャビティ付きセラミック多層ブロックの製造方法
JPH07273455A (ja) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd 多層セラミック基板及びその製造方法
JP2001068857A (ja) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法
JP2003075859A (ja) * 2001-09-03 2003-03-12 Miwa Engineering:Kk スルーホールの形成方法及びスルーホールが形成された基板
JP2003224360A (ja) * 2002-01-29 2003-08-08 Murata Mfg Co Ltd キャビティ付き多層セラミック基板の製造方法
JP2004099387A (ja) * 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd 無収縮セラミック多層基板の製造方法
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246299A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 多層セラミック回路基板及びその製造方法
JPH0537154A (ja) * 1991-05-20 1993-02-12 Mitsubishi Electric Corp 多層プリント配線板とその製造方法
JPH05267852A (ja) * 1992-03-24 1993-10-15 Ngk Insulators Ltd セラミックス配線基板の製造方法
JPH06125178A (ja) * 1992-10-09 1994-05-06 Sumitomo Kinzoku Ceramics:Kk セラミックス多層基板及びその製造方法
JPH06224559A (ja) * 1993-01-27 1994-08-12 Murata Mfg Co Ltd キャビティ付きセラミック多層ブロックの製造方法
JPH07273455A (ja) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd 多層セラミック基板及びその製造方法
JP2001068857A (ja) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法
JP2003075859A (ja) * 2001-09-03 2003-03-12 Miwa Engineering:Kk スルーホールの形成方法及びスルーホールが形成された基板
JP2003224360A (ja) * 2002-01-29 2003-08-08 Murata Mfg Co Ltd キャビティ付き多層セラミック基板の製造方法
JP2004099387A (ja) * 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd 無収縮セラミック多層基板の製造方法
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244057A (ja) * 2007-03-27 2008-10-09 Tdk Corp 多層セラミックス基板の製造方法
KR100835080B1 (ko) * 2007-04-27 2008-06-03 삼성전기주식회사 적층 세라믹 기판 제조방법
JP2009206495A (ja) * 2008-01-28 2009-09-10 Kyocera Corp 積層基板
JP2010103474A (ja) * 2008-10-23 2010-05-06 Samsung Electro-Mechanics Co Ltd 無収縮多層セラミック基板の製造方法
US8753462B2 (en) 2008-10-23 2014-06-17 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing non-shrinking multilayer ceramic substrate
JPWO2020241775A1 (ja) * 2019-05-29 2020-12-03
JP7307161B2 (ja) 2019-05-29 2023-07-11 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール

Also Published As

Publication number Publication date
JP4683269B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100905423B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP3716832B2 (ja) セラミック多層基板の製造方法および未焼成の複合積層体
JP3511982B2 (ja) 多層配線基板の製造方法
JP4683269B2 (ja) 多層セラミック基板の製造方法
JPH0797705B2 (ja) 多層セラミツク基板
JP2000285731A (ja) 導体ペーストおよびセラミック多層基板の製造方法
JP4518885B2 (ja) セラミック電子部品及びその製造方法
JP2008258214A (ja) 発光素子実装用多層配線基板とその製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP2007048844A (ja) セラミック電子部品の製造方法およびセラミック電子部品
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2004103607A (ja) 多層セラミック基板
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP5448354B2 (ja) 配線基板およびその製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP2007184314A (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP2008071843A (ja) 多層セラミック基板及びその製造方法
JP2007142223A (ja) セラミック基板の製造方法
JP2009059789A (ja) 配線基板およびその製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP2006303057A (ja) 多層セラミック基板およびその製造方法
JP2006173240A (ja) セラミック基板の製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JPH0779079A (ja) セラミック多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071204

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100629

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100707

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100902

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20110113

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20110126

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees