JPH0637454A - 多層配線セラミック基板およびその製造方法 - Google Patents

多層配線セラミック基板およびその製造方法

Info

Publication number
JPH0637454A
JPH0637454A JP4186420A JP18642092A JPH0637454A JP H0637454 A JPH0637454 A JP H0637454A JP 4186420 A JP4186420 A JP 4186420A JP 18642092 A JP18642092 A JP 18642092A JP H0637454 A JPH0637454 A JP H0637454A
Authority
JP
Japan
Prior art keywords
flat plate
hole
holes
wide surface
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4186420A
Other languages
English (en)
Inventor
Akihiro Sasaki
晶裕 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4186420A priority Critical patent/JPH0637454A/ja
Publication of JPH0637454A publication Critical patent/JPH0637454A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】通常のセラミック材料を使用してもその誘電体
部の持つ実効比誘電率を小とすることが可能でかつ機械
的耐力が大なる多層配線セラミック基板を提供する。 【構成】第2のセラミック基盤と第3のセラミック基板
にこれら基板の広幅面に垂直な実を持つスルーホール2
を適切な間隔で設けておく。上述の大部分のスルーホー
ル2の内部に揮発性のペーストを充填しておき、第1か
ら第4までのセラミック基板1Aから1Dをこの順に積
層しておき、加熱し前記揮発性ペーストを外部4へ揮発
させ、図3で示されている、中空部8A〜8Bを形成さ
せ、地導体6B、6Cおよびこの地導体6Aの間に介在
するセラミック基板の実効比誘電率を低下させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線セラミック基板
およびその製造方法に関し、特に平板の断面内で上面部
と下面部付近のそれぞれに広幅面に平行な地導体と、前
述の地導体の中間に中心導体をもつストリップ線路を形
成する多層セラミック基板およびその製造方法に関す
る。
【0002】
【従来の技術】従来のこの種のストリップ線路を形成す
る基板の材料としてセラミックを使用しているものと、
低誘電率を持つガラスセラミックスを使用しているも
の、あるいは、内部に多数の微小な空孔もつセラミック
スを使用しているもの、さらには、基板材料として低誘
電率を有する有機材料を使用しているものがある。通常
のセラミックスを基板の材料としたものは、その比誘電
率が通常10程度となり、ある規定の特性インピーダン
スを有するストリップ線路を形成させるためには、セラ
ミック基板の有する比誘電率の値が大きすぎるために、
ストリップ線路としての高周波特性が比誘電率が2程度
である他の有機材量から成る基板を用いたストリップ線
路より劣化するため、近年セラミック基板の代りに、た
とえば、ポリイミドなどの有機材量を基板とするもの、
あるいは、セラミック中に微小な無数の空孔を有するセ
ラミックを基板として用いている。
【0003】
【発明が解決しようとする課題】ストリップ線路の特性
インピーダンスはストリップ線路の断面形状が同一であ
るとすると、このストリップ線路を形成する誘電体基板
の比誘電率の値の平方根に逆比例するので、たとえば、
使用すべきストリップ線路の特性インピーダンスが50
オームに規定されているとき、このような特性インピー
ダンスの値を実現するときには、誘電体基板の比誘電率
が大となるほど、特性インピーダンスの値が小となるの
で、上述のような規定の特性インピーダンスを保つため
には、ストリップ線路の中心導体と地導体との間隔を大
とするか、中心導体の幅を小とすることが必要であり、
中心導体の幅を小とすると電気的な損失が増加し、中心
導体と地導体との間隔を大とすると誘電体基板の厚さが
大となり、断面形状が大となるので、従来は、通常のセ
ラミックスより比誘電率の小なる有機材量を誘電体基板
として使用するか、上述のように微小な空孔を多数有す
るセラミックを誘電体基板として使用し通常のセラミッ
クスを誘電体基板としたものよりも断面形状が小なるス
トリップ線路としている。しかしながら、有機材量を使
用したものは、セラミックスを使用したものにくらべ
て、耐熱性が低いという欠点を有しており、また微小な
空孔を有するセラミックスを誘電体基板としたもので
は、機械的な強度がこのような空孔を持たない通常のセ
ラミックスを使用したものにくらべて十分ではないの
で、機器に実装され使用中に加えられる外力に対して破
壊し易いという欠点を有している。
【0004】本発明の目的は、通常のセラミックスにス
ルーホールを適当数設けて実効比誘電率を低下させしか
も従来の微小な空孔を多数有するセラミックスを誘電体
基板としたものより機械的な強度が大で、かつ従来の有
機材量を誘電体基板として使用したものより耐熱性の高
いストリップ線路を実現できる多層配線セラミック基板
およびその製造方法を提供することにある。
【0005】
【課題を解決するための手段】本発明の多層配線セラミ
ック基板の製造方法は、それぞれセラミックスの微粉末
とバインダから成る平板状の第1の基板の所望の複数の
互いに異る広幅面上の位置に前記第1の平板の広幅面と
垂直な第1のスルーホールを設け、前記第1の平板と同
一材料から構成される第2と第3の平板の広幅面にこの
広幅面と直交し前記第1のスルーホールの延長上に位置
する所に前記第1のスルーホールと同一口径の複数の第
2のスルーホールを設ける工程と、前記第2と第3の平
板には前記第2のスーホールの中間に前記第2のスルー
ホールと平行な軸方向を持つ第3のスルーホールを設け
る工程と、前記第1のスルーホールおよび前記第2の平
板上にあり前記第1のスルーホールの延長上に位置する
前記第2のスルーホールに金属ペーストを充填する工程
と、前記以外の第2のスルーホールと前記第3のスルー
ホールには揮発性のペーストを充填する工程と、前記第
2の平板の下方の広幅面で前記第1のスルーホールの間
の部分に前記第1のスルーホールに接続しない地導体を
前記広幅面上に金属製ペーストを塗布により形成する工
程と、また、前記第1の平板の下方の広幅面あるいは前
記第3の平板の上方の広幅面の少なくとも何れか一方で
前記第1のスルーホールの延長上に位置するスルーホー
ルを含む近傍に第1の地導体を金属ペーストの塗布によ
り形成させる工程と、前記第1の平板と同一の材料で構
成される第4の平板の上方の広幅面で前記第1の地導体
のすべてと前記第2と第3の平板を介して対向する部分
に金属製ペーストの塗布により第2の地導体を形成させ
る工程と、前記第1の平板の下面の広幅面に前記第2の
平板の上方の広幅面を接せしめ、かつ、前記第2の平板
の下方の広幅面に前記第3の平板の上方の広幅面を接せ
しめ、前記第3の平板の下方の広幅面を前記第4の平板
の上方の広幅面に接せしめ、前記第1のスルーホールの
延長上に前記該当すべき第2のスルーホールが位置する
ように、また、第4の平板に設けられた第2の地導体が
前記第1の地導体と前記第2と第3の平板を介して対面
するように配置し、前記第1から第4までの平板の互い
に対面する広幅面同志が圧着されるように外力を加えて
圧着せしめつつ加熱し焼成する工程とを含んでいる。
【0006】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0007】図1(A)〜(C)は本発明の多層セラミ
ック基板の製造方法の工程を示す各セラミック基板を側
方より見た説明図であり、図2は図1(C)の次の工程
を示すセラミック基板を側方より見た説明図であり、図
3は、図1および図2で示された工程により製造された
多層セラミック基板の一部を横断面で示した側面図であ
る。
【0008】本発明の多層配線セラミック基板の製造方
法は、図1(A)に示すように、第1のセラミック基板
1Aから第4のセラミック基板1Dまでの内の第1のセ
ラミック基板1Aに外部配線との接続部(ビアホール)
を形成するためのスルーホール2をその軸方向がセラミ
ック基板1Aの広幅面と垂直な方向に設ける。
【0009】なお、セラミック基板1Aから第4のセラ
ミック基板1Dは図1(A)から(D)および図2にお
いては、何れもセラミックスの微小粉末とバインダとよ
り成る加工の容易な状態(以下このような状態のセラミ
ック基板をグリーンシートと称する)に置かれている。
【0010】同様に、第2と第3のセラミック基板1B
と1Cにも第1のセラミック基板1Aに設けたスルーホ
ールの延長上に位置する部分とその他の部分にスルーホ
ール2を設ける。これらスルーホールの軸方向は互いに
平行にしておく。
【0011】これらのスルーホールの断面形状は円形で
あっても、多角形であってもよい。つづいて、図1
(B)に示されているように、第1のセラミック基板1
Aに設けられたスルーホール2と、第2のセラミック基
板1Bに設けられたスルーホール2の内で第1のセラミ
ック基板1Aに設けられたスルーホール2の延長上に位
置するスルーホール2内に高温状態で固化する金属ペー
スト3を充填する。
【0012】続いて、図1(C)に示されているよう
に、第2と第3のセラミック基板1Bおよび1Cに設け
られた残りのスルーホール2内に、高温状態で揮発する
揮発性のペースト、たとえば、カーボンペースト4を充
填する。
【0013】続いて、図2に示したように、第1のセラ
ミック基板1Aの下面で、スルーホール2とその近傍以
外の所定の領域を導電性ペーストで印刷しストリップ線
路の上方の地導体6Bおよび6Cとし、同様に導電性ペ
ーストにより第3のセラミック基板1Cの上面で第1の
セラミック基板1Aに設けられたスルーホール2の延長
上に位置するスルーホール2の上面を含み他の隣接する
スルーホール2を含まない予め定められた領域を印刷し
ストリップ線路の中心導体7A〜7Bを形成させ、か
つ、第4のセラミック基板1Dの上面で前述した地導体
6A〜6Cに対面し、さらにこれら領域の間の領域にも
対面する部分に導電性ペーストを印刷し地導体6Aを形
成させる。
【0014】このような処理を行った第1から第4まで
のセラミック基板をこの順に図2に示した状態のまます
べて重ね合せ、上下方向から圧着した状態で全体を高温
にして焼結し、図3の状態とする。このとき、第1から
第4のセラミック基板1Aから1Dの互いに直接接する
面は一体となり、揮発性ペースト4はこの焼結の過程で
自由空間に揮発してしまい中空部8Aおよび8Bとが形
成される。
【0015】また、第1のセラミック基板1Aに設けら
れたスルーホール2の内部の導電性ペースト3は中心導
体7Aまたは7Bと電気的に接続され固着されて外部と
の電気的接続部になる。
【0016】このようなスルーホール2と地導体6A〜
6Cおよび中心導体7A〜7Bは図1および図2におい
ては一つの断面上について示してあるが、紙面の手前お
よび後方の部分にも設けることができる。
【0017】第2と第3のセラミック基板1Bと1Cに
設けられたスルーホール2の内で図3に示した中空部8
Aおよび8Bについて、隣接する中空部の間隔を小と
し、セラミック基板1と中空部8Aおよび8Bとから成
る部分の実効比誘電率の値をセラミック基板1だけで構
成される場合の比誘電率の値より小とすることができ
る。
【0018】また、このような中空部8Aおよび8Bを
有するセラミック基板1は、一般に微小な空孔を無数に
有するセラミック基板よりも機械的強度を大にすること
ができる。
【0019】図4は本発明の多層配線セラミック基板の
別の実施例を示す横断面図であり、隣接する中空部8A
同志および隣接する中空部8Aと8Bとの間隔を等しく
した場合で、図3に示した本発明の実施例より隣接する
中空部間の間隔を小とした場合を示したものである。す
なわち、図3においては、隣接する金属ペースト3の充
填されたスロットの間のピッチ間隔をPとし、隣接する
中空部8A、8Bの間隔をQとすると、Qをどこでも一
定とし、Qを整数倍したものをPとした場合を示してい
る。このようにQを予め定めておくことにより、図1に
示したスロット2の加工が単純となる。
【0020】図5は、図3および図2とは別な本発明の
多層配線セラミック基板の実施例を示す横断面図であっ
て、図1の第2のセラミック基板1Bと第3のセラミッ
ク基板1Cとの間に別の第5のセラミック基板を挿入
し、同時に、第3のセラミック基板1Cと第4のセラミ
ック基板1Dとの間に第6のセラミック基板を介在させ
て焼結したもので、これら第5と第6のセラミック基板
には、図1において、揮発性ペースト4を充填するため
のスロット2を設けないでおく。
【0021】このようにして、焼結したとき、図1
(C)に示した揮発性ベースト4が揮発して生ずる中空
部8の長さを図4に示した実施例における中空部8Aと
は異ならせ、形成されるストリップ線路に存在するセラ
ミック基板の実効比誘電率を調節することができる。
【0022】
【発明の効果】以上説明したように、本発明の製造方法
により製造した多層配線セラミック基板は、従来と同一
の材料から成るセラミック基板を使用しても、この基坂
内に最終的に形成させる中空部により、実効比誘電率を
セラミック基板の持つ比誘電率より小とすることができ
るので従来と同一のセラミック基板を使用してストリッ
プ線路を形成させたときその高周波特性を向上させるこ
とができ、しかも、従来の微小空孔を多数有するセラミ
ック基板より機械的な強度の大きな多層配線セラミック
基板を実現することができるという効果を有している。
【図面の簡単な説明】
【図1】本発明の多層配線セラミック基板について横断
面で示した製造方法の説明図である。
【図2】図1に続く本発明の製造方法の説明図である。
【図3】図1および図2で示した方法により製造された
多層配線セラミック基板の横断面図である。
【図4】図3で示したとは別の本発明の多層配線セラミ
ック基板の横断面図である。
【図5】図4とは別の本発明の多層配線セラミック基板
の横断面図である。
【符号の説明】
1 セラミック基板 2 スルーホール 3 金属ペースト 4 揮発性ペースト 6A〜6C 地導体 7A〜7B 中心導体 8 中空部 8A〜8B 中空部 1A 第1のセラミック基板 1B 第2のセラミック基板 1C 第3のセラミック基板 1D 第4のセラミック基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 それぞれセラミックスの微粉末とバイン
    ダから成る平板状の第1の基板の所望の複数の互いに異
    る広幅面上の位置に前記第1の平板の広幅面と垂直な第
    1のスルーホールを設け、前記第1の平板と同一材料か
    ら構成される第2と第3の平板の広幅面にこの広幅面と
    直交し前記第1のスルーホールの延長上に位置する所に
    前記第1のスルーホールと同一口径の複数の第2のスル
    ーホールを設ける工程と、前記第2と第3の平板には前
    記第2のスーホールの中間に前記第2のスルーホールと
    平行な軸方向を持つ第3のスルーホールを設ける工程
    と、前記第1のスルーホールおよび前記第2の平板上に
    あり前記第1のスルーホールの延長上に位置する前記第
    2のスルーホールに金属ペーストを充填する工程と、前
    記以外の第2のスルーホールと前記第3のスルーホール
    には揮発性のペーストを充填する工程と、前記第2の平
    板の下方の広幅面で前記第1のスルーホールの間の部分
    に前記第1のスルーホールに接続しない地導体を前記広
    幅面上に金属製ペーストの塗布により形成する工程と、
    また、前記第1の平板の下方の広幅面あるいは前記第3
    の平板の上方の広幅面の少なくとも何れか一方で前記第
    1のスルーホールの延長上に位置するスルーホールを含
    む近傍に第1の地導体を金属ペーストの塗布により形成
    させる工程と、前記第1の平板と同一の材料で構成され
    る第4の平板の上方の広幅面で前記第1の地導体のすべ
    てと前記第2と第3の平板を介して対向する部分に金属
    製ペーストの塗布により第2の地導体を形成させる工程
    と、前記第1の平板の下面の広幅面に前記第2の平板の
    上方広幅面を接せしめ、かつ、前記第2の平板の下方の
    広幅面に前記第3の平板の上方の広幅面を接せしめ、前
    記第3の平板の下方の広幅面を前記第4の平板の上方の
    広幅面に接せしめ、前記第1のスルーホールの延長上に
    前記該当すべき第2のスルーホールが位置するように、
    また、第4の平板に設けられた第2の地導体が前記第1
    の地導体と前記第2と第3の平板を介して対面するよう
    に配置し、前記第1から第4までの平板の互いに対面す
    る広幅面同志が圧着されるように外力を加えて圧着せし
    めつつ加熱し焼成する工程とを含むことを特徴とする多
    層配線セラミック基板の製造方法。
  2. 【請求項2】 請求項1記載の製造方法により製造され
    た多層配線セラミック基板。
  3. 【請求項3】 前記第1から第3までのスルーホールで
    形成されるすべてのスルーホールの内で連接するスルー
    ホールの間隔をすべて相等しくかつこの隣接するスルー
    ホールの間隔を配線ルール以下の間隔としたことを特徴
    とする請求項2記載の多層配線セラミック基板。
JP4186420A 1992-07-14 1992-07-14 多層配線セラミック基板およびその製造方法 Withdrawn JPH0637454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4186420A JPH0637454A (ja) 1992-07-14 1992-07-14 多層配線セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4186420A JPH0637454A (ja) 1992-07-14 1992-07-14 多層配線セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0637454A true JPH0637454A (ja) 1994-02-10

Family

ID=16188118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4186420A Withdrawn JPH0637454A (ja) 1992-07-14 1992-07-14 多層配線セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0637454A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059113A (ja) * 1998-08-04 2000-02-25 Murata Mfg Co Ltd 伝送線路および伝送線路共振器
JP2008177461A (ja) * 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
CN112366076A (zh) * 2020-11-10 2021-02-12 山东傲天环保科技有限公司 一种电感器及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059113A (ja) * 1998-08-04 2000-02-25 Murata Mfg Co Ltd 伝送線路および伝送線路共振器
JP2008177461A (ja) * 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
CN112366076A (zh) * 2020-11-10 2021-02-12 山东傲天环保科技有限公司 一种电感器及其制造方法

Similar Documents

Publication Publication Date Title
JP3283007B2 (ja) 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法
US5827605A (en) Ceramic multilayer substrate and method of producing the same
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JPH0637454A (ja) 多層配線セラミック基板およびその製造方法
JP2684877B2 (ja) 多層基板
JP3072845B2 (ja) ディレイライン
JPH10294565A (ja) 多層回路基板
US6381120B2 (en) Mounting arrangement for multilayer electronic part
JPH0897603A (ja) 積層型誘電体フィルタ
JPH0234461B2 (ja) Hienkeipinanaakitasojudentaikibanoyobisonoseizohoho
JP2000188481A (ja) セラミック回路基板
JPS60117796A (ja) 多層配線基板及びその製造方法
JPH01216591A (ja) プリント基板
JP3250944B2 (ja) 配線基板
JP3176258B2 (ja) 多層配線基板
JP2976088B2 (ja) 側面電極を有する表面実装用部品とその製造方法
JP2874685B2 (ja) 多層基板の製造方法
JP3231350B2 (ja) コンデンサネットワーク
JPH022318B2 (ja)
JPH0637462A (ja) 多層配線基板
JPH0430172B2 (ja)
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPH02106990A (ja) 低誘電率セラミック基板
JPS63102398A (ja) セラミツク回路基板の製造方法
JPH02309695A (ja) 多層回路基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005