JP3072845B2 - ディレイライン - Google Patents
ディレイラインInfo
- Publication number
- JP3072845B2 JP3072845B2 JP01264289A JP26428989A JP3072845B2 JP 3072845 B2 JP3072845 B2 JP 3072845B2 JP 01264289 A JP01264289 A JP 01264289A JP 26428989 A JP26428989 A JP 26428989A JP 3072845 B2 JP3072845 B2 JP 3072845B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- conductor
- conductors
- outer periphery
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータや計測器等において信号伝達
を遅延させるために用いるディレイラインに関する。
を遅延させるために用いるディレイラインに関する。
従来の技術 例えば遅延時間が0.1sec〜数nsecを対象としたディレ
イラインは、第４図に示すように、アルミナ基板等の低
誘電率基板21の下表面に、ほぼ全面にわたり接地導体22
が形成され、かつ、上表面に蛇行状態にストリップ導体
23が形成された、所謂マイクロストリップを用いてい
る。なお、この他としては、誘電体基板の周りに導体を
スパイラル状に巻付けた構成のものもある。
イラインは、第４図に示すように、アルミナ基板等の低
誘電率基板21の下表面に、ほぼ全面にわたり接地導体22
が形成され、かつ、上表面に蛇行状態にストリップ導体
23が形成された、所謂マイクロストリップを用いてい
る。なお、この他としては、誘電体基板の周りに導体を
スパイラル状に巻付けた構成のものもある。
発明が解決しようとする課題 しかしながら、これらのものを用いて遅延時間を長く
させる場合、それに比例させて導体を長くする必要があ
るため基板が大きくなって大型化するという難点があ
り、また、これを解消すべく蛇行させたストリップ導体
の折曲げ数やスパイラル状の導体の巻付回数を遅延時間
に応じて変えると、製造工程が煩雑になっていた。
させる場合、それに比例させて導体を長くする必要があ
るため基板が大きくなって大型化するという難点があ
り、また、これを解消すべく蛇行させたストリップ導体
の折曲げ数やスパイラル状の導体の巻付回数を遅延時間
に応じて変えると、製造工程が煩雑になっていた。
また、ストリップ導体やスパイラル状の導体の近くに
他の電子部品が存在すると、その電子部品を構成する金
属等の導体により、浮遊容量の発生や磁束の乱れが生じ
て遅延時間が変化するという別の問題もあった。
他の電子部品が存在すると、その電子部品を構成する金
属等の導体により、浮遊容量の発生や磁束の乱れが生じ
て遅延時間が変化するという別の問題もあった。
本発明はかかる事情に鑑みてなされたものであり、近
くに金属が存在しても遅延時間に影響が及ばす、しかも
種々の遅延時間のものを作成する場合にあっても製造工
程を簡略化できる構成の小型のディレイラインを提供す
ることを目的とする。
くに金属が存在しても遅延時間に影響が及ばす、しかも
種々の遅延時間のものを作成する場合にあっても製造工
程を簡略化できる構成の小型のディレイラインを提供す
ることを目的とする。
課題を解決するための手段 本発明に係るディレイラインは、誘電体基板が複数積
層されていると共に、積層方向最外側の二つの誘電体基
板と、その内側の誘電体基板との間に接地導体が位置す
る状態で、所定の誘電体基板の各間に交互に接地導体と
ストリップ導体とが形成された構造の積層体をなし、前
記各接地導体は、誘電体基板外周よりも奥入した部分に
接地導体の外周が位置するように形成されていると共
に、その外周から一つ以上の接続片が前記誘電体基板外
周に向けてそれぞれ延出されて前記積層体の側面に形成
されたアース端子と接続され、かつ、積層方向に隣合う
ストリップ導体が電気的に接続されており、ストリップ
導体の非接続端部が前記誘電体基板外周に向けてそれぞ
れ延出されて前記積層体の側面に形成された入出力端子
電極と接続されていることを特徴とする。
層されていると共に、積層方向最外側の二つの誘電体基
板と、その内側の誘電体基板との間に接地導体が位置す
る状態で、所定の誘電体基板の各間に交互に接地導体と
ストリップ導体とが形成された構造の積層体をなし、前
記各接地導体は、誘電体基板外周よりも奥入した部分に
接地導体の外周が位置するように形成されていると共
に、その外周から一つ以上の接続片が前記誘電体基板外
周に向けてそれぞれ延出されて前記積層体の側面に形成
されたアース端子と接続され、かつ、積層方向に隣合う
ストリップ導体が電気的に接続されており、ストリップ
導体の非接続端部が前記誘電体基板外周に向けてそれぞ
れ延出されて前記積層体の側面に形成された入出力端子
電極と接続されていることを特徴とする。
また、積層したマイクロストリップ導体及び側面部分
に形成する外部電極は、電気的な損失の点でCuを用いる
のがよく、しかも誘電体基板としては、この焼成を行う
のが便利なように前記外部電極と同時焼成できる低温焼
結材料を使用するのが好ましい。この低温焼結材料のう
ちでも更に誘電率が５〜15であるものに限定すると、後
述するように小型化に便利である。
に形成する外部電極は、電気的な損失の点でCuを用いる
のがよく、しかも誘電体基板としては、この焼成を行う
のが便利なように前記外部電極と同時焼成できる低温焼
結材料を使用するのが好ましい。この低温焼結材料のう
ちでも更に誘電率が５〜15であるものに限定すると、後
述するように小型化に便利である。
更に、各ストリップ導体の長さが、同一に揃えてある
と、積層数に応じた遅延時間の調整が容易である。又、
２レベル以上の一定長さで変えてあると、遅延時間の微
調整ができる。
と、積層数に応じた遅延時間の調整が容易である。又、
２レベル以上の一定長さで変えてあると、遅延時間の微
調整ができる。
作用 本発明にあっては、所定の遅延時間のマイクロストリ
ップを積層するので一体化できる。また、積層するマイ
クロストリップ数を変えるとストリップ導体の長さ、つ
まり遅延時間を調整できる。このとき、ストリップ導体
の長さを２レベル以上の一定長さで変えておくと、遅延
時間の微調整をすることができる。
ップを積層するので一体化できる。また、積層するマイ
クロストリップ数を変えるとストリップ導体の長さ、つ
まり遅延時間を調整できる。このとき、ストリップ導体
の長さを２レベル以上の一定長さで変えておくと、遅延
時間の微調整をすることができる。
また、両外側にシールド用接地導体が存在するため、
この接地導体により内部が外側の電磁界から保護され
る。
この接地導体により内部が外側の電磁界から保護され
る。
また、各接地導体は誘電体外周よりも奥入した部分に
接地導体の外周が位置するように形成されているので、
接地導体は積層体内部に埋設される。
接地導体の外周が位置するように形成されているので、
接地導体は積層体内部に埋設される。
実 施 例 第１図は本発明に係るディレイラインを示す分解図、
第２図はそれを一体化した状態を示す斜視図である。こ
のディレイラインは、第１図に示す９枚のグリーンシー
ト１〜９を積層してなる積層体10の側面と上下面部分
に、入力用外部電極11、出力用外部電極12及び２つのア
ース用外部電極13,14が形成された構成となっている。
第２図はそれを一体化した状態を示す斜視図である。こ
のディレイラインは、第１図に示す９枚のグリーンシー
ト１〜９を積層してなる積層体10の側面と上下面部分
に、入力用外部電極11、出力用外部電極12及び２つのア
ース用外部電極13,14が形成された構成となっている。
具体的には、そのままの状態のグリーンシート１を最
上層としその下に以下の順で、上面に、グリーンシート
外周よりも奥入した部分に接地導体2aの外周が位置する
ように接地導体2aが形成されたグリーンシート２と、上
面にストリップ導体3aが形成され、かつビアホール3cを
備えたグリーンシート３と、上面に、グリーンシート外
周よりも奥入した部分に接地導体4aの外周が位置するよ
うに接地導体4aが形成され、かつビアホール4cを備えた
グリーンシート４と、上面に蛇行状にストリップ導体5a
が形成され、かつビアホール5cを備えたグリーンシート
５と、上面に、グリーンシート外周よりも奥入した部分
に接地導体6aの外周が位置するように接地導体6aが形成
され、かつビアホール6cを備えたグリーンシート６と、
上面にストリップ導体7aが形成されたグリーンシート７
と、上面に、グリーンシート外周よりも奥入した部分に
接地導体8aの外周が位置するように接地導体8aが形成さ
れたグリーンシート８と、そのままの状態のグリーンシ
ート９とが、積層された積層体10の４箇所の側面及びこ
れに繋がる上下面部分に、上記各外部電極11〜14が印刷
等により形成されたものを同時焼成して作成されてい
る。そして、上記グリーンシート１〜９は全て、焼成さ
れると誘電体層を形成する。なお、各外部電極11〜14は
焼成した後に形成してもよい。
上層としその下に以下の順で、上面に、グリーンシート
外周よりも奥入した部分に接地導体2aの外周が位置する
ように接地導体2aが形成されたグリーンシート２と、上
面にストリップ導体3aが形成され、かつビアホール3cを
備えたグリーンシート３と、上面に、グリーンシート外
周よりも奥入した部分に接地導体4aの外周が位置するよ
うに接地導体4aが形成され、かつビアホール4cを備えた
グリーンシート４と、上面に蛇行状にストリップ導体5a
が形成され、かつビアホール5cを備えたグリーンシート
５と、上面に、グリーンシート外周よりも奥入した部分
に接地導体6aの外周が位置するように接地導体6aが形成
され、かつビアホール6cを備えたグリーンシート６と、
上面にストリップ導体7aが形成されたグリーンシート７
と、上面に、グリーンシート外周よりも奥入した部分に
接地導体8aの外周が位置するように接地導体8aが形成さ
れたグリーンシート８と、そのままの状態のグリーンシ
ート９とが、積層された積層体10の４箇所の側面及びこ
れに繋がる上下面部分に、上記各外部電極11〜14が印刷
等により形成されたものを同時焼成して作成されてい
る。そして、上記グリーンシート１〜９は全て、焼成さ
れると誘電体層を形成する。なお、各外部電極11〜14は
焼成した後に形成してもよい。
前記４つの接地導体2a,4a,6a,8a夫々には、２つの接
続片2b,2b、4b,4b、6b,6b、8b,8bが形成され、これら接
続片が前記アース用外部電極13,14と接続されていて、
接地導体2a,4a,6a,8aはアースとして機能する。このう
ち接地導体2aと8aについては全く同一のパターンであり
同じものを用いることができる。この他のビアホール4c
又は6cが形成された接地導体4a,6aについては、同じパ
ターンで形式した２つの誘電体層の一方を水平にしたま
ま向きを180゜回転させて用いることができる。
続片2b,2b、4b,4b、6b,6b、8b,8bが形成され、これら接
続片が前記アース用外部電極13,14と接続されていて、
接地導体2a,4a,6a,8aはアースとして機能する。このう
ち接地導体2aと8aについては全く同一のパターンであり
同じものを用いることができる。この他のビアホール4c
又は6cが形成された接地導体4a,6aについては、同じパ
ターンで形式した２つの誘電体層の一方を水平にしたま
ま向きを180゜回転させて用いることができる。
また、これら接地導体2a,4a,6a,8aにて挾まれたスト
リップ導体3a,5a及び7aのうち、一方の隣合うストリッ
プ導体3aと5aは、ビアホール4cを備えた誘電体層４の両
側にあるので、そのビアホール3c及び4cを介して接続さ
れ、他方の隣合うストリップ導体5aと7aは、ビアホール
5c及び6cを備えた誘電体層６の両側にあるので、そのビ
アホール6cを介して接続されており、これら３つのスト
リップ導体3a,5a及び7aは一つのものとなっている。な
お、接地導体4aと6aはビアホール4c,6cと接触しないよ
うにその周りから遠ざけて形成してある。
リップ導体3a,5a及び7aのうち、一方の隣合うストリッ
プ導体3aと5aは、ビアホール4cを備えた誘電体層４の両
側にあるので、そのビアホール3c及び4cを介して接続さ
れ、他方の隣合うストリップ導体5aと7aは、ビアホール
5c及び6cを備えた誘電体層６の両側にあるので、そのビ
アホール6cを介して接続されており、これら３つのスト
リップ導体3a,5a及び7aは一つのものとなっている。な
お、接地導体4aと6aはビアホール4c,6cと接触しないよ
うにその周りから遠ざけて形成してある。
両側にあるストリップ導体3a,7aには接続片3b,7bが形
成され、一方の接続片3bは前記入力用外部電極11が、他
方の接続片7bは前記出力用外部電極12が接続されてお
り、ストリップ導体3aに入力された信号はストリップ導
体5aを通ってストリップ導体7aに伝えられる。なお、両
側にあるストリップ導体3a,7aは、その間のストリップ
導体5aの一端に同じ長さの接続片を接続したものと等価
であって両者3a,7aは全く同一に形成され、同じパター
ンのストリップ導体が形成された２つの誘電体層の一方
を水平にしたまま向きを180゜回転させて積層してい
る。
成され、一方の接続片3bは前記入力用外部電極11が、他
方の接続片7bは前記出力用外部電極12が接続されてお
り、ストリップ導体3aに入力された信号はストリップ導
体5aを通ってストリップ導体7aに伝えられる。なお、両
側にあるストリップ導体3a,7aは、その間のストリップ
導体5aの一端に同じ長さの接続片を接続したものと等価
であって両者3a,7aは全く同一に形成され、同じパター
ンのストリップ導体が形成された２つの誘電体層の一方
を水平にしたまま向きを180゜回転させて積層してい
る。
かかるストリップ導体3a〜7aと、その両側に存在する
接地導体2aと4a、〜、6aと8aのうちの一方とは、間に誘
電体層２又は３、〜、６又は７が存在するので、誘電体
層とその両側のストリップ導体，接地導体により３つの
マイクロストリップが構成され、そのうちストリップ導
体3a、5a及び7aが一つに繋がっているので、前記３つの
マイクロストリップは積層状態であっても連続したもの
となっている。よって、１組の誘電体層，ストリップ導
体，接地導体から構成されるマイクロストリップの遅延
時間を例えば0.5nsecに設定していても、全体の遅延時
間をマイクロストリップの積層数、この例では３倍の1.
5nsecにすることができる。
接地導体2aと4a、〜、6aと8aのうちの一方とは、間に誘
電体層２又は３、〜、６又は７が存在するので、誘電体
層とその両側のストリップ導体，接地導体により３つの
マイクロストリップが構成され、そのうちストリップ導
体3a、5a及び7aが一つに繋がっているので、前記３つの
マイクロストリップは積層状態であっても連続したもの
となっている。よって、１組の誘電体層，ストリップ導
体，接地導体から構成されるマイクロストリップの遅延
時間を例えば0.5nsecに設定していても、全体の遅延時
間をマイクロストリップの積層数、この例では３倍の1.
5nsecにすることができる。
かかる構成のディレイラインのコンピュータ等に内蔵
されたプリント基板への取付けは、前記入力電極11、出
力電極12及びアース電極13,14が積層体10の側面だけで
なく下面にも形成されているので、プリント基板へ表面
実装すればよく、取付けが容易である。そして、アース
電極13,14と接続された接地導体のうち外側にある接地
導体2a,8aがアースとしてだけでなくシールドとしての
機能をも持つので、内部のマイクロストリップ部分に外
部から及ぶ電磁界の影響が回避される。なお、各外部電
極11〜14の形成位置については、積層体10の前後方向に
限るものではなく、任意な方向位置に設けてもよい。但
し、この場合には各接続片2b等を設ける位置を各外部電
極に合わせる。
されたプリント基板への取付けは、前記入力電極11、出
力電極12及びアース電極13,14が積層体10の側面だけで
なく下面にも形成されているので、プリント基板へ表面
実装すればよく、取付けが容易である。そして、アース
電極13,14と接続された接地導体のうち外側にある接地
導体2a,8aがアースとしてだけでなくシールドとしての
機能をも持つので、内部のマイクロストリップ部分に外
部から及ぶ電磁界の影響が回避される。なお、各外部電
極11〜14の形成位置については、積層体10の前後方向に
限るものではなく、任意な方向位置に設けてもよい。但
し、この場合には各接続片2b等を設ける位置を各外部電
極に合わせる。
また、各部材の材料として、ストリップ導体や外部電
極についてはCuを用いるのが好ましい。これは、ストリ
ップ導体を用いたディレイラインでは、幅が0.1〜0.3mm
である１つのストリップ導体を積層状態で接続して全長
を数cm〜数十cmとするため、AgとPdの合金やPdを用いる
と電気抵抗が大きくなるからである。
極についてはCuを用いるのが好ましい。これは、ストリ
ップ導体を用いたディレイラインでは、幅が0.1〜0.3mm
である１つのストリップ導体を積層状態で接続して全長
を数cm〜数十cmとするため、AgとPdの合金やPdを用いる
と電気抵抗が大きくなるからである。
誘電体基板については、ストリップ導体や入力電極等
の電極と同時焼成ができるように、低温で焼結が可能な
材質、例えばガラスとフィラー（アルミナ，シリカな
ど）を組み合わせた複合材料やガラスセラミック等を使
用するのが好ましい。また、その誘電率εとしては５〜
15のものを用いる。このように誘電率を限定するのは、
誘電率が５より小さいと同じ遅延時間を得るにもライン
長が長くなり、逆に誘電率が15より大きいと特性インピ
ーダンスZo〔＝（L/C）1/2〕が小さくなって、ストリッ
プ導体の電気抵抗を適当な50Ω〜75Ω程度にするために
は、ストリップ導体と接地導体との離隔距離を長くする
ことを要し、厚みが増して大型化するからである。
の電極と同時焼成ができるように、低温で焼結が可能な
材質、例えばガラスとフィラー（アルミナ，シリカな
ど）を組み合わせた複合材料やガラスセラミック等を使
用するのが好ましい。また、その誘電率εとしては５〜
15のものを用いる。このように誘電率を限定するのは、
誘電率が５より小さいと同じ遅延時間を得るにもライン
長が長くなり、逆に誘電率が15より大きいと特性インピ
ーダンスZo〔＝（L/C）1/2〕が小さくなって、ストリッ
プ導体の電気抵抗を適当な50Ω〜75Ω程度にするために
は、ストリップ導体と接地導体との離隔距離を長くする
ことを要し、厚みが増して大型化するからである。
接地導体については、導電性のある材料であれば何で
も用いてよいが、やはり同時焼成をすることを考慮すれ
ばストリップ導体等と同じCuにするのが好ましい。
も用いてよいが、やはり同時焼成をすることを考慮すれ
ばストリップ導体等と同じCuにするのが好ましい。
なお、上記実施例ではマイクロストリップを３つ積層
しているが、本発明はこれに限らず、所望の遅延時間に
すべくマイクロストリップを２つ、或いは４以上積層し
てもよい。
しているが、本発明はこれに限らず、所望の遅延時間に
すべくマイクロストリップを２つ、或いは４以上積層し
てもよい。
また、上記実施例では遅延時間が0.5nsecである同一
のマイクロストリップを用いているが、本発明はこれに
限らず、基本となる上記遅延時間が0.5nsecであるマイ
クロストリップと併用させて、ストリップ導体の長さを
変えて、例えば0.1nsecの所定遅延時間とした微調整用
のマイクロストリップを用いることにより、遅延時間が
0.5nsecの整数倍以外の場合にも対応させることができ
る。このとき、基本となる遅延時間は0.5nsecに限るも
のではない。また、微調整用のものとしては、上述の0.
1nsecのもの１種類だけでなく、0.1nsecと0.2nsecの２
種類、又は３種類以上で遅延時間を変えたものを用いて
もよい。これにより、より少ないマイクロストリップで
所望の遅延時間に調整することが可能である。
のマイクロストリップを用いているが、本発明はこれに
限らず、基本となる上記遅延時間が0.5nsecであるマイ
クロストリップと併用させて、ストリップ導体の長さを
変えて、例えば0.1nsecの所定遅延時間とした微調整用
のマイクロストリップを用いることにより、遅延時間が
0.5nsecの整数倍以外の場合にも対応させることができ
る。このとき、基本となる遅延時間は0.5nsecに限るも
のではない。また、微調整用のものとしては、上述の0.
1nsecのもの１種類だけでなく、0.1nsecと0.2nsecの２
種類、又は３種類以上で遅延時間を変えたものを用いて
もよい。これにより、より少ないマイクロストリップで
所望の遅延時間に調整することが可能である。
第３図は、上記接地導体2a,4a,6a,8aの代わりに用い
ると好適である別の接地導体を示す平面図である。この
接地導体は概ねチェック模様に形成されていて一部に穴
ｈが開いているため、この接地導体の両側に設ける誘電
体層が前記穴ｈを介して接合され易くなり、接合強度の
向上を図れる。この穴ｈの形状としては、図示した角穴
に限らず他の形状であってもよく、例えば丸穴や三角穴
等であってもよい。
ると好適である別の接地導体を示す平面図である。この
接地導体は概ねチェック模様に形成されていて一部に穴
ｈが開いているため、この接地導体の両側に設ける誘電
体層が前記穴ｈを介して接合され易くなり、接合強度の
向上を図れる。この穴ｈの形状としては、図示した角穴
に限らず他の形状であってもよく、例えば丸穴や三角穴
等であってもよい。
なお、上述したように接地導体2aと8aについては全く
同一のパターンであり同じものを用いることができ、ま
た外側２つのストリップ導体3a,7aと、ビアホール4c又
は6cが形成された接地導体4a,6aについては、同じパタ
ーンで形成した２つの誘電体層の一方を水平にしたまま
向きを180゜回転させて用いることができるので、本発
明品の製造については、最外層たる同一の誘電体層１と
９を加えると、実質的に第１図の上側にある５種類の誘
電体層、即ち誘電体層1,2,3,4,5を複数用意し、これら
を組み合わせて行うことができる。
同一のパターンであり同じものを用いることができ、ま
た外側２つのストリップ導体3a,7aと、ビアホール4c又
は6cが形成された接地導体4a,6aについては、同じパタ
ーンで形成した２つの誘電体層の一方を水平にしたまま
向きを180゜回転させて用いることができるので、本発
明品の製造については、最外層たる同一の誘電体層１と
９を加えると、実質的に第１図の上側にある５種類の誘
電体層、即ち誘電体層1,2,3,4,5を複数用意し、これら
を組み合わせて行うことができる。
また、上記実施例ではストリップ導体の接続をビアホ
ールを介して行っているが、本発明はこれに限らず、ス
ルーホールを用いることや、或いは積層体の側面部分に
接続用の側面電極を形成することにより行ってもよい。
ールを介して行っているが、本発明はこれに限らず、ス
ルーホールを用いることや、或いは積層体の側面部分に
接続用の側面電極を形成することにより行ってもよい。
更に、接地導体2aと8aの代わりに、ビアホール4c又は
6cが形成された接地導体4a、6aを使用すれば、より少な
い４種類のものを用いて製造することも可能である。
6cが形成された接地導体4a、6aを使用すれば、より少な
い４種類のものを用いて製造することも可能である。
発明の効果 以上詳述した如く本発明による場合には、所定の遅延
時間のものを積層するので一体化でき、これにより表面
実装化や小型化が可能となり、また向きを変えて積層す
ることにより少ない種類のグリーンシートで作成が可能
である。また、積層するマイクロストリップ数を変える
とストリップ導体の長さ、つまり遅延時間を調整でき
る。このとき、ストリップ導体の長さを２レベル以上で
変えておくと、遅延時間の微調整ができる。
時間のものを積層するので一体化でき、これにより表面
実装化や小型化が可能となり、また向きを変えて積層す
ることにより少ない種類のグリーンシートで作成が可能
である。また、積層するマイクロストリップ数を変える
とストリップ導体の長さ、つまり遅延時間を調整でき
る。このとき、ストリップ導体の長さを２レベル以上で
変えておくと、遅延時間の微調整ができる。
更に、積層したマイクロストリップの外側にシールド
用の接地導体が存在するため、この接地導体により内部
が電磁界から保護されるので、浮遊容量の発生や磁束の
乱れが生ぜず遅延時間が変化することがない。
用の接地導体が存在するため、この接地導体により内部
が電磁界から保護されるので、浮遊容量の発生や磁束の
乱れが生ぜず遅延時間が変化することがない。
第１図は本発明に係るディレイラインを示す分解図、第
２図はそれを一体化した状態を示す外観斜視図、第３図
は本発明に用いる接地導体の他の構成例を示す平面図、
第４図は従来のディレイラインを示す斜視図である。 １〜９……グリーンシート（又は誘電体層）、2a,4a,6
a,8a……接地導体、2b,3b,4b,6b,7b,8b……接続片、3c,
4c,5c,6c……ビアホール、11〜14……外部電極。
２図はそれを一体化した状態を示す外観斜視図、第３図
は本発明に用いる接地導体の他の構成例を示す平面図、
第４図は従来のディレイラインを示す斜視図である。 １〜９……グリーンシート（又は誘電体層）、2a,4a,6
a,8a……接地導体、2b,3b,4b,6b,7b,8b……接続片、3c,
4c,5c,6c……ビアホール、11〜14……外部電極。
フロントページの続き (56)参考文献 特開 平１−143403（ＪＰ，Ａ) 特開 平１−208007（ＪＰ，Ａ) 特開 昭61−212102（ＪＰ，Ａ) 特開 平１−151805（ＪＰ，Ａ) 実開 昭54−72443（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】誘電体基板が複数積層されていると共に、
積層方向最外側の二つの誘電体基板と、その内側の誘電
体基板との間に接地導体が位置する状態で、誘電率が５
以下の誘電体基板の各間に交互に接地導体とCuからなる
ストリップ導体とが形成された構造の積層体をなし、前
記各接地導体は、誘電体基板外周よりも奥入した部分に
接地導体の外周が位置するように形成されていると共
に、その外周から一つ以上の接続片が前記誘電体基板外
周に向けてそれぞれ延出されて前記積層体の側面に形成
されたアース端子と接続され、かつ、積層方向に隣合う
ストリップ導体が電気的に接続されており、ストリップ
導体の非接続端部が前記誘電体基板外周に向けてそれぞ
れ延出されて前記積層体の側面に形成された入出力端子
電極と接続され、一体焼結により形成されていることを
特徴とするディレイライン。 - 【請求項２】前記接地導体に１以上の穴が形成してある
ことを特徴とする請求項１記載のディレイライン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01264289A JP3072845B2 (ja) | 1989-10-11 | 1989-10-11 | ディレイライン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01264289A JP3072845B2 (ja) | 1989-10-11 | 1989-10-11 | ディレイライン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03125504A JPH03125504A (ja) | 1991-05-28 |
| JP3072845B2 true JP3072845B2 (ja) | 2000-08-07 |
Family
ID=17401098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01264289A Expired - Lifetime JP3072845B2 (ja) | 1989-10-11 | 1989-10-11 | ディレイライン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072845B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8622947B2 (en) | 2008-05-14 | 2014-01-07 | 3M Innovative Properties Company | Ankle support with splint and method of using same |
| US8986235B2 (en) | 2009-03-31 | 2015-03-24 | 3M Innovative Properties Company | Ankle brace |
| US9925083B2 (en) | 2009-03-31 | 2018-03-27 | 3M Innovative Properties Company | Wrist brace |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446405A (ja) * | 1990-06-13 | 1992-02-17 | Murata Mfg Co Ltd | ディレイライン及びその製造方法 |
| JPH0529819A (ja) * | 1991-07-24 | 1993-02-05 | Murata Mfg Co Ltd | デイレイライン |
| US6337609B1 (en) * | 1997-07-17 | 2002-01-08 | Tdk Corporation | Delay compensation device, delay line component and manufacturing method of the delay line component |
| KR100325364B1 (ko) * | 1997-12-12 | 2002-08-08 | 전자부품연구원 | 멀티칩모듈형가변위상기및그제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441298A (en) * | 1987-08-07 | 1989-02-13 | Mitsubishi Electric Corp | Manufacture of ceramic circuit substrate |
| JPH01143403A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 遅延線路 |
| JP2663270B2 (ja) * | 1988-02-15 | 1997-10-15 | 株式会社村田製作所 | 共振器及びその製造方法 |
-
1989
- 1989-10-11 JP JP01264289A patent/JP3072845B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8622947B2 (en) | 2008-05-14 | 2014-01-07 | 3M Innovative Properties Company | Ankle support with splint and method of using same |
| US8986235B2 (en) | 2009-03-31 | 2015-03-24 | 3M Innovative Properties Company | Ankle brace |
| US9925083B2 (en) | 2009-03-31 | 2018-03-27 | 3M Innovative Properties Company | Wrist brace |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03125504A (ja) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222427B1 (en) | Inductor built-in electronic parts using via holes | |
| US5146191A (en) | Delay line device and a method for producing the same | |
| US8098478B2 (en) | Electric element | |
| JP6635116B2 (ja) | 多層基板および電子機器 | |
| US20020153988A1 (en) | Laminated balun transformer | |
| US5627551A (en) | Antennas for surface mounting and method of adjusting frequency thereof | |
| US6114936A (en) | Multilayer coil and manufacturing method for same | |
| US20130088398A1 (en) | Antenna apparatus and wireless communication device using same | |
| JP2004180032A (ja) | 誘電体フィルタ | |
| JP3072845B2 (ja) | ディレイライン | |
| JPH11251178A (ja) | ４端子型積層コンデンサ | |
| JP4783996B2 (ja) | 積層型複合バラントランス | |
| US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
| JP4243443B2 (ja) | バラントランス | |
| US20070035363A1 (en) | Electromagnetic delay line inductance element | |
| JP4295660B2 (ja) | バラントランス | |
| JP7425554B2 (ja) | アンテナ装置 | |
| JP3679059B2 (ja) | バラントランス | |
| JP4047640B2 (ja) | 多層回路基板 | |
| JPH0993069A (ja) | 多連ノイズフィルタ | |
| JPH08237060A (ja) | ノイズフィルタ | |
| JP7430100B2 (ja) | アンテナ装置 | |
| JPH0653046A (ja) | ノイズフィルタ | |
| JP4604430B2 (ja) | 積層型方向性結合器 | |
| JPH0338813A (ja) | Ｌｃ複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |