JP3539331B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP3539331B2
JP3539331B2 JP2000050642A JP2000050642A JP3539331B2 JP 3539331 B2 JP3539331 B2 JP 3539331B2 JP 2000050642 A JP2000050642 A JP 2000050642A JP 2000050642 A JP2000050642 A JP 2000050642A JP 3539331 B2 JP3539331 B2 JP 3539331B2
Authority
JP
Japan
Prior art keywords
signal
hole
wiring
clearance
solid layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000050642A
Other languages
English (en)
Other versions
JP2001244633A (ja
Inventor
勲 松井
久博 森木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000050642A priority Critical patent/JP3539331B2/ja
Publication of JP2001244633A publication Critical patent/JP2001244633A/ja
Application granted granted Critical
Publication of JP3539331B2 publication Critical patent/JP3539331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント配線板に関し、特に高速転送信号に対応するための多層プリント配線基板に関する。
【0002】
【従来の技術】
一般に多層プリント配線板には、信号配線が設けられる信号層のほかに、電源に接続され、または接地された殆ど層全体をしめる大面積の導体が設けられた導体ベタ層(電源プレーン層、グランドプレーン層)を有する。導体ベタ層においては、信号用スルーホールの周囲には、導体が除去された信号用スルーホールと同心の円形のクリアランスを設けて信号用スルーホールが電源等と導通しないようにしている。
【0003】
【発明が解決しようとする課題】
多層プリント配線板が用いられる電子装置の高速化に伴い、多層プリント配線板のスルーホールにおけるコンデンサ成分により波形がなまり、動作しにくい状況である。特に、多くの配線を収容する多層プリント配線板では、スルーホールにおけるコンデンサ成分による影響が大きく、対策が必要とされていた。
【0004】
【課題を解決するための手段】
本発明の多層プリント配線板は、信号用スルーホール(図1の10)に接続する信号配線(図1の17)に面している導体ベタ層(図1の4)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の11)は小さく、当該信号用スルーホールに接続する信号配線に面していない導体ベタ層(図1の5、6、7)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の12、13、14)は大きくしたことを特徴とする。
【0005】
本発明の多層プリント配線板は、導体ベタ層(図1の7)の信号用スルーホール(図1の10)の周囲に設けたクリアランス(図1の14)の前記導体ベタ層が面していて前記信号用スルーホールに近接する信号配線(図1の15)に対向する部分における前記信号用スルーホールから外周までは短くし、その他の部分における前記信号用スルーホールから外周までは長くしたことを特徴とする。
【0006】
本発明の多層プリント配線板は、信号用スルーホール(図1の10)に接続する信号配線(図1の17)に面している導体ベタ層(図1の4)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の11)径は小さく、当該信号用スルーホールに接続する信号配線に面していない導体ベタ層(図1の5、6、7)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の12、13、14)径は大きくしたことを特徴とする。
【0007】
本発明の多層プリント配線板は、導体ベタ層(図1の7)の信号用スルーホール(図1の10)の周囲に設けたクリアランス(図1の14)の前記導体ベタ層が面していて前記信号用スルーホールに近接する信号配線(図1の15)に対向する部分における前記信号用スルーホールから外周までが最短になるように前記クリアランスを前記信号用スルーホールに対し偏心させたことを特徴とする。
【0008】
本発明の多層プリント配線板は、導体ベタ層(図1の5、6、7)の信号用スルーホール(図4の10)の周囲に設けるクリアランス(図2の12、13、図4の18)の形状を、前記導体ベタ層に面していて前記信号用スルーホールに近接する信号配線が設けられていないときは前記信号用スルーホールと同心の円形とし、前記導体ベタ層に面していて前記信号用スルーホールに近接する信号配線(図4の15)が設けられてるときは前記信号用スルーホールと同心の円から少なくとも当該近接する信号配線と対向する部分が導体ベタ層の導体が占めるように前記同心の円から当該近接する信号配線と対向する部分を除いた形状とすることを特徴とする。
【0009】
本発明の多層プリント配線板は、導体ベタ層(図1の5、6、7)の信号用スルーホール(図1の10)の周囲に設けるクリアランス(図2の12、13、図4の18)の形状を、前記導体ベタ層に面していて前記信号用スルーホールに近接する信号配線が設けられていないときは前記信号用スルーホールと同心の円形とし、前記導体ベタ層に面していて前記信号用スルーホールに近接する信号配線(図4の15)が設けられてるときは少なくとも当該近接する信号配線と対向する部分が導体ベタ層の導体が占めるように当該近接する信号配線と平行な弦(図4の19)で区切った外側を除いた前記信号用スルーホールと同心の円形を切り欠いた形状とすることを特徴とする。
【0010】
本発明の多層プリント配線板は、信号用スルーホール(図1の10)に接続する信号配線(図1の17)に面している導体ベタ層(図1の4)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の11)は小さく、当該信号用スルーホールに接続する信号配線に面していない導体ベタ層(図1の5、6、7)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の12、13、14)は大きくし、前記導体ベタ層に面していて前記信号用スルーホールに接続する信号配線は設けられていないが前記信号用スルーホールに近接する信号配線(図1の15)があるときは前記クリアランスの当該近接する信号配線に対向する部分における前記信号用スルーホールから外周までは短くし、その他の部分における前記信号用スルーホールから外周までは長くしたことを特徴とする。
【0011】
本発明の多層プリント配線板は、信号用スルーホール(図1の10)に接続する信号配線(図1の17)の特性インピーダンスに当該信号用スルーホールの周囲に形成されるクリアランス(図1の11)が影響する導体ベタ層(図1の4)においては当該信号用スルーホールの周囲に形成されるクリアランスは小さく、当該信号用スルーホールに接続する信号配線の特性インピーダンスに当該信号用スルーホールの周囲に形成されるクリアランス(図1の12、13)が影響しない導体ベタ層(図1の5、6)においては当該信号用スルーホールの周囲に形成されるクリアランスは大きくしたことを特徴とする。
【0012】
本発明の多層プリント配線板は、信号用スルーホール(図1の10)に接続する信号配線(図1の17)の特性インピーダンスに当該信号用スルーホールの周囲に形成されるクリアランス(図1の11)が影響する導体ベタ層(図1の4)においては当該信号用スルーホールの周囲に形成されるクリアランスは小さく、当該信号用スルーホールに接続する信号配線の特性インピーダンスに当該信号用スルーホールの周囲に形成されるクリアランス(図1の12、13)が影響しない導体ベタ層(図1の5、6)のうちのいずれかにおいては当該信号用スルーホールの周囲に形成されるクリアランスは大きくしたことを特徴とする。
【0013】
本発明の多層プリント配線板は、信号用スルーホール(図1の10)に接続する信号配線(図1の17)に面している導体ベタ層(図1の4)の当該信号用スルーホールの周囲に形成されるクリアランス(図1の11)は小さく、当該信号用スルーホールに接続する信号配線面していない導体ベタ層(図1の5、6)の内のいずれかの当該信号用スルーホールの周囲に形成されるクリアランス(図1の12、13)は大きくしたことを特徴とする。
【0014】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【0015】
図1および図2は、本発明の実施の形態の多層プリント配線板の信号用スルーホール10の周辺の断面図および各層を模式的に示す斜視図である。
【0016】
多層プリント配線板1には、信号用スルーホール10が設けられ、上から順に、上面2の次に内層を成す信号層3、続いて導体ベタ層4、導体ベタ層5、導体ベタ層6、導体ベタ層7および信号層8が設けられ、信号層8の次は下面9なっている。導体ベタ層4〜7の導体は、電源またはグランドに接続されている。信号層3に設けられた信号配線17は、信号用スルーホール10に接続され、信号層8に設けられた信号配線15は、信号用スルーホール10に近接して設けられている。上面2および下面9において、信号用スルーホール10に接続して設けられたスルーホールランド16は、図示しない集積回路装置の端子等に接続されることもある。
【0017】
信号用スルーホール10に対して、内層の導体ベタ層5、6および7におけるクリアランス12、13および14の直径を大きくすることで、信号用スルーホール10に対して、キャパシタンス成分を削減し、信号用スルーホール10を通して伝えられる信号のキャパシタンス成分による波形なまりを押さえ、高速転送を実現する。
【0018】
一方、信号用スルーホール10に接続する信号配線17に面していて、この信号配線17が設けられた信号層3に隣接する導体ベタ層4においては、クリアランス11を小径化し、信号配線17の信号用スルーホール10の接続部での信号の反射を抑えている。
【0019】
図3は導体ベタ層7における信号用スルーホール10の周辺部分と信号層8の信号配線15を重ねて示す平面図である。信号用スルーホール10に近接している信号配線15が全長にわたり導体ベタ層7の導体に対向し、クリアランス14に対向する部分が生じないように、信号用スルーホール10から円形のクリアランス14の外周までの寸法が、信号配線15が対向する部分で最も小さくなるように、クリアランス14を信号用スルーホール10に対し中心が信号配線15の反対側へずれるように偏心させている。クリアランス14を偏心させることにより、信号配線15を通して伝送される信号の反射を抑え、しかもクリアランス14の大径化により、信号層8における信号配線が設けられる領域が減少し、可能な配線数が減少してしまうのを防いでいる。クリアランス11、12および13は信号用スルーホール10と同心である。
【0020】
なお、本明細書で信号配線が信号用スルーホールに近接しているとは、信号配線の特性インピーダンスが、その信号配線に面している導体ベタ層の当該信号用スルーホールの周囲に設けたクリアランスにより影響されるほど、その信号配線が当該信号用スルーホールに近接していることを言う。
【0021】
本発明の他の実施の形態の多層プリント基板は、図4に示すように、円形の一部を切り欠いた形状のクリアランスを用いている。本実施の形態は、図1および図2に示したものと、導体ベタ層7におけるクリアランスの形状が異なるのみで、他は同じである。図4は、図3と同様に導体ベタ層7の信号用スルーホール10の周辺部と信号層8の信号配線15を重ねて示す平面図である。
【0022】
図4に示すように、本実施の形態では、導体ベタ層7における信号用スルーホール10の周囲のクリアランス18は、信号用スルーホール10と同心の円から信号配線15と平行な弦19で区切られる外側を切り欠いた形状としている。導体ベタ層7における信号配線15が対向する部分およびその周囲が導体の部分となり信号配線15の特性インピーダンスがクリアランス18により影響されないように弦19は信号配線15より距離dだけ信号用スルーホール10側とする。距離dは、設計上、信号配線15の特性インピーダンスとの関係および製造時の位置精度、寸法精度等を考慮して定めるが、場合によっては零であってもよい。
【0023】
図4に示すように、導体ベタ層において、あらかじめ大径の円形のクリアランスを設定し、その円形内の必要なところに導体を設けて、信号収容性を向上させることが出来る。
【0024】
図5は、本発明のさらに他の実施の形態の多層プリント配線板51の部分断面図であり、この多層プリント配線板の層構成を表1に示す。
【0025】
【表1】
Figure 0003539331
【0026】
多層プリント配線板51のグランド層は、グランドに接続された導体54がほぼ全面に設けられた導体ベタ層を成し、電源層は、電源に接続された導体54がほぼ全面に設けられた導体ベタ層を成している。多層プリント配線板51には、スルーホール52および53が設けられており、図6(a)〜(d)は、それぞれ多層プリント配線板51の第3層、第4層、第7層および第8層のスルーホール52および53の周辺部分を模式的に示す平面図である。第3層、第4層、第7層および第8層それぞれにおいてスルーホール52の周囲にクリアランス63、64、67および68を形成し、第3層、第4層、第7層および第8層それぞれにおいてスルーホール53の周囲にクリアランス73、74、77および78
を形成してある。
【0027】
第2層の信号層および第5層の信号層には、それぞれ要求される条件に対し実際に得られる特性がクリティカルなクロック信号用の信号配線56および信号配線57が設けられている。信号配線56はスルーホール53に接続され、信号配線57は、スルーホール52に接続されている。
【0028】
第2層の信号配線56は、第3層の導体ベタ層に面している。第3層のスルーホール53の周囲のクリアランス73は、信号配線56の特性インピーダンスに影響するため小径のものにする。
【0029】
第5層の信号配線57は、第4層の導体ベタ層および第6層の信号層を挟んで第7層の導体ベタ層に面している。第4層および第7層のスルーホール52の周囲のクリアランス64および67は、信号配線56の特性インピーダンスに影響するため小径のものにする。
【0030】
第3層および第8層のスルーホール52の周囲のクリアランス63および68並びに第4層、第7層および第8層のスルーホール53の周囲のクリアランス74、77および78は、信号配線54または57の特性インピータンスに影響しないために大径のものとし、スルーホール52および53のキャパシタンス成分が大きくなるのを防止している。
【0031】
次に、図5に示す多層プリント配線板の実施例を示す。スルーホール52および53の直径は、0.3mmであり、クリアランス64、67および73は、スルーホール52または53との絶縁が保証できる最小値として直径を1.1mmとする。一方、クリアランス63、68、74、77および78の直径は、1.5mmとする。
【0032】
なお、本発明においては、クリアランスの形状は、円形や切り欠いた円形に
限られず、四角形等のどんな形状でもよい。
【0033】
また、スルーホールに接続する信号配線に要求される条件が余り厳しくないなどの場合には、その信号配線に面していない導体ベタ層の全てにおいて、そのスルーホールの周囲のクリアランスを大きくする必要もない。例えば、そのスルーホールに近接信号配線に面している導体ベタ層のクリアランスも大きくし、そのスルーホールに接続する信号配線および近接する信号配線のいずれにも面していない導体ベタ層のクリアランスのみを大きくするようにしてもよい。
【0034】
【発明の効果】
本発明では、信号用スルーホールに接続された信号配線が設けられた信号層に隣接する導体ベタ層を除き、その他の導体ベタ層において、信号用スルーホールに対して、クリアランスを大きくし、グランド及び電源のベタ導体との距離を離すことで、コンデンサ成分を削減させ、信号転送の際の波形なまりを小さくすることにより、高速な信号を転送することが可能となる。
【0035】
また、導体ベタ層に隣接する信号層におけるスルーホールに近接する信号配線の信号の伝送を妨げないよう、信号配線が存在しない方向へクリアランスを偏心させる等により、クリアランスを大きくしても信号配線の収容性が低下しないように出来る。
【図面の簡単な説明】
【図1】本発明の実施の形態の多層プリント配線板1の信号用スルーホール10の周辺の断面図である。
【図2】図1の多層プリント配線板1の信号用スルーホール10の周辺の各層を模式的に示す斜視図である。
【図3】図1の多層プリント配線板1の導体ベタ層7の信号用スルーホール10の周辺を示す平面図である。
【図4】本発明の他の実施の形態の多層プリント配線板を示す図で、図1の多層プリント配線板1の導体ベタ層7の信号用スルーホール10の周辺に相当する部分を示す平面図である。
【図5】本発明のさらに他の実施の形態の多層プリント配線板51の信号用スルーホール52および53の周辺の断面図である。
【図6】(a)〜(d)は、それぞれ図5に示す多層プリント配線板51の第3層、第4層、第7層および第8層の信号用スルーホール52および53の周辺の平面図である。
【符号の説明】
1 プリント配線板
2 上面
3 信号層
4 導体ベタ層
5 導体ベタ層
6 導体ベタ層
7 導体ベタ層
8 信号層
9 下面
10 信号用スルーホール
11 クリアランス
12 クリアランス
13 クリアランス
14 クリアランス
15 信号配線
16 スルーホールランド
17 信号配線
18 クリアランス
19 弦
51 プリント配線板
52 スルーホール
53 スルーホール
54 導体
56 信号配線
57 信号配線
63 クリアランス
64 クリアランス
67 クリアランス
68 クリアランス
73 クリアランス
74 クリアランス
77 クリアランス
78 クリアランス

Claims (10)

  1. 信号用スルーホールに接続する信号配線に面している導体ベタ層の前記信号用スルーホールの周囲に形成されるクリアランスは小さく、前記信号用スルーホールに接続する信号配線が面していない導体ベタ層の前記信号用スルーホールの周囲に形成されるクリアランスは大きくしたことを特徴とする多層プリント配線板。
  2. 信号用スルーホールと、この信号用スルーホールに近接する信号配線と、この信号配線に面している導体ベタ層と、この導体ベタ層において前記信号用スルーホールの周囲に設けたクリアランスとを含み、前記信号用スルーホールから前記クリアランスの外周までの長さが前記信号配線に対向する部分において最短であることを特徴とする多層プリント配線板。
  3. 信号用スルーホールに接続する信号配線に面している導体ベタ層の前記信号用スルーホールの周囲に形成されるクリアランスの直径は小さく、前記信号用スルーホールに接続する信号配線が面していない導体ベタ層の前記信号用スルーホールの周囲に形成されるクリアランスの直径は大きくしたことを特徴とする多層プリント配線板。
  4. 信号用スルーホールと、この信号用スルーホールに近接する信号配線と、この信号配線に面している導体ベタ層と、この導体ベタ層において前記信号用スルーホールの周囲に設けたクリアランスとを含み、前記信号用スルーホールから前記クリアランスの外周までの長さが前記信号配線に対向する部分において最短となるように前記クリアランスを前記信号用スルーホールに対し偏心させたことを特徴とする多層プリント配線板。
  5. 信号用スルーホールと、この信号用スルーホールに近接する信号配線と、導体ベタ層と、この導体ベタ層における前記信号用スルーホールの周囲に設けたクリアランスとを含み、前記導体ベタ層が前記信号配線に面しているか否かにより前記導体ベタ層における前記クリアランスの形状を次のようにすることを特徴とする多層プリント配線板。
    前記導体ベタ層が前記信号配線に面していないときは、前記信号用スルーホールと同心の円形とする。
    前記導体ベタ層が前記信号配線に面しているときは、前記信号用配線と対向する部分に前記導体ベタ層の導体が占めるように、少なくとも前記信号用スルーホールと同心の円形から前記信号配線が対向する部分を除いた形状とする。
  6. 信号用スルーホールと、この信号用スルーホールに近接する信号配線と、導体ベタ層と、この導体ベタ層における前記信号用スルーホールの周囲に設けたクリアランスとを含み、前記導体ベタ層が前記信号配線に面しているか否かにより前記導体ベタ層における前記クリアランスの形状を次のようにすることを特徴とする多層プリント配線板。
    前記導体ベタ層が前記信号配線に面していないときは、前記信号用スルーホールと同心の円形とする。
    前記導体ベタ層が前記信号配線に面しているときは、前記信号用配線と対向する部分に前記導体ベタ層の導体が占めるように、前記信号配線と平行な弦で区切った外側を除いた前記信号用スルーホールと同心の円形を切り欠いた形状とする。
  7. 信号用スルーホールと、この信号用スルーホールに接続する信号配線である接続配線と、前記信号用スルーホールに近接する信号配線である近接配線と、導体ベタ層と、この導体ベタ層における前記信号用スルーホールの周囲に設けたクリアランスとを含み、前記導体ベタ層が前記接続配線または前記近接配線に面しているか否かにより前記導体ベタ層における前記クリアランスの大きさ及び形状を次のようにすることを特徴とする多層プリント配線板。
    前記導体ベタ層が前記接続配線に面しているときは小さく、前記導体ベタ層が前記接続配線に面していないときは大きくする。
    前記導体ベタ層が前記接続配線に面していないが、前記導体ベタ層が前記近接配線に面しているときは、前記信号用スルーホールから前記クリアランスの外周までの長さが前記近接配線に対向する部分において最短である形状とする。
  8. 信号用スルーホールと、この信号用スルーホールに接続する信号配線と、この信号配線に面している導体ベタ層と、この導体ベタ層における前記信号用スルーホールの周囲に設けたクリアランスとを含み、
    前記信号配線の特性インピーダンスに前記クリアランスが影響する前記導体ベタ層においては前記クリアランスは小さくし、
    前記信号配線の特性インピーダンスに前記クリアランスが影響しない前記導体ベタ層においては前記クリアランスは大きくしたことを特徴とする多層プリント配線板。
  9. 信号用スルーホールと、この信号用スルーホールに接続する信号配線と、この信号配線に面している導体ベタ層と、この導体ベタ層における前記信号用スルーホールの周囲に設けたクリアランスとを含み、
    前記信号配線の特性インピーダンスに前記クリアランスが影響する前記導体ベタ層においては前記クリアランスは小さくし、
    前記信号配線の特性インピーダンスに前記クリアランスが影響しない前記導体ベタ層の内のいずれかにおいては前記クリアランスは大きくしたことを特徴とする多層プリント配線板。
  10. 信号用スルーホールに接続する信号配線に面している導体ベタ層の前記信号用スルーホールの周囲に形成されるクリアランスは小さく、前記信号用スルーホールに接続する信号配線が面していない導体ベタ層の内のいずれかの前記信号用スルーホールの周囲に形成されるクリアランスは大きくしたことを特徴とする多層プリント配線板。
JP2000050642A 2000-02-28 2000-02-28 多層プリント配線板 Expired - Fee Related JP3539331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050642A JP3539331B2 (ja) 2000-02-28 2000-02-28 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050642A JP3539331B2 (ja) 2000-02-28 2000-02-28 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2001244633A JP2001244633A (ja) 2001-09-07
JP3539331B2 true JP3539331B2 (ja) 2004-07-07

Family

ID=18572406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050642A Expired - Fee Related JP3539331B2 (ja) 2000-02-28 2000-02-28 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP3539331B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477674B2 (en) 2016-11-18 2019-11-12 Toshiba Memory Corporation Uniformization of parasitic capacitance around wiring of a circuit substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337159A (ja) * 2005-06-01 2006-12-14 Nippon Eng Kk プリント配線基板、及び、半導体試験装置
JP4916300B2 (ja) * 2006-12-19 2012-04-11 新光電気工業株式会社 多層配線基板
JP5003359B2 (ja) * 2007-08-31 2012-08-15 日本電気株式会社 プリント配線基板
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
CN102811549A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业(深圳)有限公司 电路板
US8748753B2 (en) * 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
JP6600176B2 (ja) 2015-06-19 2019-10-30 ホシデン株式会社 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造
CN107734828B (zh) * 2017-09-14 2019-12-17 苏州浪潮智能科技有限公司 一种pcb板差分信号线布线结构及布线方法
JP7391184B2 (ja) 2020-03-25 2023-12-04 京セラ株式会社 配線基板
CN111935903B (zh) * 2020-09-28 2021-02-02 武汉精测电子集团股份有限公司 一种sma连接器的电路板封装结构及信号测试系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477674B2 (en) 2016-11-18 2019-11-12 Toshiba Memory Corporation Uniformization of parasitic capacitance around wiring of a circuit substrate
US10791621B2 (en) 2016-11-18 2020-09-29 Toshiba Memory Corporation Uniformization of parasitic capacitance around wiring of a circuit substrate

Also Published As

Publication number Publication date
JP2001244633A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
US7989708B2 (en) Multi-layer wiring board
JP5199071B2 (ja) インピーダンス調整がなされるバイア構造
US7277298B2 (en) Multi-terminal device and printed wiring board
KR100651414B1 (ko) 동축 비아홀을 구비한 인쇄회로기판
JP3539331B2 (ja) 多層プリント配線板
US20060237228A1 (en) Printed circuit board having reduced parasitic capacitance pad
US20020008314A1 (en) Semiconductor integrated circuit and printed wiring substrate provided with the same
KR100726458B1 (ko) 기판조립체
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
JPH06302964A (ja) 高速信号伝送用回路基板
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
US20030196832A1 (en) Reconfigurable multilayer printed circuit board
JP2004241680A (ja) 多層プリント基板
JP2007035710A (ja) 多層プリント配線板
EP1951009B1 (en) Printed circuit board
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
EP2822365A1 (en) Wiring board and electronic apparatus
JP2003297963A (ja) 多層回路基板および電子機器
US20140312488A1 (en) Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base
JP2001085805A (ja) プリント基板
CN215499727U (zh) 一种电路板
CN113727513B (zh) 封装基板、印刷电路板、封装器件和电子装置
US20130299225A1 (en) Via Structure for Multi-Gigahertz Signaling
CN100364370C (zh) 布线结构
JP5739363B2 (ja) 配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090402

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110402

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120402

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120402

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees