JP2006337159A - プリント配線基板、及び、半導体試験装置 - Google Patents

プリント配線基板、及び、半導体試験装置 Download PDF

Info

Publication number
JP2006337159A
JP2006337159A JP2005161783A JP2005161783A JP2006337159A JP 2006337159 A JP2006337159 A JP 2006337159A JP 2005161783 A JP2005161783 A JP 2005161783A JP 2005161783 A JP2005161783 A JP 2005161783A JP 2006337159 A JP2006337159 A JP 2006337159A
Authority
JP
Japan
Prior art keywords
wiring layer
distance
hole
board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005161783A
Other languages
English (en)
Inventor
Hideji Uchiyama
山 秀 二 内
Akiiku Sato
藤 聡 郁 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Engineering Corp
Original Assignee
Japan Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Engineering Corp filed Critical Japan Engineering Corp
Priority to JP2005161783A priority Critical patent/JP2006337159A/ja
Priority to TW095117277A priority patent/TW200704329A/zh
Priority to CN2006100845037A priority patent/CN1874647B/zh
Priority to KR1020060049047A priority patent/KR20060125563A/ko
Publication of JP2006337159A publication Critical patent/JP2006337159A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 スルーホールを介して、被試験デバイスと理想的な波形を送受することのできるプリント配線基板を提供する。
【解決手段】 プリント配線基板は、スルーホールから、第1の距離だけ離間して形成されている第1の配線層と、前記スルーホールから、前記第1の距離より小さい第2の距離だけ離間して形成されている第2の配線層と、前記スルーホールに挿入される接続ピンと電気的に接続するコンタクト層と、前記コンタクト層に電気的に接続している第3の配線層と、前記スルーホールから、第3の距離だけ離間して形成されている、第4の配線層と、前記スルーホールから、前記第3の距離より大きい第4の距離だけ離間して形成されている第5の配線層と、を備えている。
【選択図】 図1

Description

本発明は、プリント配線基板及び半導体試験装置に関し、特に、複数の配線層を有するプリント配線基板、及び、そのようなプリント配線基板をバーンインボードに用いた半導体試験装置に関する。
電子部品等のデバイスの初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン(Burn-In)試験を行う装置として、バーンイン装置が知られている。このバーンイン装置では、被試験デバイス(Device Under Test)である電子部品を複数実装したバーンインボードをバーンインチャンバ内に収容し、所定の電圧を印加して電気的ストレスを与えるとともに、バーンインチャンバ内の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。
このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを1枚のバーンインボードに挿入するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である(例えば、特許文献1:特開平11−94900号公報参照)。
バーンインボードは、通常、複数の配線層を有するプリント配線基板により構成されている。図1は、従来のプリント配線基板の構成を説明するために、プリント配線基板のスルーホールの断面を示す図である。
この図1に示すように、プリント配線基板には、複数の配線層が含まれている。例えば、図1の例では、配線層として、グランド配線層1010、1010と、信号配線層1020と、電源配線層1030、30とが含まれている。実際にはこれより多くの配線層が含まれているが、図1では、その一部のみを例示している。
この図1に示したスルーホール1040は、導電性のコンタクト層1050を介して、信号配線層1020に接続されている。このため、スルーホール1040に挿入された接続ピンは、コンタクト層1050を介して信号配線層1020に接続され、この信号配線層1020を介して、被試験デバイスと信号の送受信を行う。
しかし、コンタクト層1050とグランド配線層1010、1010の間、及び、コンタクト層1050と電源配線層1030、1030との間には、静電容量が発生する。この静電容量が大きくなると信号配線層1020における信号波形がなまってしまい、波形の立ち上がりや立ち下がりに時間がかかるという問題が生じる。すなわち、スルーホール1040を介して、信号配線層1020から理想的な波形を送受することができなくなってしまう。
特開平11−94900号公報
そこで本発明は、前記課題に鑑みてなされたものであり、スルーホールを介して、被試験デバイスと理想的な波形を送受することのできるプリント配線基板を提供することを目的とする。また、そのようなプリント配線基板をバーンインボードに用いた半導体試験装置を提供することを目的とする。
上記課題を解決するため、本発明に係るプリント配線基板は、
スルーホールから、第1の距離だけ離間して形成されている第1の配線層と、
前記スルーホールから、前記第1の距離より小さい第2の距離だけ離間して形成されている第2の配線層と、
前記スルーホールに挿入される接続ピンと電気的に接続するコンタクト層と、
前記コンタクト層に電気的に接続している第3の配線層と、
前記スルーホールから、第3の距離だけ離間して形成されている、第4の配線層と、
前記スルーホールから、前記第3の距離より大きい第4の距離だけ離間して形成されている第5の配線層と、
を備えることを特徴とする。
この場合、前記第3の配線層は、信号を送受するための配線層であってもよい。
また、前記第2の配線層はグランド配線層であり、前記第4の配線層は電源配線層であってもよい。
また、前記第2の距離と前記第3の距離は等しく、また、前記第1の距離と前記第4の距離は等しくなるようにしてもよい。
また、前記第2の配線層は、前記第3の配線層の第1の面側で、前記第3の配線層に最も近接している信号配線層以外の配線層であり、
前記第4の配線層は、前記第3の配線層の前記第1の面と反対側の第2の面側で、前記第3の配線層に最も近接している信号配線以外の配線層であるようにしてもよい。
この場合、前記第2の配線層と前記第4の配線層との間に、前記第3の配線層に加えて、第6の配線層をさらに、備えるようにしてもよい。
本発明に係る半導体試験装置は、
被試験デバイスが取り付けられるバーンインボードと、
前記バーンインボードを支持するためのスロットを有するバーンイン装置と、
を備える半導体試験装置であって、
前記バーンインボードを構成するプリント配線基板は、
スルーホールから、第1の距離だけ離間して形成されている第1の配線層と、
前記スルーホールから、前記第1の距離より小さい第2の距離だけ離間して形成されている第2の配線層と、
前記スルーホールに挿入される接続ピンと電気的に接続するコンタクト層と、
前記コンタクト層に電気的に接続している第3の配線層と、
前記スルーホールから、第3の距離だけ離間して形成されている、第4の配線層と、
前記スルーホールから、前記第3の距離より大きい第4の距離だけ離間して形成されている第5の配線層と、
を備えることを特徴とする。
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
図2は、本発明の一実施形態に係るバーンイン装置の全体的な正面図であり、図3は、図2に示したバーンイン装置の全体的な側面図である。
これら図2及び図3に示すように、本実施形態に係るバーンイン装置10の内室であるチャンバ20は、断熱壁等により区画されており、複数のバーンインボードBIBが収納される。本実施形態の例では、バーンインボードBIBを支持するためのスロット30が、16段2列で配置されており、合計32枚のバーンインボードBIBを、このチャンバ20内に収納することが可能である。但し、このチャンバ20内に収納することの可能なバーンインボードBIBの枚数や、チャンバ20内におけるバーンインボードBIBの配置は、任意に変更可能である。なお、これらのバーンインボードBIBとバーンイン装置10とにより、本実施形態に係る半導体試験装置が構成されている。
また、このバーンイン装置10には、ドア40が設けられており、ドア40を開状態にすることにより、バーンインボードBIBをチャンバ20から出し入れできるようになり、一方、ドア40を閉状態にすることにより、チャンバ20が閉空間を構成するようになる。このチャンバ20は、例えば、単なる閉空間を構成するだけの箱でもよいし、内部空間の温度を一定に維持する機能のある恒温槽でもよいし、内部空間を除湿する機能のある箱でもよい。
図4は、本実施形態における1枚のバーンインボードBIBの構成を説明する斜視図である。また、図5は、図4に示したバーンインボードBIBの平面図であり、図6は、図5のバーンインボードBIBの正面図(図5の矢印A方向から見た図)であり、図7は、図5のバーンインボードBIBの側面図(図5の矢印B方向から見た図)である。
これらの図に示すように、本実施形態においては、バーンインボードBIBは、主として、1枚のメインボードMNBと、このメインボードに着脱可能に取り付けられた複数のサブボードSBBとを備えて構成されている。これらメインボードMNBとサブボードSBBは、いずれも、複数の配線層を有するプリント配線基板により構成されている。
本実施形態における例では、1枚のメインボードMNB上に、4行5列の配置でサブボードSBBが取り付けられている。但し、メインボードMNB上に取り付けるサブボードSBBの枚数や、メインボードMNB上におけるサブボードSBBの配置は、任意に変更可能である。
ここで、図5に示すように、バーンインボードBIBがスロット30に挿入される方向を挿入方向と定義し、反対に、バーンインボードBIBがスロット30から抜去される方向を抜去方向と定義すると、メインボードMNBの挿入方向側には、信号用コネクタが設けられているサブボードであるコネクタサブボードCSBBが、メインボードMNBに着脱可能に取り付けられている。一方、メインボードMNBの抜去方向端部には、このバーンインボードBIBをオペレータがスロット30から挿抜する際に使用するハンドル部50が設けられている。このため、例えば、オペレータがスロット30に挿入されているバーンインボードBIBを抜去する際には、ハンドル部50を握って抜去方向に引き抜くことにより、バーンインボードBIBをチャンバ20から引き出すことができる。
図8は、1つのサブボードSBBを拡大して示す平面図であり、図9は、図8の正面図(図8の矢印C方向から見た図)であり、図10は、図8の側面図(図8の矢印D方向から見た図)である。
これらの図から分かるように、サブボードSBBの四隅には、このサブボードSBBを着脱可能にメインボードMNBに取り付けるための取り付け部100が、それぞれ、設けられている。
この取り付け部100は、ボルト102と、ナット104と、スペーサ106とを備えて構成されている。サブボードSBBをメインボードMNBに取り付ける際には、まず、サブボード基板120に形成されている取り付け穴122と、メインボードに形成されている取り付け穴130とを位置合わせする。そして、スペーサ106をサブボード基板120とメインボードMNBとの間に挟み、ボルト102が取り付け穴122とスペーサ106と取り付け穴130とを貫通した状態でナット104を締め付けることにより、サブボードSBBをメインボードMNBに取り付けることができる。
また、サブボード基板120の中央部分には、ソケット140が設けられている。このソケット140には、バーンイン試験の試験対象である被試験デバイスが挿抜可能に取り付けられる。このソケット140は、複数のビス150により、サブボード基板120の裏面からサブボード基板120に取り付けられている。
このため、被試験デバイスの設計が変更されたり、異なる被試験デバイスのバーンイン試験を行うことができるようにするために、ソケット140は任意に異なる仕様のものに取り替えることが可能である。
一方、図9及び図10に示すように、サブボードSBBのサブボード基板120には、複数のオス型の接続ピン160が設けられており、このオス型の接続ピン160に対応するメインボードMNBの位置には、メス型の接続シース170が複数設けられている。これら接続ピン160と接続シース170とにより、本実施形態における、サブボードSBBとメインボードMNBとの間を電気的に接続するサブボード電気接続部が構成されている。
図11は、サブボードSBBのサブボード基板120の平面図であり、図8に対応している図である。この図11に示すように、プリント配線基板から構成されたサブボード基板120には、複数のスルーホール200が形成されている。このスルーホール200には、上述した接続ピン160が挿入され、メインボードMNBとの電気的接続が確保される。
図12は、サブボード基板120に形成されているスルーホール200の断面を示す図である。このスルーホール200には、導電性材料で形成された円筒状のコンタクト層210が形成されている。したがって、このコンタクト層210が接続ピン160と電気的に接続されることとなる。
サブボード基板120には、複数の配線層が含まれている。具体的には、本実施形態においては、24層の配線層が含まれている。この図11においては、24層の配線層のうち、第4配線層220(4)から第13配線層220(13)までの断面を例示している。
図13は、第6配線層220(6)の平面パターンを示す図であり、図14は、第7配線層220(7)の平面パターンを示す図であり、図15は、第8配線層220(8)の平面パターンを示す図であり、図16は、第9配線層220(9)の平面パターンを示す図であり、図17は、第10配線層220(10)の平面パターンを示す図であり、図18は、第11配線層220(11)の平面パターンを示す図である。
これら図13乃至図18から分かるように、本実施形態に係るサブボード基板120は、複数の配線層と絶縁層とを交互に重ね合わせたプリント配線基板により形成されている。また、図12に示したスルーホール200は、図13乃至図18における200(X)に対応する位置にあるスルーホールである。
図12及び図13に示すように、本実施形態における第6配線層220(6)は、グランド配線層であり、スルーホール200の周囲を除外するように、導電層が形成されている。スルーホール200の周囲で導電層が形成されていない円形領域のクリアランス(直径)は、例えば2.8mmである。この導電層が形成されていない円形領域のクリアランスを従来よりも大きくとることにより、スルーホール200と第6配線層220(6)との間に生じる静電容量が小さくなるようにしている。
図12及び図14に示すように、本実施形態における第7配線層220(7)は、グランド配線層であり、スルーホール200の周囲を除外するように、導電層が形成されている。スルーホール200の周囲で導電層が形成されていない円形領域のクリアランス(直径)は、例えば2.0mmである。すなわち、本実施形態においては、この第7配線層220(7)がスルーホール200から離間している距離は、第6配線層220(6)がスルーホール200から離間している距離よりも小さい。
図12及び図15に示すように、本実施形態に係る第8配線層220(8)は、信号配線層であり、スルーホール200に設けられているコンタクト層210と電気的に接続されている。
図12及び図16に示すように、本実施形態に係る第9配線層220(9)も、信号配線層である。但し、本実施形態においては、この図12のスルーホール200と第9配線層220(9)は、電気的に接続されておらず、別のスルーホール200と接続されている。
図12及び図17に示すように、本実施形態における第10配線層220(10)は、電源配線層であり、スルーホール200の周囲を除外するように、導電層が形成されている。スルーホール200の周囲で導電層が形成されていない円形領域のクリアランス(直径)は、例えば2.0mmである。
図12及び図18に示すように、本実施形態における第11配線層220(11)は、電源配線層であり、スルーホール200の周囲を除外するように、導電層が形成されている。スルーホール200の周囲で導電層が形成されていない円形領域のクリアランス(直径)は、例えば2.8mmである。すなわち、本実施形態においては、この第11配線層220(11)がスルーホール200から離間している距離は、第10配線層220(10)がスルーホール200から離間している距離よりも大きい。このように従来よりも大きくスルーホール200から離間することにより、スルーホール200と第11配線層220(11)との間に生じる静電容量が小さくなるようにしている。
なお、図12に示した第4配線層220(4)、第5配線層220(5)、第12配線層220(12)、及び、第13配線層220(13)におけるスルーホール200の周囲で導電層が形成されていない円形領域のクリアランス(直径)は、例えば2.8mmである。つまり、これらの配線層がスルーホール200から離間している距離は、従来よりも大きい。
以上のように、本実施形態に係るサブボード基板120であるプリント配線基板によれば、スルーホール200と、このスルーホール200と電気的に接続しない配線層のクリアランス(直径)を従来よりも大きく設定したので、スルーホール200と配線層との間に生じる静電容量を小さく抑えることができる。特に、1枚のプリント配線基板をより多層にすればするほど、スルーホール200と配線層との間の静電容量が増大するが、本実施形態のように、スルーホール200と配線層220との間の距離を大きく確保することにより、この静電容量の増大を抑止することができる。
このため、信号配線層である第8配線層220(8)及び第9配線層220(9)を介して、立ち下がり時間及び立ち上がり時間の短い信号波形を送受することができる。図19は、本実施形態に係る第8配線層220(8)及び第9配線層220(9)で送受される信号波形を、従来の信号波形と比較するグラフである。この図19から分かるように、本実施形態の信号波形(実線)の方が、従来の信号波形(波線)より、立ち上がり時間も立ち下がり時間も短くなり、理想波形により近い信号の送受が可能となる。
また、本実施形態に係るプリント配線基板によれば、信号配線層である第8配線層220(8)及び第9配線層220(9)の上面側で、これら第8配線層220(8)及び第9配線層220(9)に最も近接している信号配線以外の配線層である第7配線層200(7)と、信号配線層である第8配線層220(8)及び第9配線層220(9)の下面側で、これら第8配線層220(8)及び第9配線層220(9)に最も近接している信号配線以外の配線層である第10配線層200(10)のクリアランスを、他の配線層と比べて小さくしたので、信号配線のインピーダンスマッチングをとることができ、信号配線層で送受される信号の反射を防止することができる。
なお、ここではサブボードSBBのサブボード基板120の構成を説明したが、本実施形態に係るメインボードMNBもサブボード基板120と同様の構成である。すなわち、メインボードMNBも、サブボードSBBと同様の構成である複数の配線層を含んで形成されている。
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、グランド配線層である第7配線層220(7)と、電源配線層である第10配線層220(10)との間に、2つの信号配線層220(8)、220(9)を設けたが、この信号配線層は1つでもよい。
また、上述した実施形態では、スルーホール200から第7配線層220(7)が離間している距離と、スルーホール200から第10配線層220(10)が離間している距離を等しくしたが、これらは必ずしも等しくなくともよい。同様に、上述した実施形態では、スルーホール200から第6配線層220(6)が離間している距離と、スルーホール200から第11配線層220(11)が離間している距離を等しくしたが、これらは必ずしも等しくなくともよい。すなわち、本発明においては、第6配線層220(6)が、第7配線層220(7)よりも、スルーホール200から離間していればよく、第11配線層220(11)が、第10配線層220(10)よりも、スルーホール200から離間していればよい。
従来のプリント配線基板の構成を説明する断面図。 本発明の一実施形態に係るバーンイン装置の全体構成を説明するための正面図。 図2に示したバーンイン装置の側面図。 本発明の一実施形態に係るバーンインボードの構成を説明するための斜視図。 図4に示したバーンインボードの平面図。 図5に示したバーンインボードの正面図。 図5に示したバーンインボードの側面図。 図5のバーンインボードに設けられているサブボードを拡大して示す平面図。 図8に示したサブボードの正面図。 図8に示したサブボードの側面図。 サブボードを構成するプリント配線基板の平面図。 プリント配線基板のスルーホール部分の拡大断面図。 プリント配線基板における第6配線層(グランド配線層)の平面レイアウト図。 プリント配線基板における第7配線層(グランド配線層)の平面レイアウト図。 プリント配線基板における第8配線層(信号配線層)の平面レイアウト図。 プリント配線基板における第9配線層(信号配線層)の平面レイアウト図。 プリント配線基板における第10配線層(電源配線層)の平面レイアウト図。 プリント配線基板における第11配線層(電源配線層)の平面レイアウト図。 本実施形態に係る信号配線層で送受される信号波形と、従来の信号波形とを比較して示す図。
符号の説明
10 バーンイン装置
20 チャンバ
30 スロット
40 ドア
50 ハンドル部
100 取り付け部
102 ボルト
104 ナット
106 スペーサ
120 サブボード基板
140 ソケット
160 接続ピン
170 接続シース
200 スルーホール
210 コンタクト層
220(4)〜220(13) 配線層

Claims (12)

  1. スルーホールから、第1の距離だけ離間して形成されている第1の配線層と、
    前記スルーホールから、前記第1の距離より小さい第2の距離だけ離間して形成されている第2の配線層と、
    前記スルーホールに挿入される接続ピンと電気的に接続するコンタクト層と、
    前記コンタクト層に電気的に接続している第3の配線層と、
    前記スルーホールから、第3の距離だけ離間して形成されている、第4の配線層と、
    前記スルーホールから、前記第3の距離より大きい第4の距離だけ離間して形成されている第5の配線層と、
    を備えることを特徴とするプリント配線基板。
  2. 前記第3の配線層は、信号を送受するための配線層である、ことを特徴とする請求項1に記載のプリント配線基板。
  3. 前記第2の配線層はグランド配線層であり、前記第4の配線層は電源配線層である、ことを特徴とする請求項1又は請求項2に記載のプリント配線基板。
  4. 前記第2の距離と前記第3の距離は等しく、また、前記第1の距離と前記第4の距離は等しい、ことを特徴とする請求項1乃至請求項3のいずれかに記載のプリント配線基板。
  5. 前記第2の配線層は、前記第3の配線層の第1の面側で、前記第3の配線層に最も近接している信号配線層以外の配線層であり、
    前記第4の配線層は、前記第3の配線層の前記第1の面と反対側の第2の面側で、前記第3の配線層に最も近接している信号配線以外の配線層である、
    ことを特徴とする請求項1乃至請求項4のいずれかに記載のプリント配線基板。
  6. 前記第2の配線層と前記第4の配線層との間に、前記第3の配線層に加えて、第6の配線層をさらに、備えることを特徴とする請求項5に記載のプリント配線基板。
  7. 被試験デバイスが取り付けられるバーンインボードと、
    前記バーンインボードを支持するためのスロットを有するバーンイン装置と、
    を備える半導体試験装置であって、
    前記バーンインボードを構成するプリント配線基板は、
    スルーホールから、第1の距離だけ離間して形成されている第1の配線層と、
    前記スルーホールから、前記第1の距離より小さい第2の距離だけ離間して形成されている第2の配線層と、
    前記スルーホールに挿入される接続ピンと電気的に接続するコンタクト層と、
    前記コンタクト層に電気的に接続している第3の配線層と、
    前記スルーホールから、第3の距離だけ離間して形成されている、第4の配線層と、
    前記スルーホールから、前記第3の距離より大きい第4の距離だけ離間して形成されている第5の配線層と、
    を備えることを特徴とする半導体試験装置。
  8. 前記第3の配線層は、信号を送受するための配線層である、ことを特徴とする請求項7に記載の半導体試験装置。
  9. 前記第2の配線層はグランド配線層であり、前記第4の配線層は電源配線層である、ことを特徴とする請求項7又は請求項8に記載の半導体試験装置。
  10. 前記第2の距離と前記第3の距離は等しく、また、前記第1の距離と前記第4の距離は等しい、ことを特徴とする請求項7乃至請求項9のいずれかに記載の半導体試験装置。
  11. 前記第2の配線層は、前記第3の配線層の第1の面側で、前記第3の配線層に最も近接している信号配線層以外の配線層であり、
    前記第4の配線層は、前記第3の配線層の前記第1の面と反対側の第2の面側で、前記第3の配線層に最も近接している信号配線以外の配線層である、
    ことを特徴とする請求項7乃至請求項10のいずれかに記載の半導体試験装置。
  12. 前記第2の配線層と前記第4の配線層との間に、前記第3の配線層に加えて、第6の配線層をさらに、備えることを特徴とする請求項11に記載の半導体試験装置。
JP2005161783A 2005-06-01 2005-06-01 プリント配線基板、及び、半導体試験装置 Pending JP2006337159A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005161783A JP2006337159A (ja) 2005-06-01 2005-06-01 プリント配線基板、及び、半導体試験装置
TW095117277A TW200704329A (en) 2005-06-01 2006-05-16 Printed wiring board and semiconductor testing device
CN2006100845037A CN1874647B (zh) 2005-06-01 2006-05-25 印刷布线基板及半导体试验装置
KR1020060049047A KR20060125563A (ko) 2005-06-01 2006-05-30 프린트 배선 기판 및 반도체 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161783A JP2006337159A (ja) 2005-06-01 2005-06-01 プリント配線基板、及び、半導体試験装置

Publications (1)

Publication Number Publication Date
JP2006337159A true JP2006337159A (ja) 2006-12-14

Family

ID=37484840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161783A Pending JP2006337159A (ja) 2005-06-01 2005-06-01 プリント配線基板、及び、半導体試験装置

Country Status (4)

Country Link
JP (1) JP2006337159A (ja)
KR (1) KR20060125563A (ja)
CN (1) CN1874647B (ja)
TW (1) TW200704329A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394246B1 (ko) 2012-08-20 2014-05-16 (주) 예스티 수직 구조의 번인보드 랙
JP2021089992A (ja) * 2019-12-05 2021-06-10 三菱電機株式会社 電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319282U (ja) * 1986-07-21 1988-02-08
JPH0366U (ja) * 1989-05-18 1991-01-07
JPH0463086U (ja) * 1990-10-05 1992-05-29
JPH0968557A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
JP2000114729A (ja) * 1998-10-01 2000-04-21 Nec Corp 多層配線基板
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319282U (ja) * 1986-07-21 1988-02-08
JPH0366U (ja) * 1989-05-18 1991-01-07
JPH0463086U (ja) * 1990-10-05 1992-05-29
JPH0968557A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
JP2000114729A (ja) * 1998-10-01 2000-04-21 Nec Corp 多層配線基板
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394246B1 (ko) 2012-08-20 2014-05-16 (주) 예스티 수직 구조의 번인보드 랙
JP2021089992A (ja) * 2019-12-05 2021-06-10 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
CN1874647A (zh) 2006-12-06
KR20060125563A (ko) 2006-12-06
TW200704329A (en) 2007-01-16
CN1874647B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
US7977583B2 (en) Shielded cable interface module and method of fabrication
US6720501B1 (en) PC board having clustered blind vias
US9535091B2 (en) Probe head, probe card assembly using the same, and manufacturing method thereof
US6857898B2 (en) Apparatus and method for low-profile mounting of a multi-conductor coaxial cable launch to an electronic circuit board
KR100666224B1 (ko) 개구를 가지는 리지드 플렉시블 인쇄회로기판
JP2007527600A5 (ja)
CN108432355A (zh) 凹穴式电路板
US20080180120A1 (en) Probe card
TW202006361A (zh) 測試插座和測試裝置
TWI383161B (zh) Electrical connection construction, terminal fittings, sockets, and electronic component test devices
KR20000012098A (ko) 웨이퍼시험시스템의 시험헤드와 시험카드의 결합장치
JP2006337159A (ja) プリント配線基板、及び、半導体試験装置
JP4343138B2 (ja) バーンインボード及びバーンインシステム
US7573359B2 (en) Reducing crosstalk in electronic devices having microstrip lines covered by a flexible insulating material and a metallic backing plate
KR20100008574A (ko) Pcb 어셈블리
US6717425B2 (en) High-density PCB test jack
US6650134B1 (en) Adapter assembly for connecting test equipment to a wireless test fixture
US20070212943A1 (en) Pcb mounted connectors assembly
JP4496619B2 (ja) 回路基板の接続構造
US7354305B2 (en) Area array device test adapter
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
JP2008268124A (ja) テストヘッド
JPH0968557A (ja) バーンインボード
US20120234590A1 (en) Printed circuit board
JP2004138552A (ja) Icソケット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728