CN1874647A - 印刷布线基板及半导体试验装置 - Google Patents

印刷布线基板及半导体试验装置 Download PDF

Info

Publication number
CN1874647A
CN1874647A CNA2006100845037A CN200610084503A CN1874647A CN 1874647 A CN1874647 A CN 1874647A CN A2006100845037 A CNA2006100845037 A CN A2006100845037A CN 200610084503 A CN200610084503 A CN 200610084503A CN 1874647 A CN1874647 A CN 1874647A
Authority
CN
China
Prior art keywords
wiring layer
distance
hole
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100845037A
Other languages
English (en)
Other versions
CN1874647B (zh
Inventor
内山秀二
佐藤聪郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissho Nippon Engineering Tech
Original Assignee
Nissho Nippon Engineering Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissho Nippon Engineering Tech filed Critical Nissho Nippon Engineering Tech
Publication of CN1874647A publication Critical patent/CN1874647A/zh
Application granted granted Critical
Publication of CN1874647B publication Critical patent/CN1874647B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种印刷布线基板，其构成为包括：第1布线层，其由通孔只分离第1距离而形成；第2布线层，其由所述通孔只分离比所述第1距离更小的第2距离而形成；接触层，其与插入到所述通孔中的连接管脚电连接；与所述接触层电连接的第3布线层；第4布线层，其由所述通孔只分离第3距离而形成；和第5布线层，其由所述通孔只分离比所述第3距离更大的第4距离而形成。由此，本发明可提供经由通孔而能够与被试验器件收发理想的波形的信号的印刷布线基板。

Description

印刷布线基板及半导体试验装置
技术领域
本发明涉及印刷布线基板及半导体试验装置，特别涉及具有多层布线层的印刷布线基板及将这种印刷布线基板用于强化试验板(burn-in board)的半导体试验装置。
背景技术
作为进行用于表面化电子零件等器件的初始缺陷、并除去初始故障品的作为筛选(screening)试验的一种的强化试验的装置，已知有强化试验装置。在该强化试验装置中，将安装了多个作为被试验器件(DUT：DeviceUnder Test)的电子零件的强化试验板收容到强化试验容器(burn-inchamber)内，通过施加规定的电压而赋予电应力(stress)，并加热强化试验容器内的空气而赋予规定的温度的热应力，从而使初始缺陷表面化。
在这种强化试验装置中，由于进行从几小时至几十小时内的长时间的强化试验，所以为了提高试验效率，一般而言，将多个被试验器件插入一块强化试验板中，并且每次将多个该强化试验板收纳到强化试验装置中进行强化试验(例如，参照特开平11-94900号公报)。
强化试验板，通常由具有多个布线层的印刷布线基板构成。图1是为了说明以往的印刷布线基板的构成而表示印刷布线基板的通孔的剖面的图。
如该图1所示，在印刷布线基板中包含多个布线层。例如，图1的例子中，作为布线层，包含接地布线层1010、1010、信号布线层1020和电源布线层1030、1030。实际中包含比此更多的布线层，但图1中只例示了其一部分。
该图1所示的通孔1040，经由导电性的接触层1050而连接到信号布线层1020。因此，插入到通孔1040中的连接管脚，经由接触层1050而连接到信号布线层1020，并经由该信号布线层1020而与被试验器件进行信号的收发。
但是，在接触层1050与接地布线层1010、1010之间，及接触层1050与电源布线层1030、1030之间，会产生静电电容。若该静电电容变大，则信号布线层1020中的信号波形的变化变得缓慢，从而产生波形的上升或下降费时的问题。即，不能经由通孔1040，从信号布线层1020收发理想的波形。
发明内容
本发明正是鉴于上述课题而进行的发明，其目的在于提供一种印刷布线基板，其可经由通孔而与被试验器件收发理想波形的信号。还有，本发明的另一个目的在于提供一种将这种印刷布线基板用于强化试验板中的半导体试验装置。
为解决上述课题，本发明涉及的印刷布线基板，其特征在于，包括：
第1布线层，其与通孔只分离第1距离而形成；
第2布线层，其与上述通孔只分离比上述第1距离更小的第2距离而形成；
接触层，其与插入到上述通孔中的连接管脚电连接；
第3布线层，其与上述接触层电连接；
第4布线层，其与上述通孔只分离第3距离而形成；和
第5布线层，其与上述通孔只分离比上述第3距离更大的第4距离而形成。
该情况下，上述第3布线层也可为用于收发信号的布线层。
还有，上述第2布线层是接地布线层，上述第4布线层也可为电源布线层。
再有，也可以设为上述第2距离与上述第3距离相等，而且上述第1距离与上述第4距离相等。
进一步，也可以设为：上述第2布线层在上述第3布线层的第1面侧，是最接近上述第3布线层的信号布线层以外的布线层；
上述第4布线层在与上述第3布线层的上述第1面相反侧的第2面侧，作为最接近上述第3布线层的信号布线层以外的布线层。
该情况下，在上述第2布线层与上述第4布线层之间，除了上述第3布线层以外，还可以包括第6布线层。
本发明涉及的半导体试验装置，其包括：安装了被试验器件的强化试验板；和具有用于支撑上述强化试验板的插槽的强化试验装置，其特征在于，构成上述强化试验板的印刷布线基板包括：
第1布线层，其与通孔只分离第1距离而形成；
第2布线层，其与上述通孔只分离比上述第1距离更小的第2距离而形成；
接触层，其与插入到上述通孔中的连接管脚电连接；
第3布线层，其与上述接触层电连接；
第4布线层，其与上述通孔只分离第3距离而形成；和
第5布线层，其与上述通孔只分离比上述第3距离更大的第4距离而形成。
附图说明
图1是说明以往的印刷布线基板的构成的剖面图；
图2是用于说明本发明的一实施方式涉及的强化试验装置的整体构成的主视图；
图3是图2所示的强化试验装置的侧视图；
图4是用于说明本发明的一实施方式涉及的强化试验板的构成的立体图；
图5是图4所示的强化试验板的俯视图；
图6是图5所示的强化试验板的主视图；
图7是图5所示的强化试验板的侧视图；
图8是将设于图5的强化试验板上的子插件放大表示的俯视图；
图9是图8所示的子插件的主视图；
图10是图8所示的子插件的侧视图；
图11是构成子插件的印刷布线基板的俯视图；
图12是印刷布线基板的通孔部分的放大剖面图；
图13是印刷布线基板中的第6布线层(接地布线层)的俯视布局(layout)图；
图14是印刷布线基板中的第7布线层(接地布线层)的俯视布局图；
图15是印刷布线基板中的第8布线层(信号布线层)的俯视布局图；
图16是印刷布线基板中的第9布线层(信号布线层)的俯视布局图；
图17是印刷布线基板中的第10布线层(电源布线层)的俯视布局图；
图18是印刷布线基板中的第11布线层(电源布线层)的俯视布局图；
图19是将本实施方式涉及的信号布线层中收发的信号波形与以往的信号波形进行比较并表示的图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在以下说明的实施方式，并不限定本发明的技术范围。
图2是本发明的一实施方式涉及的强化试验装置的整体的主视图，图3是图2所示的强化试验装置的整体的侧视图。
如这些图2及图3所示，作为本实施方式涉及的强化试验装置10的内室的容器20，被绝热管壁等划分，可收纳多块强化试验板BIB。本实施方式的例子中，用于支撑强化试验板BIB的插槽(slot)30，配置为16段2列，可将共计32块强化试验板BIB收纳于该容器20内。但是，可收纳于该容器20内的强化试验板BIB的块数或容器20内的强化试验板BIB的配置，可任意地变更。另外，由这些强化试验板BIB和强化试验装置10构成本实施方式涉及的半导体试验装置。
还有，在该强化试验装置10中，设有门40，通过使门40为打开状态，从而可将强化试验板BIB从容器20取出或装入，另一方面，通过使门40为关闭状态，从而使容器20构成闭合空间。该容器20，例如可为仅构成闭合空间的箱，也可为具有使内部空间的温度维持为恒定的功能的恒温槽，还可为具有除湿内部空间的功能的箱。
图4是说明本实施方式中的一块强化试验板BIB的构成的立体图。还有，图5是图4所示的强化试验板BIB的俯视图，图6是图5的强化试验板BIB的主视图(从图5的箭头A方向看的图)，图7是图5的强化试验板BIB的侧视图(从图5的箭头B方向看的图)。
如这些图所示，在本实施方式中，强化试验板BIB，其构成为主要包括：一块主板(main-board)MNB；和可装卸地安装到该主板上的多个子插件(sub-board)SBB。这些主板MNB和子插件SBB，任一块都由具有多个布线层的印刷布线基板构成。
在本实施方式的例中，在一块主板MNB上，以四行五列的配置安装有子插件SBB。但是，主板MNB上安装的子插件SBB的块数，或主板MNB上的子插件SBB的配置，可任意地变更。
在此，如图5所示，若将强化试验板BIB插入到插槽30的方向定义为插入方向，反之将强化试验板BIB从插槽30拔出的方向定义为拔出方向，则在主板MNB的插入方向侧，作为设有信号用连接器的子插件的连接器子插件CSBB，可装卸地安装于主板MNB上。另一方面，在主板MNB的拔出方向端部，设有在操作员从插槽30插拔强化试验板BIB时使用的手柄部50。因此，例如，操作员在拔出插入于插槽30中的强化试验板BIB时，可通过握住手柄部50并向拔出方向拉拔而从容器20拉出强化试验板BIB。
图8是将一块子插件SBB放大表示的俯视图，图9是图8的主视图(从图8的箭头C方向看的图)，图10是图8的侧视图(从图8的箭头D方向看的图)。
如从这些图可知，在子插件SBB的四角上，分别设有用于将该子插件SBB可装卸地安装到主板MNB上的安装部100。
该安装部100构成为包括：螺栓102、螺帽104和垫片106。在将子插件SBB安装到主板MNB上时，首先，使形成于子插件基板120上的安装孔122和形成于主板上的安装孔130对位。并且，将垫片106夹入到子插件基板120和主板MNB之间，在螺栓102贯通安装孔122、垫片106和安装孔130的状态下，通过拧紧螺帽104，可将子插件SBB安装到主板MNB上。
还有，在子插件基板120的中央部分，设有插座140。在该插座140上，可插拔地安装作为强化试验的试验对象的被试验器件。该插座140，通过多个小螺钉(vis)150而被从子插件基板120的背面安装到子插件基板120上。
因此，为了变更被试验器件的设计，和进行不同的被试验器件的强化试验，插座140可任意地替换为不同规格的插座。
另一方面，如图9及图10所示，在子插件SBB的子插件基板120上，设有多个凸型(male)的连接管脚160，在与该凸型的连接管脚160对应的主板MNB的位置上，设有多个凹型(female)的连接鞘170。通过这些连接管脚160和连接鞘170，构成本实施方式中的电连接子插件SBB与主板MNB之间的子插件电连接部。
图11是子插件SBB的子插件基板120的俯视图，是对应于图8的图。如该图11所示，在由印刷布线基板构成的子插件基板120上，形成有多个通孔200。在该通孔200中插入上述的连接管脚160，从而确保主板MNB与子插件SBB之间的电连接。
图12是表示形成于子插件基板120上的通孔200部分的剖面的图。在该通孔200中，形成有以导电性材料形成的圆柱状的接触层210。所以，该接触层210可与连接管脚160电连接。
子插件基板120本身由规定的厚度的绝缘性材料形成，在其厚度方向中，包含多个布线层。具体而言，在本实施方式中，包含24层的布线层。在该图11中，例示了24层的布线层中从第4布线层220(4)至第13布线层220(13)的剖面。
图13是表示第6布线层220(6)的平面图案的图，图14是表示第7布线层220(7)的平面图案的图，图15是表示第8布线层220(8)的平面图案的图，图16是表示第9布线层220(9)的平面图案的图，图17是表示第10布线层220(10)的平面图案的图，图18是表示第11布线层220(11)的平面图案的图。
如从这些图13至图18所示，本实施方式涉及的子插件基板120，由多个布线层与绝缘层相互层叠的印刷布线基板形成。还有，图12所示的通孔200，是位于与图13至图18中的200(X)对应的位置上的通孔。
如图12及图13所示，本实施方式中的第6布线层220(6)是接地布线层，以将通孔200的周围除外的方式形成导电层。在通孔200的周围未形成导电层的圆形区域的间隙(clearance，直径)，例如为2.8mm。通过将该未形成导电层的圆形区域的间隙设为比以往更大，从而减小通孔200与第6导电层220(6)之间产生的静电电容。
如图12及图14所示，本实施方式中的第7布线层220(7)是接地布线层，以将通孔200的周围除外的方式形成导电层。在通孔200的周围未形成导电层的圆形区域的间隙(直径)，例如为2.0mm。即，在本实施方式中，该第7布线层220(7)距通孔200的距离比第6布线层220(6)距通孔200的距离更小。
如图12及图15所示，本实施方式中的第8布线层220(8)，是信号布线层，其与设于通孔200的接触层210电连接。
如图12及图16所示，本实施方式中的第9布线层220(9)，也是信号布线层。但是，在本实施方式中，该图12的通孔200与第9布线层220(9)未进行电连接而与其它的通孔200连接。
如图12及图17所示，本实施方式中的第10布线层220(10)，是电源布线层，以将通孔200的周围除外的方式形成导电层。在通孔200的周围未形成导电层的圆形区域的间隙(直径)，例如为2.0mm。
如图12及图18所示，本实施方式中的第11布线层220(11)，是电源布线层，以将通孔200的周围除外的方式形成导电层。在通孔200的周围未形成导电层的圆形区域的间隙(直径)，例如为2.8mm。即，在本实施方式中，该第11布线层220(11)距通孔200的距离比第10布线层220(10)距通孔200的距离更大。通过这样比以往更大地从通孔200分开，从而减小通孔200与第11导电层220(11)之间产生的静电电容。
另外，在图12所示的第4布线层220(4)、第5布线层220(5)、第12布线层220(12)及第13布线层220(13)中的通孔200的周围未形成导电层的圆形区域的间隙(直径)，例如为2.8mm。总之，这些布线层距通孔200的距离比以往更大。
如上所述，根据作为本实施方式涉及的子插件基板120的印刷布线基板，由于将通孔200及与该通孔200未进行电连接的布线层的间隙(直径)设定得比以往更大，所以可将通孔200与布线层之间产生的静电电容抑制得较小。特别是，将一块印刷布线基板设为越多层，则通孔200与布线层之间的静电电容就越增大，但如本实施方式这样，通过确保通孔200与布线层220之间的距离大，可抑制该静电电容的增大。
因此，经由作为信号布线层的第8布线层220(8)及第9布线层220(9)而可收发下降时间及上升时间短的信号波形。图19是将在本实施方式涉及的第8布线层220(8)及第9布线层220(9)中收发的信号波形与以往的信号波形进行比较的图。如从该图19可知，本实施方式的信号波形(实线)的一方，其上升时间和下降时间都比以往的信号波形(波状线)变短，从而可进行更接近理想波形的信号的收发。
还有，根据本实施方式涉及的印刷布线基板，则由于使第7布线层220(7)和第10布线层220(10)的间隙比其它的布线层小，该第7布线层220(7)在作为信号布线层的第8布线层220(8)及第9布线层220(9)的上面侧，且为最接近这些第8布线层220(8)及第9布线层220(9)的信号布线层以外的布线层；该第10布线层220(10)在作为信号布线层的第8布线层220(8)及第9布线层220(9)的下面侧，且为最接近这些第8布线层220(8)及第9布线层220(9)的信号布线层以外的布线层，所以可获得信号布线层的阻抗匹配，并可防止在信号布线层上收发的信号的反射。
另外，在此说明了子插件SBB的子插件基板120的构成，本实施方式涉及的主板MNB也为和子插件基板120相同的构成。即，主板MNB也形成为包含与子插件SBB相同构成的多个布线层。
此外，本发明并非限定于上述实施方式而可进行各种变形。例如，在上述实施方式中，在作为接地布线层的第7布线层220(7)与作为电源布线层的第10布线层220(10)之间，设置了两个信号布线层220(8)、220(9)，但该信号布线层也可为一个。
还有，在上述实施方式中，将第7布线层220(7)距通孔200的距离与第10布线层220(10)距通孔200的距离设为相等，但这些未必相等也可。同样，在上述实施方式中，将第6布线层220(6)距通孔200的距离与第11布线层220(11)距通孔200的距离设为相等，但这些未必相等也可。即，在本发明中，第6布线层220(6)，也可比第7布线层220(7)更离开通孔200，第11布线层220(11)，也可比第10布线层220(10)更离开通孔200。

Claims (12)

1.一种印刷布线基板，其包括：
第1布线层，其与通孔仅相距第1距离而形成；
第2布线层，其与所述通孔仅相距比所述第1距离更小的第2距离而形成；
接触层，其与插入到所述通孔中的连接管脚电连接；
第3布线层，其与所述接触层电连接；
第4布线层，其与所述通孔仅相距第3距离而形成；和
第5布线层，其与所述通孔仅相距比所述第3距离更大的第4距离而形成。
2.根据权利要求1所述的印刷布线基板，其特征在于，
所述第3布线层，是用于收发信号的布线层。
3.根据权利要求2所述的印刷布线基板，其特征在于，
所述第2布线层是接地布线层，所述第4布线层是电源布线层。
4.根据权利要求1～3中任一项所述的印刷布线基板，其特征在于，
所述第2距离与所述第3距离相等，还有，所述第1距离与所述第4距离相等。
5.根据权利要求1～3中任一项所述的印刷布线基板，其特征在于，
所述第2布线层，在所述第3布线层的第1面侧，是最接近所述第3布线层的信号布线层以外的布线层；
所述第4布线层，在与所述第3布线层的所述第1面相反侧的第2面侧，是最接近所述第3布线层的信号布线层以外的布线层。
6.根据权利要求5所述的印刷布线基板，其特征在于，
在所述第2布线层与所述第4布线层之间，除了所述第3布线层以外，还包括第6布线层。
7.一种半导体试验装置，包括：安装了被试验器件的强化试验板；和具有用于支撑所述强化试验板的插槽的强化试验装置，
其中，构成所述强化试验板的印刷布线基板包括：
第1布线层，其与通孔只相距第1距离而形成；
第2布线层，其与所述通孔只相距比所述第1距离更小的第2距离而形成；
接触层，其与插入到所述通孔中的连接管脚电连接；
第3布线层，其与所述接触层电连接；
第4布线层，其与所述通孔只相距第3距离而形成；和
第5布线层，其与所述通孔只相距比所述第3距离更大的第4距离而形成。
8.根据权利要求7所述的半导体试验装置，其特征在于，
所述第3布线层是用于收发信号的布线层。
9.根据权利要求8所述的半导体试验装置，其特征在于，
所述第2布线层是接地布线层，所述第4布线层是电源布线层。
10.根据权利要求7～9中任一项所述的半导体试验装置，其特征在于，
所述第2距离与所述第3距离相等，还有所述第1距离与所述第4距离相等。
11.根据权利要求7～9中任一项所述的半导体试验装置，其特征在于，
所述第2布线层在所述第3布线层的第1面侧，是最接近所述第3布线层的信号布线层以外的布线层；
所述第4布线层在与所述第3布线层的所述第1面相反侧的第2面侧，是最接近所述第3布线层的信号布线层以外的布线层。
12.根据权利要求11所述的半导体试验装置，其特征在于，
在所述第2布线层与所述第4布线层之间，除了所述第3布线层以外，还包括第6布线层。
CN2006100845037A 2005-06-01 2006-05-25 印刷布线基板及半导体试验装置 Expired - Fee Related CN1874647B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005161783 2005-06-01
JP2005161783A JP2006337159A (ja) 2005-06-01 2005-06-01 プリント配線基板、及び、半導体試験装置
JP2005-161783 2005-06-01

Publications (2)

Publication Number Publication Date
CN1874647A true CN1874647A (zh) 2006-12-06
CN1874647B CN1874647B (zh) 2010-12-08

Family

ID=37484840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100845037A Expired - Fee Related CN1874647B (zh) 2005-06-01 2006-05-25 印刷布线基板及半导体试验装置

Country Status (4)

Country Link
JP (1) JP2006337159A (zh)
KR (1) KR20060125563A (zh)
CN (1) CN1874647B (zh)
TW (1) TW200704329A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394246B1 (ko) 2012-08-20 2014-05-16 (주) 예스티 수직 구조의 번인보드 랙
JP6873217B1 (ja) * 2019-12-05 2021-05-19 三菱電機株式会社 電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319282U (zh) * 1986-07-21 1988-02-08
JPH0720943Y2 (ja) * 1989-05-18 1995-05-15 株式会社東芝 多層プリント配線板
JPH0463086U (zh) * 1990-10-05 1992-05-29
JPH0968557A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP3539331B2 (ja) * 2000-02-28 2004-07-07 日本電気株式会社 多層プリント配線板

Also Published As

Publication number Publication date
TW200704329A (en) 2007-01-16
CN1874647B (zh) 2010-12-08
JP2006337159A (ja) 2006-12-14
KR20060125563A (ko) 2006-12-06

Similar Documents

Publication Publication Date Title
US20170059611A1 (en) Coaxial integrated circuit test socket
CN101305500B (zh) 板到板的互联组件
CN1832070A (zh) 嵌入式多层片形电容器及具有其的印刷电路板
KR20090089422A (ko) 리세스된 디바이스를 갖는 세라믹 패키지 기판
CN101529618A (zh) 有连接装置的高压电池和这种高压电池的连接装置
CN1386302A (zh) 承座格距阵列连接器用的载台
CN1960067A (zh) 在端子部处可调节连接件之间的相互距离的连接器
EP1873866A3 (en) Electrical pin interconnection for electronic package
EP2426710A3 (en) Method of Manufacturing a Wafer Assembly with Junction-Isolated Vias
US20080050944A1 (en) Contact unit
CN110133473B (zh) 具有灵活且稳健的形状因子的半导体测试系统
EP1953821A3 (en) Semiconductor package substrate
CN103298252A (zh) 印制电路板和用于制造该印刷电路板的方法
CN1462494A (zh) 具有用于平面栅格阵列连接器的元件的屏蔽载台
KR20070019476A (ko) 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈 소켓 어셈블리
US8172615B2 (en) Electrical connector for an electronic module
CN1874647A (zh) 印刷布线基板及半导体试验装置
JP2021501317A5 (zh)
EP2306592A3 (en) Apparatus for connecting a multi-conductor cable to a pin grid array connector
US11996642B2 (en) Transformation connector
US20110223780A1 (en) Electrical connector for connecting an adaptor board or electrical component to a main printed circuit board
TWM377741U (en) Electrical connector
US20140213078A1 (en) Electronic device and circuit board module of the same
TWI274885B (en) A PCB testing device
CN1606196A (zh) 使用螺旋触头的连接装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20140525