CN110133473B - 具有灵活且稳健的形状因子的半导体测试系统 - Google Patents

Abstract

一种具有灵活且稳健的形状因子的半导体测试系统，以用于测试半导体芯片，其中包括对接板、测试卡、芯片插座、加强件和测试电子器件。每个测试卡具有统一的卡配置，所述卡配置可与几种不同处置器中的任何一种一起使用。每个测试卡包括导电焊盘，所述导电焊盘沿着测试卡的长度被电耦合到插座接口并且从插座接口纵向偏移。所述加强件包括测试接口，所述测试接口包括用于电连接所述测试卡的所述导电焊盘的导电引脚。所述测试卡由所述加强件支撑，以便在每个芯片被塞入测试插座中时保持不变形。所述测试接口包括盆，所述盆由所述测试卡覆盖以形成用于与所述测试电子器件热分离的热隔离腔。在每个测试卡与对应的测试接口之间设置有统一的射频接口。

Description

具有灵活且稳健的形状因子的半导体测试系统

技术领域

本发明总体涉及半导体测试，并且更具体地，涉及具有灵活且稳健的形状因子的半导体测试系统，其还可包括改进的热隔离和射频(RF)信号处理。

背景技术

在基本测试配置中，待测试的半导体芯片被加载到处置器中，配置来测试芯片的测试头被安装到处置器或以其他方式与处置器连接，并且处置器一次将一个或多个芯片递送或塞入到测试头上以执行测试操作。半导体芯片可包括射频(RF)接口。测试过程可包括将半导体芯片加热或冷却到期望的测试温度。在常规的测试配置中，必须为每个特定的处置器和每个待测试芯片设计定制生产测试硬件，也称为被测器件(DUT)。例如，每个处置器被设计成具有特定数量的测试位点，所述测试位点具有特定的位点间距。生产测试硬件包括被安装到测试接口的测试电子器件，所述测试接口具有针对给定处置器和特定芯片的特定多位点间距，其中即使对于相同的芯片开始测试，测试设备通常也不能在不同处置器之间共享。因此，对于每个待测试的半导体芯片，必须根据将用于测试的具体处置器来设计多个测试头。例如，可使用具有不同多位点间距(诸如2X、4X、8X、16X等)的不同多位点处置器，其中必须为每个处置器设计定制的测试头和测试电路。

允许灵活形状因子的常规测试硬件不稳健。常规测试方法在机械上不稳定，并且需要数小时的生产停工时间才能在不同的多位点配置中实现稳定的高产量。每个定制测试头通常在具有多个测试位点并且具有常规测试连接器的印刷电路板(PCB)上实现，所述测试连接器将每个测试位点电气地连接到测试电子器件。测试连接器通常直接符合塞入力地与测试位点对准，并且被定位于PCB与测试电子器件之间。即使未直接符合塞入力地被放置，测试PCB通常也响应于塞入力而变形，这会在测试连接器上产生应力。将芯片重复地塞入到测试头上会对测试PCB施加很大的应力并对测试连接器进行机械操纵。测试连接器快速磨损，从而减少整个测试硬件的使用寿命。

常规测试硬件通常需要针对每个不同处置器的定制解决方案以便在指定的温度条件下执行测试。然而，定制的测试设备通常未表现出热稳定性，并且在热分布方面未提供每个芯片的充分隔离。例如，被施加到芯片的热通常被虹吸在测试PCB的另一侧上，从而提供低效的热解决方案。此外，常规测试设备未在RF接口与每个芯片测试位点之间提供均匀的RF间距。因此，到测试PCB上的多个测试位点中的每一个的RF信号路径不统一，使得每个单独的测试位点需要专门的校准和调谐。这个问题是复杂的，因为必须针对每个处置器、甚至是针对被测试的相同半导体芯片、单独设计多个测试PCB。

发明内容

根据一个实施方案的用于测试半导体芯片的测试系统包括对接板、多个测试卡、芯片插座、加强件和测试电子器件。对接板包括多个测试位点开口，所述多个测试位点开口被布置为至少一行和M列的阵列，其中每个测试位点开口接收用于测试的半导体芯片。每个测试卡具有统一的卡配置，所述卡配置可与几种不同处置器中的任何一种一起使用。每个测试卡的上表面物理地连接对接板的下表面并且与对应列对准。测试卡包括至少一个插座接口，每个插座接口与对应测试位点开口对准，并且还包括导电焊盘，所述导电焊盘沿着测试卡的长度被电耦合到插座接口并从所述插座接口纵向偏移。每个芯片插座被插置于对接板与对应测试卡之间，用于将半导体芯片的焊盘电耦合到测试卡的对应插座接口。加强件包括M个测试接口，每个测试接口包括导电引脚，用于电连接对应测试卡的导电焊盘。测试电子器件被安装在加强件的下表面处并且与每个测试接口的导电引脚电连接，以实现与半导体芯片的电连通。

在一个实施方案中，M列由处置器特定距离所分开，所述处置器特定距离对于每个不同处置器是唯一的。每个测试卡具有统一的配置，所述配置可在针对任何不同的处置器配置的测试系统中所使用。所述至少一行可包括由均匀距离所分开的两行，所述均匀距离对于每个不同处置器是共同的。处置器可包括例如4X处置器、8X处置器和16X处置器，每个处置器在M列之间具有不同的处置器特定距离。

每个测试卡的下表面可物理地连接加强件的上表面的至少一部分，以使得当每个半导体芯片被压入对应芯片插座中以相应地压靠测试卡的上表面时，测试卡由加强件所支撑并且保持不变形。

每个测试卡可实现为印刷电路板(PCB)，其包括中心区段以及整体被安装在中心区段的任一端上的第一端部区段和第二端部区段。第一插座接口和第二插座接口可沿着测试卡的上表面被设置在中心区段中，并且第一组导电焊盘和第二组导电焊盘可分别被设置在第一端部区段和第二端部区段的下表面上，并且被电耦合到第一插座接口和第二插座接口中的对应一个。加强件的每个测试接口也可包括中心区段以及被定位在中心区段的任一端上的第一端部区段和第二端部区段。另外，对应盆可被形成在加强件的上表面上、每个测试接口的中心区段内。以这种方式，每个测试卡的中心区段覆盖对应测试接口的盆，以使得盆形成热隔离腔。可在每个盆周围提供热密封垫圈。另外，每个测试卡的宽度可大于每个盆的宽度，以使得每个测试卡的中心区段的下表面在对应盆的周边处被加强件的至少一部分物理地支撑，从而使得当半导体芯片塞入到测试位点开口中时，每个测试卡保持基本上不变形。

至少一个射频连接器可被安装在每个测试卡的中心区段的中间附近并且被电耦合到插座接口。另外，至少一个射频连接器可被安装在对应盆内、于对应测试接口的中心区段的中间附近，所述至少一个射频连接器与对应测试卡的射频连接器配合。射频连接器可实现为一对连接器，诸如输入/输出对。

根据一个实施方案的用于测试从多个不同处置器中的选定一个接收的至少一个半导体芯片的测试头可包括净化箱、堆叠配置和测试电子器件。如本文所述，堆叠配置可包括的加强件、测试卡、插座接口、对接板和芯片插座。

附图说明

本发明以举例方式示出并且不受附图限制，在附图中，相似的附图号指示类似的元件。附图中的元件是为了简单和清楚而示出的，并且不必按比例绘制。

图1是根据本发明的一个实施方案所实现的被安装到运载车的测试头的透视图。

图2是被安装在图1的运载车上的测试头的透视图，所述测试头被定向和定位成根据垂直对接配置来连接4X处置器。

图3是根据本发明的一个实施方案的用于4X配置的图1的对接板的正交顶视图。

图4是透视图，其示出根据本发明的一个实施方案的用于具有4个测试位点开口的4X配置的图1的对接板与加强件之间的测试头的构造，所述测试头用于由4X处置器一次测试多达4个相同的半导体芯片。

图5是根据本发明的一个实施方案的图4的芯片插座的透视图，其更清楚地示出所述芯片插座的上表面的细节，以及在测试位点开口的对应一个处的对接板的下表面的透视图。

图6是图1的对接板的下表面的透视图，其示出被插入到对应的一对插座井中并且与对应的一对测试位点开口被对准定位的一对芯片插座。

图7是根据本发明的一个实施方案的图4的测试卡的上表面的透视图。

图8是根据本发明的一个实施方案的被安装有两个测试卡的图1的对接板的下表面的正交顶视图，其示出测试卡的下表面。

图9是根据本发明的一个实施方案的加强件的上表面的正交顶视图，其示出用于4X配置的一对测试接口中的每一个的更多细节。

图10是根据本发明的一个实施方案的被安装在印刷电路板上的测试电子器件的透视图，所述测试电子器件进一步被安装在加强件的下表面上并且与测试接口的对应一个电连接。

图11是透视图，其示出根据本发明的一个实施方案的用于具有8个测试位点开口的8X配置的对接板与加强件之间的测试头的构造，所述测试头用于测试多达8个相同的半导体芯片。

图12是根据本发明的一个实施方案的用于8X配置的图11的对接板的正交顶视图。

图13是透视图，其示出根据本发明的一个实施方案的用于具有16个测试位点开口的16X配置的对接板与加强件之间的测试头的构造，所述测试头用于测试多达16相同的半导体芯片。

图14是根据本发明的一个实施方案的用于16X配置的图13的对接板的正交顶视图。

图15是根据本发明的一个实施方案所实现的堆叠配置的局部透视图，所述堆叠配置包括图1和图4的对接板、芯片插座的对应一个，以及被安装到加强件的测试接口的对应一个的测试卡中的一个。

图16是根据本发明的一个实施方案的图15的堆叠配置的简化截面侧视图。

具体实施方式

本发明人已经认识到需要整合用于使用多个处置器测试相同半导体芯片的测试设备设计，以便为每个处置器提供更稳健且有效的测试配置，并且在热隔离和RF信号处理方面提供更有效的测试解决方案。因此，本发明人开发一种具有更灵活且稳健的形状因子的半导体测试系统，如本文进一步描述的。测试PCB被嵌入在对接板与加强件之间的堆叠配置内，以使得它在塞入力期间基本上不变形。另外，测试连接器从接收半导体芯片的插座接口纵向偏移，因此受到塞入力的影响最小，从而提供稳健性和长寿命。测试PCB具有统一的配置，所述配置可与多个处置器中的任何一个一起使用。测试PCB物理地和电气地连接测试接口，所述测试接口包括在堆叠配置中形成热隔离腔的盆，以使得每个被测芯片和测试PCB都与下层测试电子器件的冷却温度热隔离。每个测试PCB和对应测试接口以通用且统一的方式结合射频连接器，每个不同的处置器配置具有均匀间距，以避免附加的专门校准和调谐。

图1是根据本发明的一个实施方案所实现的被安装到运载车104的测试头102的透视图。运载车104使得测试头102能够在测试区域内传送，诸如传送到4X处置器202(图2)以及从4X处置器202传送，以便测试设计测试头102所针对的半导体芯片401(图4)。一对带有螺旋端盖的细长圆形手柄106被安装在测试头102的任一侧上，用于插入到运载车104的上支撑件110的相对槽108中。手柄106与槽108之间的界面使得测试头102能够被操纵到期望的测试位点和取向。尽管未明确示出，但是可移除销可被插入穿过槽108的顶部并进入圆形手柄106中，以便将测试头锁定到选定的旋转位置中，诸如0度、90度、270度或360度。运载车104包括下支撑件112，下支撑件112包括剪式千斤顶114和千斤顶曲柄116。在所示配置中，上支撑件110包括垂直臂，所述垂直臂被插入到下支撑件112的对应垂直臂中，以提供用于升高或降低测试头102的伸缩配置。槽108被形成在上支撑件110的垂直臂的上端处。剪式千斤顶114被安装到下支撑件112和上支撑件110的支撑托架，并且千斤顶曲柄116被操纵(例如，转动或弯曲)用于升高和降低测试头102。

测试头102被配置为直线形状的净化箱118，其内部空间容纳本文进一步描述的测试电子器件1002(图10)。净化箱118包括用于接收和提供交流(AC)电力的AC插座120以及用于与外部测试控制器(未示出)通信的一个或多个通信端口122，所述外部测试控制器诸如执行测试软件的计算机等。通信端口122可以是任何类型，诸如通用串行总线(USB)连接器和接口等，其提供测试电子器件1002与外部测试控制器之间的通信。净化箱118还包括多个风扇端口124，用于为容纳在其中的测试电子器件1002提供通风。风扇等(未示出)可被安装在净化箱118内的每个风扇端口124处，以便在测试期间建立气流，诸如至少一个风扇用于将空气吸入净化箱118中并且至少一个附加风扇将空气推出。通常，在测试操作期间，将测试电子器件1002产生的热从净化箱118中清除。另外，可为内部电源(未示出)提供电源风扇125，所述内部电源向容纳在净化箱118内的测试电子器件1002提供电力。

加强件126被安装为净化箱118的上表面，并且对接板128以堆叠配置1502(图15)被安装到加强件126的上表面上。图示的对接板128配置有测试区域130，测试区域130包括根据4X配置的四个测试位点开口132，用于从4X处置器一次接收多达4个半导体芯片401以进行测试，所述4X处置器诸如图2所示的4X处置器202。测试区域130可被设置在略微升高的平台134内，用于连接4X处置器202。如本文进一步描述的，可替代地，测试头102可根据2X配置、8X配置、16X配置等来配置。2X配置一次从2X处置器接收多达2个半导体芯片401或用于桌面测试，4X配置一次从4X处置器接收多达4个半导体芯片401以进行测试，8X配置一次从8X处置器(未示出)接收多达8个半导体芯片401以进行测试，并且16X配置一次从16X处置器(未示出)接收多达16个半导体芯片401以进行测试。对于每种不同的配置，净化箱118基本上是相同的，但是加强件126和对接板128根据每种不同配置的测试位点130的数量进行重新配置，如本文进一步描述的。针对每个测试位点的内部测试电子器件1002是相同的，并且针对每对测试位点130是重复的。

图2是被安装在运载车104上的测试头102的透视图，所述测试头102被定向和定位成根据垂直对接配置以连接4X处置器202。如图所示，测试头102已经从其直立位置旋转90度并且在槽108内朝向4X处置器202滑动，以使得在测试头102的顶表面处的对接板128连接4X处置器202的对应对接接口204。尽管未明确示出，但是出于在测试期间对准的目的，对准销可被设置在对接板128上，以便与对接接口204的对应对准孔对准。在垂直对接配置中，待测试的半导体芯片(例如，芯片401)被加载到对应处置器中。尽管未示出，但是水平对接的处置器也是已知的，其中测试头102保持在图1所示的水平位置。

图3是根据本发明的一个实施方案的用于4X配置的对接板128的正交顶视图。对接板128包括在测试区域130内(在升高的平台134内)的4个测试位点开口132的阵列，其中测试位点开口132被组织为两行304和两列306的测试位点开口132。行304彼此对齐并且通过适合于多个处置器的均匀行距UD被间隔开。示出和描述的每种配置包括两行，但是应理解，可设想单行或甚至多于两行，诸如对于更复杂配置的四行。每列306包括一对测试位点开口132，并且列306彼此通过用于4X配置的处置器特定列距离HD4被间隔开。处置器特定列距离HDX对于不同配置是不同的，其中“X”表示具体配置。换句话说，针对4X配置的处置器特定列距离为HD4，针对8X配置的处置器特定列距离为HD8，并且针对16X配置的处置器特定列距离为HD16。以这种方式，4X、8X和16X配置各自包括由均匀距离UD分开的两行，其中多个列由处置器特定距离HDX分开，所述处置器特定距离HDX取决于具体配置，如本文进一步描述的。即使对于相同的位点计数配置，多个处置器间距尺寸也是可能的，以考虑不同的处置器设备要求。

每个测试位点开口132通常为矩形形状，用于接收半导体芯片401中的对应一个以进行测试。对接板128连接4X处置器202以便将测试区域130内的测试位点开口132暴露于4X处置器202的操作部分，并且4X处置器202将一个或多个半导体芯片401中的每一个“塞入”到对应的测试位点开口132中以进行测试。在每列306中对准的虚线矩形框指示位于对接板128下方的测试印刷电路板(PCB)或“测试卡”404(图4)的相对位置，如本文进一步描述的。另外，与每列306中的测试位点开口132对准的一对虚线方形框指示位于对接板128下方并被插置于对应测试卡404与对接板128之间的芯片插座406(图4)的相对位置，如本文进一步描述的。对接板128还包括用于安装到加强件126的多个螺栓孔312。示出四个这样的螺栓孔312，但是可包括在任何合适位置的任何合适数量。对接板128还包括用于使对接板128与加强件126对准的一个或多个对准销314(用虚线示出，如被安装在对接板128的下表面上)。同样，示出四个这样的对准销314，但是可包括在任何合适位置的任何合适数量。

图4是分解透视图，其示出根据本发明的一个实施方案的用于具有4个测试位点开口132的4X配置的对接板128与加强件126之间的测试头102的构造，测试头102用于一次测试由4X处置器202提供的多达4个相同的半导体芯片401。一对电气-机械(E/M)测试接口402在加强件126的上表面上实现，包括用于对接板128的两列306的测试位点开口132中的每一列的一个测试接口402。因此，每个测试接口402包围并连接两个测试位点开口132。另外，提供一对测试卡404，其包括用于每个测试接口402的一个测试卡404，以使得每个测试卡404还包围并连接两个测试位点开口132。此外，为每个测试位点开口132提供芯片插座406，从而为每个测试卡404和每个对应的测试接口402提供一对芯片插座406。

在堆叠配置1502中，每个芯片插座406与对应的测试位点开口132对准并安装到对接板128的下表面，并且位于对应一个测试位点列306内的每对芯片插座406被夹置在或被插置于对接板128的下表面与对应一个测试卡404的上表面之间。每个测试卡404的上表面包括插座接口408，插座接口408连接在对应一个芯片插座406的下表面上所实现的测试卡接口602(图6)。每个测试卡404的下表面与对应一个测试接口402对准并连接。对接板128的下表面被安装到加强件126的上表面，从而将测试卡404与芯片插座406夹置在它们之间。4X配置包括两个测试接口402、两个对应测试卡404以及用于四个测试位点开口132的4个芯片插槽406。2X配置仅包括一个测试接口402和一个对应测试卡404以及两个芯片插槽406。图11所示的8X配置处置芯片401的数量是4X配置的两倍，所述8X配置包括四个测试接口402、四个对应测试卡404以及用于八个测试位点开口132的8个芯片插槽406，其中处置器特定距离HD8相应地进行修改。类似地，图13所示的16X配置处置芯片401的数量是8X配置的两倍，所述16X配置包括8个测试接口402、8个对应测试卡404以及用于16个测试位点开口132的16个芯片插座406，其中处置器特定距离HD16相应地进行修改。

对接板128以任何合适方式被安装到加强件126。如图所示，例如，几个螺栓420穿过对应螺栓孔312被插入并被拧入在加强件126的上表面上所设置的对应螺栓孔412中。加强件126还包括对准孔414，用于接收被设置在对接板128的下表面上的对准销314。所示的螺栓、螺栓孔、对准销和对准孔是出于说明目的示出的，其中可使用任何合适的数量和位置。在任何情况下，对接板128通过合适的对准和紧固机构与加强件126适当地被对准并牢固地被紧固到加强件126。

图5是根据本发明的一个实施方案的芯片插座406的透视图，其更清楚地示出所述芯片插座406的上表面的细节，以及在对应一个测试位点开口132处的对接板128的下表面的透视图。矩形的芯片插入插座502被形成在芯片插座406的上表面的大致中心处。芯片插入插座502的底表面包括芯片接口504，当被插入到芯片插入插座502中时，芯片接口504连接半导体芯片401的对应导电引脚。沿着芯片插入插座502的侧边缘形成多个通风孔506(例如，气孔)，所述通风孔506延伸穿过芯片插座406，以便在测试期间对半导体芯片401中和周围进行通风。多个对准销508在芯片插座406的上表面与下表面之间延伸穿过芯片插座406。在所示实施方案中，包括三个对准销508，每个对准销沿着芯片插入插座502的拐角与芯片插座406的对应拐角之间的对角线进行定位。应注意，四个拐角中的一个不包括对准销，以便在被插入到对接板128中时提供用于正确定向芯片插座406的对准键，如本文进一步描述。另外，沿着相同对角线和所有四个拐角，四个螺栓孔510延伸穿过芯片插座406的主体，用于将每个芯片插座406安装并物理地固定在对应测试卡404与对接板128之间。

每个测试位点开口132在对接板128的上表面和下表面之间一直延伸穿过对接板128。三个对准孔512恰好被设置在测试位点开口132的三个拐角的外侧，适于在芯片插座406被翻转并被插入在对接板128的下表面处以便与测试位点开口132对准时，接收对准销508。围绕测试位点开口132的对接板128的下表面包括插座井514，插座井514的宽度略大于芯片插座406的宽度，用于在芯片插座406被插入时物理地固定芯片插座406。另外，插座井514的深度被配置成与芯片插座406的宽度大致相同。在测试位点开口132的四个拐角外侧的插座井514中，设置有穿过对接板128的四个螺栓孔516，当被安装到对接板128时，四个螺栓孔516与穿过芯片插座406所设置的四个螺栓孔510对准。另外，在测试位点开口132的任一侧上的插座井514内提供细长的通风通道518，以在测试期间允许穿过测试位点开口132从4X处置器202到芯片401和到芯片401的任一侧以及到芯片插座406的下表面及其周围的流体连通(例如，空气)。

图6是对接板128的下表面的透视图，其示出被插入到对应的一对插座井514中并且与对应的一对测试位点开口132对准定位的一对芯片插座406。每个芯片插座406的下表面示出四个螺栓孔510，其与对接板128的四个螺孔516对准以便进行安装。还示出从每个芯片插座406的任一侧延伸以用于流体连通的通风通道518。每个芯片插座406的三个对准销508中的每一个从上表面延伸穿过芯片插座406的主体以在下表面下方延伸，以便与对应一个测试卡404的对应对准孔706(图7)对准。每个芯片插座406的下表面包括对应的测试卡接口602，其被电耦合到在每个芯片插座406的上表面上所设置的芯片接口504。尽管未在图6中明确示出，但是通风孔506延伸到芯片插座406的下表面以进行热分布。螺栓孔604的线性阵列被设置在对接板128上，用于将测试卡404安装到对接板128，如本文进一步描述。在测试卡404上提供两个开放的应用区域608，用于为特定于辅助芯片401的功能测试的每种测试卡设计唯一地添加定制电路。

尽管未明确示出，但是每个芯片插座406的上表面上的芯片接口504和下表面上的测试卡接口602可用被安装在芯片插座406的主体内的弹簧销阵列来实现。每个弹簧销可实现为圆柱形主体，其任一端上的导电接触销彼此电耦合。一个或两个接触销可以是弹簧加载的，具有相对尖锐的端部，以便与引脚或焊盘进行导电接触。以这种方式，形成芯片接口504的每个弹簧销的一端电连接半导体芯片401的对应引脚，以便将所述对应引脚电耦合到测试卡接口602的对应弹簧销的另一端。

图7是根据本发明的一个实施方案的测试卡404的上表面的透视图。测试卡404是印刷电路板(PCB)，其包括中心区段702以及在中心区段702的任一侧上被整体形成的两个端部区段704A和704B。中心区段702通过一对对准凹口712与两个端部区段704A和704B中的每一个分开。测试卡404的中心区段702还包括一对插座接口408，分别示出为插座接口408A和408B，用于连接两个对应的芯片插座406。每个插座接口408A和408B包括导电焊盘阵列，用于连接和电耦合到对应芯片插座406的测试卡接口602的对应导电引脚。如前所述，芯片插座406可包括弹簧销阵列，以使得当半导体芯片401被压入芯片插座406的芯片插入插座502时，半导体芯片401的每个引脚通过弹簧销阵列电耦合到插座接口408A或408B中对应一个的对应一个焊盘。沿着每个插座接口408的对应三个拐角之间的对角线设置三个对准孔706，用于在组装好的堆叠配置1502中接收对准销508中的对应一个。另外，沿着每个对角线朝向每个插座接口408A和408B的外角设置四个螺栓孔708，用于在组装好的配置中将测试卡404和对应的一对芯片插座406安装到对接板128。螺栓孔710的线性阵列被设置在测试卡404上，用于安装到对接板128，如本文进一步描述的。

图8是根据本发明一个实施方案的安装有两个测试卡404的对接板128的下表面的正交顶视图，其示出测试卡404的下表面。沿测试卡404的长度设置螺栓802的线性阵列，每个螺栓802穿过测试卡404的螺栓孔710被插入并进入对接板128的螺栓孔604中。另外，对于每个测试卡404，第一组4个螺栓804A被设置成穿过插座接口408A的四个螺栓孔708并穿过对应芯片插座406的四个螺栓孔510并进入对接板128的对应四个螺栓孔516中。类似地，第二组4个螺栓804B被设置成穿过插座接口408B的四个螺栓孔708并穿过对应芯片插座406的四个螺栓孔510并进入对接板128的对应四个螺栓孔516中。

为实现图8所示的组装好的配置，芯片插座406被插入到在对接板128下表面处所形成的芯片井514中，如图6所示，以便与对应的测试位点开口132对准，然后用螺栓802、804A和804B将测试卡404牢固地附接到对接板128，以使得经安装的芯片插座406在每个测试位点开口132处牢固地被夹置在或被插置于测试卡404与对接板128之间。在组装好的配置中，每个测试卡404的插座接口408A和408B与对应芯片插座406的测试卡接口602对准并且经电连接。应注意，在组装好的配置中，每个测试卡404的上表面基本上与对接板128的下表面齐平。

每个测试卡404的第一端部区段704A包括一个或多个导电焊盘阵列806A，并且每个测试卡404的第二端部区段704B也包括一个或多个导电焊盘阵列806B。导电焊盘806A被电耦合到位于测试卡404的PCB内的插座接口408A的导电焊盘，并且导电焊盘806B被电耦合到位于测试卡404的PCB内的插座接口408B的导电焊盘。另外，第一对射频(RF)连接器808A和第二对RF连接器808B被安装在每个测试卡404的中心区段702的下表面中间。通过测试卡404所处置，RF连接器808A对应于插座接口408A以针对一对测试位点开口132中的一个测试位点开口132，并且RF连接器808B对应于插座接口408B以针对另一个测试位点开口132。每对RF连接器808A和808B包括从半导体芯片401传送的RF输入和RF输出，以通过芯片接口504、测试卡接口602和对应的插座接口408进行测试。以这种方式，在测试期间，当待测试的每个半导体芯片401穿过测试位点开口132中的一个被塞入并进入芯片插入插座502以电连接对应芯片插座406的芯片接口504时，半导体芯片401的引脚(全部或用于测试的所选部分)的每个信号被传送到在每个测试卡404的下表面上所设置的导电焊盘806和RF连接器808(如果半导体芯片401承载RF信号，并且当半导体芯片401承载RF信号时)。

螺栓孔312和对准销314被示出位于对接板128的下表面上，用于与加强件126对准并安装到加强件126，如前所述。

图9是根据本发明的一个实施方案的加强件126的上表面的正交顶视图，其示出用于4X配置的一对测试接口402中的每一个的更多细节。每个测试接口402包括中心区段902以及位于中心区段902的任一端上的两个端部区段904A和904B。中心区段902通过一对对准凸片912与两个端部区段904A和904B中的每一个分开，所述一对对准凸片912在组装好的配置中与对应测试卡404的对准凹口712对准。每个测试接口402的第一端部区段904A包括具有一个或多个导电引脚阵列906A的一个或多个连接器905A，并且每个测试接口402的第二端部区段904B也包括具有一个或多个导电引脚阵列906B的一个或多个连接器905B。连接器905A和905B安装在PCB 907的上表面上，其中测试电子器件1002的附加部分被安装在PCB907的下表面上，如本文进一步描述。仅通过加强件126的开口示出PCB 907的一部分。中心区段902包括被形成在加强件126的上表面内的井或盆903。另外，第一对RF连接器908A和第二对RF连接器908B被安装在每个测试接口402的中心区段902的盆903的中间。另外，热密封垫圈910沿着加强件126的上表面被设置在围绕盆903的边缘的中心区段902中。

图8中所示的对接板128的下表面可向下定向，然后与图9的加强件126的上表面对准并被安装到其上表面。加强件126包括与对接板128的螺栓孔312对准的螺栓孔412。多个对准孔414与对接板128的对准销314对准。螺栓420被插入到对接板128的孔312中并被拧入加强件126的对应孔412中，以便将对接板128牢固地安装到加强件126。这种安装方法仅是示例性，并且可使用许多其他安装方法。

被安装在对接板128的下表面上的测试卡404通过对准凹口712和对准销钉912与加强件126的测试接口402对准。应注意，测试接口402各自被形成在加强件126的上表面下方，其中每个测试卡404与对应一个测试接口对准并被插入到对应一个测试接口中，以使得对接板128的下表面被安装成与加强件126的上表面齐平。在进行安装时，RF连接器808A和808B分别与对应的RF连接器908A和908B配合，并且每个测试卡404的导电焊盘806A和806B分别与对应测试接口402的导电引脚906A和906B对准并电耦合到导电引脚906A和906B。安装螺栓420或类似组件可用于将对接板128牢固地安装到加强件126。在进行安装时，测试卡404的导电焊盘806A和806B分别被压到测试接口402的导电引脚906A和906B上，以提供导电接口。以这种方式，被测试的每个半导体芯片401的引脚的电信号被传送到测试接口402并最终被传送到在净化箱118内的加强件126的下表面上所安装的测试电路1002。

当对接板128被安装到加强件126时，每个测试卡404的中心区段702的每个下表面的外周边物理地连接对应一个热密封垫圈910，以使得对应的盆903在每个测试卡404的中心区段702与加强件126之间形成腔。因此，在组装好的配置中，对应的一对芯片插座406定位在盆903的正上方。如本文进一步描述的，盆903的腔形成热隔离屏障，其将每个测试卡404的中心区段702的整个下表面以及因此每个芯片插座406的下表面与净化箱118的内部空间热隔离。换句话说，盆903将每个测试卡404的下表面与净化箱118内的热条件热隔离，以使得半导体芯片401(诸如在被冷却到过低温度或加热到过高温度时)的热测试更有效，因为每个半导体芯片401与净化箱118内的温度条件隔离(通常通过风扇或类似组件对净化箱118进行通风和冷却，以防止其中的测试电路1002被过度加热)。

图10是根据本发明的一个实施方案的被安装在PCB 907的下表面上的测试电子器件1002的透视图，测试电子器件1002进一步被安装在加强件126的下表面上并且与对应的一个测试接口402电连接。PCB 907延伸测试接口402的长度并且具有连接器1602A和1602B(图16)，连接器1602A和1602B通过加强件126分别与位于测试接口402的端部处的导电引脚906A和906B电连接。第一对RF连接器1006A(图16)与RF连接器908A电连接，并且第二对RF连接器1006B与RF连接器908B电连接。一对RF电缆1010A各自具有第一端和第二端，所述第一端被配置成与RF连接器1006A中的对应一个配合，所述第二端被电安装在PCB 907的第一测试电路区域1012A内。至少一个测试连接器1014A(示出两个)安装到PCB 907的测试电路区域1012A内，用于接收第一测试电路盒(未示出)。另一对RF电缆1010B各自具有第一端和第二端，所述第一端被配置成与连接RF连接器908B的对应一个RF连接器配合，所述第二端被电安装在PCB 907的第二测试电路区域1012B内。至少一个测试连接器(未示出)被安装到PCB 907的测试电路区域1012B内，用于接收第二测试电路盒1016B。

尽管未明确示出，但是应理解，被安装在PCB 907上的测试电路区域1012B内的用于接收第二测试电路盒1016B的每个测试连接器基本上与测试连接器1014A相同，并且另外从图中省略的第一测试盒基本上与第二测试电路盒1016B相同。以这种方式，第一测试电路盒被配置来连接用于测试半导体芯片401中的被插入到列306的一对测试位点开口132中的一个中的第一半导体芯片的每个电信号，并且第二测试电路盒1016B被配置来连接用于测试半导体芯片401中的被插入到列306的一对测试位点开口132中的另一个中的第二半导体芯片的每个电信号。对于2X、4X、8X和16X配置中的每一个，以基本上相同方式重复整个配置，以便针对测试位点开口132的每个列306连接并测试每对半导体芯片401。RF电缆对1010A和1010B中的每个RF电缆具有统一长度，以使得它们可被电耦合到对应测试电路区域1012A和1012B内的任何位置，而无需改变RF信号的特性，即使所述位点的位置和间距改变。

图11是分解透视图，其示出根据本发明的一个实施方案的用于具有8个测试位点开口132的8X配置的对接板1128与加强件1126之间的测试头1102的构造，测试头1102用于测试多达8个相同的半导体芯片401。8X配置类似于4X配置，除了修改为使用8X处置器而不是4X处置器202以一次测试多达8个半导体芯片401。因此，对接板1128类似于对接板128，除了包括用于接收多达8个半导体芯片401的8个测试位点开口132。测试位点开口132的两行304由与4X配置相同的均匀距离UD分开。然而，四个列306彼此被间隔开适合于8X处置器的处置器特定距离HD8。8个测试位点开口132的阵列被设置在测试区域1130内，测试区域1130类似于测试区域130，除了在延伸的升高平台1134内延伸以便于更大数量的测试位点开口132连接8X处置器。被安装在净化箱118顶部的加强件1126基本上类似于加强件126，除了配置有适合于8X配置的4个测试接口402而不是用于4X配置的仅2个测试接口402。配置在加强件1126上的4个测试接口402中的每一个基本上与针对4X配置所描述的测试接口相同，除了彼此被间隔开处置器特定距离HD8。螺栓1120、对接板螺栓孔1112、加强件螺栓孔1113和对准孔1114可以与图4所示方式类似的方式设置。

图12是根据本发明的一个实施方案的用于8X配置的对接板1128的正交顶视图。对接板1128包括8个测试位点开口132的阵列，它们在测试区域1130内被组织为两行1204和四列306，测试区域1130位于升高平台1134内。以与针对对接板128所描述方式类似的方式，行1204彼此对准并且以适合于多个处置器的均匀距离UD间隔开。除了包括两倍数量的测试位点开口132之外，8X配置的每行1204基本上与4X配置的行304相同。每列306基本上与先前针对4X配置所描述的列相同，除了两倍数量的列306以用于8X配置的处置器特定列距离HD8彼此间隔开。每列306以与4X配置的每列基本上相同的方式配置。示出螺栓孔1112，其与加强件1126的螺栓孔1113对准，并且对准销1214被设置在对接板1128的下表面上，用于插入到对准孔1114中。

图13是分解透视图，其示出根据本发明的一个实施方案的用于具有16个测试位点开口132的16X配置的对接板1328与加强件1326之间的测试头1302的构造，测试头1302用于测试多达16个相同的半导体芯片401。16X配置类似于4X和8X配置，除了修改为使用16X处置器以一次测试多达16个半导体芯片401。同样，对接板1328类似于对接板1128，除了包括用于接收多达16个半导体芯片401的16个测试位点开口132。测试位点开口130的两行304由与4X和8X配置相同的均匀距离UD分开。然而，八个列306彼此被间隔开适合于16X处置器的处置器特定距离HD16。16个测试位点开口132的阵列被设置在测试区域1330内，测试区域1330类似于测试区域130或1130，除了在延伸的升高平台1334内延伸以便于更大数量的测试位点开口132连接16X处置器。被安装在净化箱118顶部的加强件1326基本上类似于加强件1126，除了配置有适合于16X配置的8个测试接口402而不是用于4X或8X配置的仅2或4个测试接口402。被配置在加强件1326上的8个测试接口402中的每一个基本上与针对4X或8X配置所描述的测试接口相同，除了彼此被间隔开适合于16X处置器的特定距离HD16。螺栓1320、对接板螺栓孔1312、加强件螺栓孔1313和对准孔1314可以与图4所示方式类似的方式设置。

图14是根据本发明的一个实施方案的用于16X配置的对接板1328的正交顶视图。对接板1328包括16个测试位点开口132的阵列，它们在测试区域1330内被组织为测试位点开口132的两行1304和八列306，测试区域1330位于升高平台1334内。以与针对对接板1128所描述方式类似的方式，行1304彼此对准并且以适合于多个处置器的均匀距离UD间隔开。除了包括两倍数量的测试位点开口132之外，16X配置的每行1304与8X配置的行304基本上相同。每列306基本上与先前针对8X配置所描述的列相同，除了两倍数量的列306以用于16X配置的处置器特定列距离HD16彼此间隔开。每列306以与4X和8X配置的每列基本上相同的方式配置。示出螺栓孔1112，其与加强件1326的螺栓孔1313对准，并且对准销1414被设置在对接板1328的下表面上，用于插入到对准孔1314中。

测试头102、1102和1302各自被配置用于测试相同半导体芯片(例如，相同类型的半导体芯片401)的副本，除了测试头102一次测试多达4个芯片，测试头1102一次测试多达8个芯片，并且测试头1302一次测试多达16个芯片。对于每种配置，净化箱118是基本上相同的，除了加强件126用于测试头102，加强件1126用于测试头1102，并且加强件1326用于测试头1302。除了用不同数量的基本上相同的测试接口402实现之外，加强件126、1126和1326彼此类似。对接板128、1128和1328彼此类似，除了用不同数量的测试位点开口132实现，用于连接不同处置器中的对应一个以测试对应数量的半导体芯片401。

对于不同配置(2X、4X、8X、16X)中的每一个，芯片插座406中的每一个基本上相同，其中不同配置之间的唯一差异是所使用的芯片插座的数量。每种不同配置中的每个测试卡404彼此相同，因为每个测试卡404是根据“统一”卡配置来配置的，其中不同配置之间的唯一差异是所包括的测试卡的数量。术语“统一”被定义为表示基本上相同并且可互换。每种不同配置中的每个测试接口402彼此相同，因为每个测试接口402是根据统一接口配置来配置的，其中不同配置之间的唯一差异是所包括的测试接口的数量。不同配置的每列中的测试电子器件1002彼此相同，其中不同配置之间的唯一差异是包括在净化箱118内的测试电子器件的数量。

在制造新的半导体芯片(未示出)时，为测试新的半导体芯片而设计和制造新的测试卡(例如，测试卡404)和新的测试电子器件(例如，测试电子器件1002)。一旦制造完成，新的测试卡和测试电子器件可用于2X、4X、8X和16X配置中的每一种。如果新半导体芯片具有基本相同的尺寸和形状，也可使用对接板128、1128和1328。否则，制造新的对接板。只有当新的芯片的输入/输出(I/O)引脚模式不同时，才需要新的芯片插座。只要导电引脚906A和906B和/或RF连接器908A和908B足以用于新的芯片，就可使用测试接口402。如果测试接口402是合适的，则加强件126、1126和1326可用于新的芯片。净化盒118可用于新的芯片。

图15是根据本发明的一个实施方案实现的堆叠配置1502的概念和局部透视图，堆叠配置1502包括对接板128、对应的一个芯片插座406以及被安装到加强件126的对应一个测试接口402的测试卡404中的一个。还示出芯片401，其已经通过用于测试芯片401的4X处置器202的臂1504被插入或塞入到对应一个测试位点开口132中。对接板128、芯片插座406、臂1504和测试卡404以虚线示出，以便更清楚地示出塞入芯片401对堆叠配置1502的影响。臂1504的向下力将芯片401压到芯片插座406上，从而压在测试卡404的插座接口408上。然而，塞入力未被施加到导电焊盘806A和806B或导电引脚906A和906B。测试卡404的外周边在测试接口402的外周处由加强件126完全支撑，从而有效地提供硬停止，以使得测试卡404接收压缩力并因此不移动并保持基本上不变形。另外，如图8所示，一组螺栓804A和804B将测试卡404牢固地安装到对接板128，然后通过螺栓420将对接板128牢固地安装到加强件126，以使得塞入力最终被分布到加强件126。此外，焊盘806A/806B和引脚906A/906B从塞入有半导体芯片40的测试位点开口132偏移，并且因此不与施加塞入力的臂1504直接对准。因此，塞入力对导电焊盘806A和806B以及导电引脚906A和906B的影响可忽略不计，从而提供更稳健的配置。

图16是根据本发明的一个实施方案的堆叠配置1502的简化截面侧视图。省略一些细节，以使得可更清楚地示出重要部件，包括例如通过PCB 907被安装在加强件126的下表面处的测试电子器件1002被大大简化。如前所述，在堆叠配置1502中，一对芯片插座406(示出为芯片插座406A和406B)被夹置在对接板128与测试卡404之间，并且测试卡404被夹置在对接板128与加强件126之间。第一处置器臂1504A已经将第一芯片401A塞入到测试卡404的第一测试位点开口132A中，并且第二处置器臂1504B已经将第二芯片401B塞入到第二测试位点开口132B中。位于第一芯片插座406A的下表面上的测试卡接口602A连接位于测试卡404的上表面上的第一插座接口408A，并且位于第二芯片插座406B的下表面上的测试卡接口602B连接位于测试卡404的上表面上的第二插座接口408B。另外，连接器905A和905B的导电引脚906A和906B被示出为物理地连接测试卡404的下表面，以便分别电耦合到导电焊盘806A和806B(图16中未示出)。导电引脚906A和906B被布线在PCB 907上，以便分别将每个半导体芯片401A和401B的信号传送到测试电子器件1002。此外，测试卡404的RF连接器808A和808B分别与对应测试接口402的对应RF连接器908A和908B配合，并且RF连接器908A和908B分别被电耦合到测试电子器件1002的RF连接器1006A和1006B。

一组箭头1602示出温度变体的应用，诸如应用热和/或冷到指定的测试温度。在被塞入到测试位点开口132A和132B中之前，可将芯片401A和401B预加热或预冷却到适当温度。被形成在插槽井514中的通风通道518允许来自测试位点开口132A和132B的施加温度在芯片插座406A和406B周围的连通并进入对应的芯片插入插座502，以使得芯片401A、401B保持在测试温度。另外，芯片插座406A、406B的通风孔506允许施加温度在每个芯片401A、401B中和周围的连通。在许多常规配置中，测试电子器件(例如，测试电子器件1002)被安装在测试PCB和/或加强件的下侧，以提供倾向于改变DUT(例如，芯片401A和401B)的温度的温度梯度。然而，在所示配置中，在加强件126的上表面上被形成为测试接口402的一部分的盆903在测试卡404的中心区段702的下表面与测试电子器件1002之间提供热隔离屏障。例如，测试电子器件1002在净化箱118内被冷却，否则当在较高温度水平下测试时，测试电子器件1002将从测试卡404和芯片401A、401B吸走热。相反，芯片401A、401B与测试电子器件1002热隔离，以使得芯片401A、401B可被加热或冷却到任何期望的测试温度，同时测试电子器件1002在测试过程期间保持适当冷却。

提供本说明书以使得本领域的普通技术人员能够在特定应用和对应要求的情形下制造和使用本发明。然而，本发明并不旨在限于本文示出和描述的特定实施方案，而是符合与本文所公开的原理和新颖特征一致的最宽范围。许多其他版本和变化是可能的和预期的。本领域技术人员应理解，在不脱离本发明的精神和范围的情况下，他们可以容易地使用所公开的概念和具体实施方案作为设计或修改其他结构的基础，以提供与本发明的目的相同的目的。

Claims (24)

1.一种用于多个半导体芯片的测试系统，其包括：

对接板，所述对接板具有上表面、下表面和多个测试位点开口，所述多个测试位点开口被布置为至少一行和M列的测试位点开口的阵列，每个所述测试位点开口用于接收所述多个半导体芯片中的对应一个以进行测试；

M个测试卡，每个测试卡具有能与多个不同处置器中的任何一个一起使用的统一卡配置，每个测试卡具有物理地连接所述对接板的所述下表面并且与所述M列的测试位点开口中的对应一个对准的上表面，其中每个测试卡的所述上表面包括至少一个插座接口，所述至少一个插座接口与所述至少一行的测试位点开口中的对应一个对准，并且每个测试卡具有的下表面包括被电耦合到所述至少一个插座接口中的每一个并且沿着每个所述测试卡的长度从所述至少一个插座接口中的每一个纵向偏移的多个导电焊盘；

多个芯片插座，每个芯片插座被插置于所述对接板与所述M个测试卡中的对应测试卡之间，用于将所述多个半导体芯片中的一个的焊盘电耦合到所述对应测试卡的所述至少一个插座接口中的对应一个；

加强件，所述加强件具有上表面和下表面，所述加强件的所述上表面包括M个测试接口，其中所述M个测试接口中的每一个包括多个导电引脚，用于电连接所述多个测试卡中的对应一个的所述导电焊盘；以及

测试电子器件，所述测试电子器件被安装在所述加强件的所述下表面处并且电连接所述M个导电引脚，以实现与所述多个半导体芯片中的每一个的电连通。

2.如权利要求1所述的测试系统，其中所述M列由对于多个处置器中的每一个唯一的处置器特定距离所分开，并且其中所述M个测试卡中的每一个具有统一配置，所述统一配置能在针对所述多个处置器中的任一个所配置的测试系统内用于测试给定的半导体芯片配置。

3.如权利要求2所述的测试系统，其中所述至少一行包括由均匀距离所分开的两行，所述均匀距离对于包括4X处置器的多个处置器中的每一个是共同的，并且其中所述M列包括两个列，所述两个列彼此由用于连接所述4X处置器的4X配置的第一处置器特定距离所分开。

4.如权利要求2所述的测试系统，其中所述至少一行包括由均匀距离所分开的两行，所述均匀距离对于包括8X处置器的多个处置器中的每一个是共同的，并且其中所述M列包括四个列，所述四个列彼此由用于连接所述8X处置器的8X配置的第二处置器特定距离所分开。

5.如权利要求2所述的测试系统，其中所述至少一行包括由均匀距离所分开的两行，所述均匀距离对于包括16X处置器的多个处置器中的每一个是共同的，并且其中所述M列包括八个列，所述八个列彼此由用于连接所述16X处置器的16X配置的第三处置器特定距离所分开。

6.如权利要求1所述的测试系统，其中所述M个测试卡中的每一个的所述下表面物理地连接所述加强件的所述上表面的至少一部分，以使得当所述多个半导体芯片中的每一个被压入所述多个芯片插座中的对应一个中以相应地压靠所述M个测试卡中的每一个的所述上表面时，所述M个测试卡中的所述每一个由所述加强件所支撑并且保持不变形。

7.如权利要求1所述的测试系统，其中：

所述M个测试卡中的每一个包括印刷电路板，所述印刷电路板包括中心区段以及整体地被安装在所述中心区段的任一端上的第一端部区段和第二端部区段，其中所述至少一个插座接口包括沿着所述对应测试卡的所述上表面被设置在所述中心区段中的第一插座接口和第二插座接口；并且

所述多个导电焊盘包括被设置在所述第一端部区段的下表面上并被电耦合到所述第一插座接口的第一组导电焊盘，以及所述多个导电焊盘包括被设置在所述第二端部区段的下表面上并被电耦合到所述第二插座接口的第二组导电焊盘。

8.如权利要求1所述的测试系统，其中：

所述M个测试卡中的每一个包括印刷电路板，所述印刷电路板包括中心区段以及整体地被安装在所述印刷电路板的所述中心区段的任一端上的第一端部区段和第二端部区段，其中所述至少一个插座接口包括沿着所述对应测试卡的所述上表面被设置在所述印刷电路板的所述中心区段中的第一插座接口和第二插座接口；

所述加强件的所述M个测试接口中的每一个包括中心区段以及被定位在所述M个测试接口中的每一个的所述中心区段的任一端上的第一端部区段和第二端部区段，其中M个盆中的对应一个被形成在所述加强件的所述上表面上、于所述M个测试接口中的每一个的所述中心区段内；并且

所述M个测试卡中的每一个的所述中心区段覆盖所述M个测试接口中的对应一个的所述盆，以使得每个所述盆形成热隔离腔。

9.如权利要求8所述的测试系统，其还包括多个热密封垫圈，每个热密封垫圈被安装在所述加强件的所述M个测试接口中的对应一个的所述中心区段内、包围所述M个盆中的对应一个并且连接所述M个测试卡中的对应一个的所述下表面。

10.如权利要求8所述的测试系统，其中所述M个测试卡中的每一个的宽度大于所述M个盆的宽度，以使得所述M个测试卡中的每一个的所述印刷电路板的所述中心区段的下表面在所述M个盆中的对应一个的周边处由所述加强件的至少一部分物理地被支撑，从而使得当所述多个半导体芯片被塞入到所述测试位点开口中时，所述M个测试卡中的每一个保持基本上不变形。

11.如权利要求1所述的测试系统，其中：

所述M个测试卡中的每一个包括：

印刷电路板，所述印刷电路板包括中心区段以及整体地被安装在所述印刷电路板的所述中心区段的任一端上的第一端部区段和第二端部区段；以及

至少一个第一射频连接器，所述至少一个第一射频连接器被安装在所述M个测试卡中的每一个的所述印刷电路板的所述中心区段的中间附近，并且被电耦合到所述至少一个插座接口；并且

所述加强件的所述M个测试接口中的每一个包括：

中心区段以及被定位在所述M个测试接口中的每一个的所述中心区段的任一端上的第一端部区段和第二端部区段，其中M个盆中的对应一个被形成在所述加强件的所述上表面上、于所述M个测试接口中的每一个的所述中心区段内；以及

至少一个第二射频连接器，所述至少一个第二射频连接器被安装在所述M个盆中的对应一个内、于所述M个测试接口中的对应一个的所述中心区段的中间附近，所述至少一个第二射频连接器与所述对应测试卡的所述至少一个第一射频连接器配合。

12.如权利要求1所述的测试系统，其中：

所述M个测试卡中的每一个包括：

印刷电路板，所述印刷电路板包括中心区段以及整体地被安装在所述印刷电路板的所述中心区段的任一端上的第一端部区段和第二端部区段，其中所述至少一个插座接口包括沿着所述对应测试卡的所述上表面被设置在所述印刷电路板的所述中心区段中的第一插座接口和第二插座接口；以及

第一射频连接器对以及第二射频连接器对，所述第一射频连接器对被安装在所述M个测试卡中的每一个的所述印刷电路板的所述中心区段的中间附近，并且被电耦合到所述第一插座接口，所述第二射频连接器对被安装在所述M个测试卡中的每一个的所述印刷电路板的所述中心区段的所述中间附近，并且被电耦合到所述第二插座接口；并且

所述加强件的所述M个测试接口中的每一个包括：

中心区段以及被定位在所述M个测试接口中的每一个的所述中心区段的任一端上的第一端部区段和第二端部区段；以及

第三射频连接器对以及第四射频连接器对，所述第三射频连接器对被安装在所述M个测试接口中的每一个的所述中心区段的中间附近，所述第三射频连接器对与所述对应测试卡的所述第一射频连接器对配合，所述第四射频连接器对被安装在所述M个测试接口中的每一个的所述中心区段的所述中间附近，所述第四射频连接器对与所述对应测试卡的所述第二射频连接器对配合。

13.一种用于测试从多个不同处置器中的选定处置器接收的至少一个半导体芯片的测试头，其包括：

净化箱；

堆叠配置，所述堆叠配置包括：

加强件，所述加强件形成所述净化箱的一侧，所述加强件具有上表面和下表面，其中所述加强件的所述上表面包括具有多个导电引脚的测试接口，并且其中所述测试接口具有针对所述多个不同处置器中的任何一个相同的统一接口配置；

测试卡，所述测试卡具有能与所述多个不同处置器中的任何一个一起使用的统一卡配置，所述测试卡具有上表面并且具有下表面，所述测试卡的所述上表面包括插座接口，所述测试卡的所述下表面包括被电耦合到所述插座接口并且与所述加强件的所述上表面的所述多个导电引脚物理地且电气地连接的多个导电焊盘；

其中所述测试卡的所述插座接口和所述多个导电焊盘彼此沿着所述测试卡的长度纵向偏移；

对接板，所述对接板具有用于连接所述选定处置器的上表面，具有用于连接被插置于所述对接板与所述加强件之间的所述测试卡的所述上表面的下表面，并且具有用于接收所述至少一个半导体芯片中的一个以进行测试的测试开口；及

芯片插座，所述芯片插座被插置于所述对接板与所述测试卡之间，用于将所述至少一个半导体芯片中的所述一个的引脚电耦合到所述测试卡的所述插座接口；以及

测试电子器件，所述测试电子器件在所述净化箱内被安装到所述加强件的所述下表面，并且与所述导电引脚电连接，以便与所述至少一个半导体芯片中的一个连通。

14.如权利要求13所述的测试头，其中：

所述对接板具有多个测试开口，所述多个测试开口被布置成M列的测试开口，其中M是唯一的，以使得所述M列的测试开口由对于所述多个处置器中的每一个唯一的处置器特定距离所分开；并且

其中所述堆叠配置包括M个测试卡，其中对于所述M列的测试开口中的每一个包括一个测试卡，其中所述M个测试卡中的每一个具有能在针对所述多个处置器中的任何一个配置的所述堆叠配置内所使用的所述统一卡配置。

15.如权利要求14所述的测试头，其中所述M列包括两个列，所述两个列彼此由用于连接4X处置器的4X配置的第一处置器特定距离所分开。

16.如权利要求14所述的测试头，其中所述M列包括四个列，所述四个列彼此由用于连接8X处置器的8X配置的第二处置器特定距离所分开。

17.如权利要求14所述的测试头，其中所述M列包括八个列，所述八个列彼此由用于连接16X处置器的16X配置的第三处置器特定距离所分开。

18.如权利要求13所述的测试头，其中所述测试卡的所述下表面物理地连接所述加强件的所述上表面的至少一部分，以使得当所述半导体芯片被压入所述芯片插座中以相应地压靠所述测试卡的所述上表面时，所述测试卡由所述加强件所支撑并且保持基本上不变形。

19.如权利要求13所述的测试头，其中：

所述测试卡包括印刷电路板，所述印刷电路板包括中心区段以及第一端部区段和第二端部区段，其中所述插座接口包括被设置在所述测试卡的所述印刷电路板的所述中心区段内的第一插座接口和第二插座接口；并且

所述多个导电焊盘包括被设置在所述第一端部区段的下表面上并被电耦合到所述第一插座接口的第一组导电焊盘，以及所述多个导电焊盘包括被设置在所述第二端部区段的下表面上并被电耦合到所述第二插座接口的第二组导电焊盘。

20.如权利要求13所述的测试头，其中：

所述测试卡包括印刷电路板，所述印刷电路板包括中心区段以及第一端部区段和第二端部区段，其中所述插座接口包括被设置在所述测试卡的所述印刷电路板的所述中心区段内的第一插座接口和第二插座接口；

所述测试接口包括具有中心区段和一对端部区段的接口，其中盆被形成在所述加强件的所述上表面上、于所述测试接口包括的所述接口的所述中心区段内；并且

所述测试卡的所述印刷电路板的所述中心区段覆盖所述盆，以便在所述测试电子器件与所述测试卡的所述下表面之间形成热隔离腔。

21.如权利要求20所述的测试头，其还包括热密封垫圈，所述热密封垫圈被设置在所述加强件的所述上表面上、包围所述盆并且与所述测试卡的所述下表面物理地连接，以便热密封所述热隔离腔。

22.如权利要求20所述的测试头，其中所述测试卡的宽度大于所述盆的宽度，以使得所述测试卡的所述印刷电路板的所述中心区段的下表面物理地连接所述加强件的所述上表面的至少一部分以包围所述盆，从而使得当所述半导体芯片被压入所述芯片插座中时，所述测试卡由所述加强件所支撑并且保持基本上不变形。

23.如权利要求20所述的测试头，其还包括：

所述测试卡的所述印刷电路板的所述第一端部区段和所述第二端部区段中的每一个的下表面包括所述多个导电焊盘，所述多个导电焊盘被电耦合到所述测试卡的所述插座接口；并且

其中所述测试接口的所述接口的所述一对端部区段中的每一个的上表面包括多个测试导体，所述多个测试导体电连接所述测试卡的所述多个导电焊盘。

24.如权利要求13所述的测试头，其中：

所述测试卡包括：

印刷电路板，所述印刷电路板包括中心区段以及第一端部区段和第二端部区段；以及

至少一个第一射频连接器，所述至少一个第一射频连接器被安装在所述测试卡的所述印刷电路板的所述中心区段的中间附近并且被电耦合到所述插座接口；并且

所述测试接口包括：

中心区段以及第一端部区段和第二端部区段，其中盆被形成在所述加强件的所述上表面上、于所述测试接口的所述中心区段内；以及

至少一个第二射频连接器，所述至少一个第二射频连接器被安装在所述盆内、于所述测试接口的所述中心区段的中间附近，所述至少一个射频连接器与所述测试卡的所述至少一个第一射频连接器配合。

Images