CN105849572A - 半导体芯片检测装置 - Google Patents

半导体芯片检测装置 Download PDF

Info

Publication number
CN105849572A
CN105849572A CN201480054210.7A CN201480054210A CN105849572A CN 105849572 A CN105849572 A CN 105849572A CN 201480054210 A CN201480054210 A CN 201480054210A CN 105849572 A CN105849572 A CN 105849572A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor chips
detection device
mentioned
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480054210.7A
Other languages
English (en)
Other versions
CN105849572B (zh
Inventor
张泰永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTS Co Ltd
Original Assignee
NTS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTS Co Ltd filed Critical NTS Co Ltd
Publication of CN105849572A publication Critical patent/CN105849572A/zh
Application granted granted Critical
Publication of CN105849572B publication Critical patent/CN105849572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开一种半导体芯片检测装置。所公开的本发明包括：包括：导板，在所述导板的下部形成放置槽；基板，与导板的下部结合相结合，在所述基板的上部安装上部半导体芯片，并使得上部半导体芯片位于放置槽内；上部插座，向所述上部插座的上部突出形成上部弹簧针，所述上部弹簧针以与基板的下部图案相接触的状态与导板的下部相结合，在所述上部插座的下部以突出的方式形成下部弹簧针；以及下部插座，与下部弹簧针相接触的下部半导体芯片放置于下部插座的上部。

Description

半导体芯片检测装置
技术领域
本发明涉及一种半导体芯片检测装置，更详细地，本发明涉及在用于辨别半导体芯片是否合格的测试过程中所使用的半导体芯片检测装置。
背景技术
通常，当制造电子产品时所使用的半导体芯片将经过用于辨别半导体芯片是否合格的测试过程，通过如上所述的测试过程，可确保半导体芯片的电特性及可靠性。
为了进行如上所述的测试而使用的半导体芯片检测装置包括板、插座、加压部等，上述板用于设置半导体芯片，上述插座借助半导体芯片的端子和销与板的一面相接触，上述加压部用于向插座方向弹性支撑半导体芯片。
根据如上所述的半导体芯片检测装置，加压部弹性支撑半导体芯片，使得上述半导体芯片以被固定的方式位于规定位置，插座用于与半导体芯片传接电信号。
与本发明相关的现有文献有韩国公开特许第10-2013-0071038号(公开日：2013年06月28日)，上述现有文献公开了半导体芯片测试用插座。
发明内容
技术问题
本发明的目的在于提供一种可稳定地维持半导体芯片的测试效率的半导体芯片检测装置。
解决问题的手段
本发明的半导体芯片检测装置，包括：导板，在上述导板的下部形成有放置槽；基板，与上述导板的下部结合相结合，在上述基板的上部安装上部半导体芯片，并使得上部半导体芯片位于上述放置槽内；上部插座，向上述上部插座的上部突出形成上部弹簧针，上述上部弹簧针以与上述基板的下部图案相接触的状态与上述导板的下部相结合，在上述上部插座的下部以突出的方式形成下部弹簧针；以及下部插座，与上述下部弹簧针相接触的下部半导体芯片放置于上述下部插座的上部。
并且，优选地，在上述导板的上部上下贯通地形成开闭槽，上述开闭槽与上述放置槽相连通，在上述开闭槽内设置加压部件，上述加压部件用于向下部方向弹性支撑位于上述放置槽的上部半导体芯片。
并且，优选地，上述加压部件包括：盖部，与上述开闭槽相结合；以及加压件，位于上述盖部和上述上部半导体芯片之间，用于向下部方向弹性支撑上述上部半导体芯片。
并且，优选地，上述加压件包括：加压板，以可升降的方式设置于上述盖部和上述上部半导体芯片之间，用于向下部方向对上述上部半导体芯片进行加压；以及弹性部件，设置于上述盖部和上述加压板之间，提供用于向下部方向对上述加压板进行加压的弹力。
并且，优选地，在与上述上部半导体芯片的中心处于同一条直线上的上述加压板的中心位置、以及以上述加压板的中心位置为基准隔开相同间距的上述加压板的外围形成多个上述设置槽。
并且，优选地，本发明还包括紧固部件，上述紧固部件用于贯通上述上部插座和上述基板的边缘部位，并使上述上部插座和上述基板与上述导板的下部相结合。
并且，优选地，上述上部弹簧针和上述下部弹簧针沿着上述上部插座的上下部边缘排列成多个列。
并且，优选地，在上述上部插座的下部边缘部位向下部突出形成多个对准销，在上述下部插座的上表面形成凹陷的插入槽，使得上述对准销对应插入于上述插入槽。
发明的效果
根据本发明的半导体芯片检测装置，不仅可抑制上部半导体芯片与上部插座之间连接不良，而且，可通过缓冲在对半导体芯片的性能进行测试时所产生的冲击，防止装置及半导体芯片受损，由此可稳定地维持半导体芯片的测试效率。
附图说明
图1为用于示出本发明一实施例的半导体芯片检测装置的各个结构分离的状态的分解立体图。
图2为用于示出本发明一实施例的半导体芯片检测装置的各个结构相结合的状态的结合立体图。
图3为用于示出在本发明一实施例的半导体芯片检测装置的各个结构相结合的状态下的半导体芯片检测装置的底面的后视立体图。
图4为用于示出本发明一实施例的半导体芯片检测装置的各个结构相结合的状态的结合剖视图。
具体实施方式
以下，参照附图，说明本发明的半导体芯片检测装置的一实施例。为了便于对本发明进行说明并明确对本发明的说明，有可能夸张地示出为了便于说明而在附图中示出的线的厚度及结构要素的大小等。并且，后述的用语作为考虑到其在本发明中的功能而定义的用语，上述用语的含义可根据使用人员和应用人员的意图或惯例而不同。所以，应以本说明书的全文内容为基础来对如上所述的用语进行定义。
图1为用于示出本发明一实施例的半导体芯片检测装置的各个结构分离的状态的分解立体图，图2为用于示出本发明一实施例的半导体芯片检测装置的各个结构相结合的状态的结合立体图。
并且，图3为用于示出在本发明一实施例的半导体芯片检测装置的各个结构相结合的状态下的半导体芯片检测装置的底面的后视立体图，图4为用于示出本发明一实施例的半导体芯片检测装置的各个结构相结合的状态的结合剖视图。
参照图1至图4，本发明的半导体芯片检测装置包括导板100、基板200、上部插座300以及下部插座400。
导板100起到用于放置半导体芯片10的本体的作用。在如上所述的导板100的下部形成凹陷的放置槽110，从而可使作为检测对象的上部半导体芯片10的上端插入于上述放置槽110。
放置槽110形成与上部半导体芯片10的形状相对应的形状，上述放置槽110的深度可与上部半导体芯片10的上下厚度相同或相似。
而且，在导板100的上部贯通地形成开闭槽120，上述开闭槽120用于使盖部130和加压部件130、140插入于上述开闭槽120。
开闭槽120与放置槽110上下连通。在本实施例的例示中，开闭槽120包括：第一开闭槽121，用于使加压部件130、140插入于第一开闭槽121；第二开闭槽125，用于使盖部130插入于第二开闭槽125。
第一开闭槽121与放置槽110上下连通，上述第一开闭槽121的宽度可与放置槽110的宽度相同或相似。加压部件130、140插入于如上所述的第一开闭槽121。
在如所上述的放置槽110和第一开闭槽121之间，可形成凸台115。凸台115在形成有放置槽110和第一开闭槽121的导板100的内周面以突出的方式形成，上述凸台115形成于放置槽110和第一开闭槽121之间，从而划分放置槽110和第一开闭槽121之间。
插入于放置槽110的上部半导体芯片10的上部边缘部位卡止于以如上所述的方式形成的凸台115的下部，加压部件130、140卡止于凸台115的上部，更具体地，后述的加压件140的加压板141的边缘部位卡止于上述凸台115的上部。
即，上部半导体芯片10和加压板141隔着凸台115分别插入于放置槽110和第一开闭槽121，因凸台115的厚度，上述上部半导体芯片10和加压板141相互隔开规定间距。
第二开闭槽125与第一开闭槽121上下连通，上述第二开闭槽125的宽度大于放置槽110的宽度及第一开闭槽121的宽度。因第二开闭槽125和第一开闭槽121之间的宽度差，在以如上所述的方式形成的第二开闭槽125和第一开闭槽121之间形成台阶部，插入于第二开闭槽125的盖部130的边缘部位卡止于如上所述的台阶部。
另一方面，开闭槽120，更具体地在第一开闭槽121内设置用于向下部弹性支撑位于放置槽10的上部半导体芯片10的加压部件130、140。如上所述的加压部件130、140包括：盖部130，用于对开闭槽120的上部进行开闭；以及加压件140，用于弹性支撑上部半导体芯片10。
加压件140起到向下部弹性支撑上部半导体芯片10的作用，上述加压件140包括加压板141及弹性部件142。
加压板141具有与开闭槽120的形状相对应的形状，上述加压板141以可升降的方式设置于开闭槽120内。如上所述的加压板141利用由弹性部件142所提供的弹力对上部半导体芯片10的上部进行加压。
在本实施例中例示了加压板141分为上部和下部两个部分，加压板141的上部的宽度大于加压板141的下部的宽度。如上所述的加压板141以加压板141的上部插入于第一开闭槽121、加压板141的下部可经由被凸台115包围的通道的方式形成。
由此，加压板141的下部可经由被凸台115包围的通道并向放置槽10的内部突出，借助上述加压板141的升降，可调整加压板141的下部的突出程度。
以如上所述的方式设置的加压板141向下部对位于放置槽110的上部半导体芯片10的上部进行加压，如上所述的加压板141的加压力由弹性部件142的弹力提供。
在如上所述的加压板141形成一个或多个设置槽141a。设置槽141a从加压板141的上部侧到下部侧上下凹陷而成，弹性部件142夹在如上所述的设置槽141a。
在本实施例中例示了在与上部半导体芯片10的中心处于同一条直线上的加压板141的中心位置以及以上述加压板141的中心位置为基准隔开相同间距的上述加压板141的外围形成多个设置槽141a。
弹性部件142设置于盖部130和加压板141之间，上述弹性部件142以夹在设置槽141a的方式设置于加压板141。在本实施例中例示了弹性部件142为可沿着上下方向压缩或拉伸的螺旋弹簧。
由此，弹性部件142的上端由盖部130的下端支撑，弹性部件142的下端则在设置槽141a的内部由加压板141支撑。
以如上所述的方式设置的弹性部件142以弹性部件142的上端由盖部130支撑的状态提供向下部方向对加压板141进行加压的弹力。
通过如上所述的弹性部件142的作用，向下部方向对加压板141进行加压，使得上述加压板141紧贴上部半导体芯片10的上端，并对上部半导体芯片10进行加压，从而可抑制上部半导体芯片10移动。
由此，可使上部半导体芯片10稳定地固定在放置槽110内而不移动。
基板200和上部插座300一同与导板100的下部相结合。在如上所述的基板200的上表面安装作为检测对象的上部半导体芯片10。此时，上部半导体芯片10的外部端子与形成于基板200的图案电连接。
而且，在放置槽110的下部形成宽度更大的扩张部位，以使基板200的上端插入于上述放置槽110，在使得上述宽度更大的扩张部位引导基板200的设置部位的同时，可使基板200稳定地与导板100的下部相结合。
上部插座300以紧贴基板200的下部的状态，借助紧固部件B来与导板100的下部相结合。
在上部插座300的上部突出形成多个上部弹簧针(Upper pogo pin)310，上述上部弹簧针310可与在基板200的下部所形成的图案相接触。
而且，如图3所示，在上部插座300的下部突出形成多个下部弹簧针(Lowerpogo pin)320，上述下部弹簧针320与后述的下部半导体芯片10'的外部端子相接触。
为此，上部弹簧针310可配置于与基板200的图案相同的位置，下部弹簧针320可配置于与下部半导体芯片10'的端子相同的位置。
如上所述的上部弹簧针310及下部弹簧针320具有与图案或端子相接触的上述上部弹簧针310的一侧端部部分及上述下部弹簧针320的一侧端部部分由设置于弹簧针310、320的内部的弹簧弹性支撑的结构。
以如上所述的方式设置的上部弹簧针310及下部弹簧针320提供自行吸收外部冲击的缓冲力，从而对在检测半导体芯片的过程中所产生的冲击进行缓冲。
同时，根据本实施例，上部半导体芯片10在上部半导体芯片10安装于基板200的状态下，以基板200的下部图案与上部弹簧针310相接触并相连接的方式与上部插座300相连接，从而取代通过上部半导体芯片10的外部端子直接插入于上部插座300来使得上部半导体芯片10与上部插座300相连接的方式。
即，因上部半导体芯片10通过由基板200的下部图案和上部弹簧针310之间相连接而形成的间接连接方式与上部插座300相连接，所以与在上部半导体芯片10和上部插座300之间是否发生公差无关，可使上部半导体芯片10和上部插座300之间有效连接，不存在连接不良。
并且，根据如上所述的结构，在因上部半导体芯片10移动而产生冲击的情况下，如上所述的冲击可被由基板200及与基板200相连接的上部弹簧针310所提供的缓冲力抵消。
同时，如上所述的上部弹簧针310及下部弹簧针320可沿着上部插座300的边缘部位排列成多个列。而且，在沿着上下方向相对应的位置，多个上部弹簧针310与多个下部弹簧针320形成相同的列，多个上述上部弹簧针310形成于上部插座300的上部，多个上述下部弹簧针320形成于上部插座300的下部。
另一方面，如图4所示，上部插座300边缘部位和基板200的边缘部位通过被紧固部件B贯通，来与导板100的下部相结合。
而且，可在上部插座300的下部边缘部位向下部突出形成多个对准销330。在本实施例中例示了多个对准销330呈柱(Beam)形状，多个上述对准销330的下端向上部插座300的下部边缘部位的下部突出规定长度。
以如上所述的方式形成的对准销330可插入于形成在下部插座400的凹陷的插入槽410。借助如上所述的对准销330和插入槽410之间的结合，可准确引导上部插座300在下部插座400的结合位置。
如图1和图4中所示，在下部插座400的上表面安装作为检测对象的下部半导体芯片10'，上述下部半导体芯片10'安装于可与上部插座300的下部弹簧针320相接触的位置。
为此，可在下部插座400的上表面形成用于放置下部半导体芯片10'的另外的放置槽(省略附图标记)。
根据本实施例，下部半导体芯片10'可在放置于下部插座400的上部的状态下与上部插座300相接触。如上所述的下部半导体芯片10'的检测面与上部半导体芯片的检测面相互对应，以使得下部半导体芯片10'与上部半导体芯片10一同被检测，即，同时检测半导体芯片的两面。
以下，说明本发明的半导体芯片检测装置的检测过程。
首先，在导板100的放置槽110插入安装在基板200的上部半导体芯片10。
然后，在使得上部插座300紧贴基板200的下部的状态下，利用紧固部件B，使基板200和上部插座300与导板100的下部相结合。
此时，上部插座300的上部弹簧针310与在基板200的下部所形成的图案相接触，使得上部插座300与基板200电连接。
之后，在通过导板100的开闭槽120插入加压件140后，利用紧固部件B，使得盖部130与开闭槽120的上部相结合。
由此，加压件140的加压板141借助由弹性部件142所提供的弹力对上部半导体芯片10进行加压，并向下部弹性支撑上部半导体芯片10。
在如上所述的状态下，上部半导体芯片10维持与上部插座300的上部弹簧针310紧密紧贴的状态，上部弹簧针310可吸收部分施加于上部弹簧针310上部的冲击。
若结束如所上述的过程，则向插入槽410插入对准销330，使得上部插座30与下部插座400相结合。
借助对准销330和插入槽410之间的结合，可准确引导上部插座300在下部插座400的结合位置，由此，上部插座300的下部弹簧针320与安装于下部插座400的下部半导体芯片10'的外部端子相接触。
若以如上所述的方式结束上部插座300和下部插座400之间的结合，则上部插座300处于与上部半导体芯片10及下部半导体芯片10'电连接的状态。而且，通过与上部插座300电连接的半导体检测仪，可对半导体的两面实施性能检测。
此时，因上部半导体芯片10通过由基板200的下部图案和上部弹簧针310之间相连接而形成的间接连接的方式与上部插座300相连接，所以与在上部半导体芯片10和上部插座300之间是否发生公差无关，可使上部半导体芯片10和上部插座300之间有效连接，不存在连接不良。
并且，根据如上所述的连接结构，在因上部半导体芯片10移动而产生冲击的情况下，如上所述的冲击可被由基板200及与基板200相连接的上部弹簧针310所提供的缓冲力抵消。
根据如上所述的本实施例的半导体芯片检测装置，不仅可抑制上部半导体芯片10与上部插座300之间发生连接不良，而且，可通过缓冲在对半导体芯片的性能进行测试时所产生的冲击，防止装置及半导体芯片受损，由此可稳定地维持半导体芯片的测试效率。
以上，参照附图中所示的实施例对本发明进行了说明，但这仅属于例示性的，该技术所属技术领域的普通技术人员应能够理解可对本发明实施多种变形及同等的其他实施例。因此，本发明的真正的技术保护范围应根据所附的发明要求保护范围而定。

Claims (8)

1.一种半导体芯片检测装置，其特征在于，包括：
导板，其下部形成放置槽；
基板，其结合于所述导板的下部，在所述基板的上部安装上部半导体芯片，并使得上部半导体芯片位于所述放置槽内；
上部插座，向所述上部插座的上部突出形成上部弹簧针，所述上部弹簧针以与所述基板的下部图案相接触的状态与所述导板的下部相结合，在所述上部插座的下部以突出的方式形成下部弹簧针；以及
下部插座，与所述下部弹簧针相接触的下部半导体芯片放置于所述下部插座的上部。
2.根据权利要求1所述的半导体芯片检测装置，其特征在于，在所述导板的上部上下贯通地形成开闭槽，所述开闭槽与所述放置槽相连通，
在所述开闭槽内设置加压部件，所述加压部件用于向下部方向弹性支撑位于所述放置槽的上部半导体芯片。
3.根据权利要求2所述的半导体芯片检测装置，其特征在于，所述加压部件包括：
盖部，其结合于所述开闭槽；以及
加压件，位于所述盖部和所述上部半导体芯片之间，用于向下部方向弹性支撑所述上部半导体芯片。
4.根据权利要求3所述的半导体芯片检测装置，其特征在于，所述加压件包括：
加压板，以能够升降的方式设置于所述盖部和所述上部半导体芯片之间，用于向下部方向对所述上部半导体芯片进行加压；以及
弹性部件，设置于所述盖部和所述加压板之间，提供用于向下部方向对所述加压板进行加压的弹力。
5.根据权利要求4所述的半导体芯片检测装置，其特征在于，
在与所述上部半导体芯片的中心处于同一条直线上的所述加压板的中心位置、以及以所述加压板的中心位置为基准隔开相同间距的所述加压板的外围形成多个所述设置槽。
6.根据权利要求1所述的半导体芯片检测装置，其特征在于，还包括紧固部件，所述紧固部件用于贯通所述上部插座和所述基板的边缘部位，并使所述上部插座和所述基板结合于所述导板的下部。
7.根据权利要求1所述的半导体芯片检测装置，其特征在于，所述上部弹簧针和所述下部弹簧针沿着所述上部插座的上下部边缘排列成多个列。
8.根据权利要求1所述的半导体芯片检测装置，其特征在于，
在所述上部插座的下部边缘部位向下部突出形成多个对准销，
在所述下部插座的上表面形成凹陷的插入槽，使得所述对准销对应插入于所述插入槽。
CN201480054210.7A 2013-09-30 2014-09-11 半导体芯片检测装置 Active CN105849572B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020130116044A KR101437092B1 (ko) 2013-09-30 2013-09-30 반도체 칩 검사장치
KR10-2013-0116044 2013-09-30
PCT/KR2014/008491 WO2015046786A1 (ko) 2013-09-30 2014-09-11 반도체 칩 검사장치

Publications (2)

Publication Number Publication Date
CN105849572A true CN105849572A (zh) 2016-08-10
CN105849572B CN105849572B (zh) 2019-01-22

Family

ID=51759190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480054210.7A Active CN105849572B (zh) 2013-09-30 2014-09-11 半导体芯片检测装置

Country Status (5)

Country Link
US (1) US9910068B2 (zh)
JP (2) JP2016533508A (zh)
KR (1) KR101437092B1 (zh)
CN (1) CN105849572B (zh)
WO (1) WO2015046786A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109900931A (zh) * 2017-12-08 2019-06-18 京元电子股份有限公司 半导体组件测试连接接口
CN110133473A (zh) * 2018-02-09 2019-08-16 矽利康实验室公司 具有灵活且稳健的形状因子的半导体测试系统
CN110799848A (zh) * 2017-12-07 2020-02-14 株式会社Tse 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置
WO2020228261A1 (zh) * 2019-05-15 2020-11-19 耐而达精密工程(苏州)有限公司 一种芯片测试用支撑机构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174641B1 (ko) * 2019-10-11 2020-11-05 정인권 Ｉｃ 테스트 모듈
KR102174269B1 (ko) * 2020-09-22 2020-11-04 주식회사 새한마이크로텍 칩 부품 검사용 프로브 조립체
CN115561611A (zh) * 2021-07-01 2023-01-03 长鑫存储技术有限公司 一种芯片测试用固定装置及固定方法、测试设备
CN113539920B (zh) * 2021-07-19 2024-04-26 天航长鹰(江苏)科技有限公司 一种半导体芯片检测用定位装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002748A (ja) * 1998-06-15 2000-01-07 Advantest Corp Ｉｃ吸着装置およびこれを用いたｉｃ搬送装置並びにｉｃ試験装置
KR20020093380A (ko) * 2001-06-08 2002-12-16 주식회사 유림하이테크산업 반도체 검사용 프로브 카드
CN1537232A (zh) * 2001-07-17 2004-10-13 �����ɷ� 可规划测试插座
JP2008026108A (ja) * 2006-07-20 2008-02-07 Nec Electronics Corp 半導体検査用治工具

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359452B1 (en) * 1998-07-22 2002-03-19 Nortel Networks Limited Method and apparatus for testing an electronic assembly
JP3379920B2 (ja) 1999-05-31 2003-02-24 株式会社エス・イー・アール Ｉｃ用ソケット
US7598100B2 (en) * 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
DE112005003496T5 (de) * 2005-03-11 2008-07-17 Micronics Japan Co., Ltd., Musashino IC Träger, IC Fassung und Verfahren zum Testen einer IC Vorrichtung
JP4767147B2 (ja) 2005-11-16 2011-09-07 パナソニック株式会社 検査装置および検査方法
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
KR101341566B1 (ko) 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
JP5261325B2 (ja) * 2008-10-09 2013-08-14 日本碍子株式会社 電気的接続体
KR101535229B1 (ko) * 2009-05-22 2015-07-08 삼성전자주식회사 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
KR101311735B1 (ko) 2011-12-20 2013-09-26 주식회사 기가레인 반도체 칩 테스트용 소켓

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002748A (ja) * 1998-06-15 2000-01-07 Advantest Corp Ｉｃ吸着装置およびこれを用いたｉｃ搬送装置並びにｉｃ試験装置
KR20020093380A (ko) * 2001-06-08 2002-12-16 주식회사 유림하이테크산업 반도체 검사용 프로브 카드
CN1537232A (zh) * 2001-07-17 2004-10-13 �����ɷ� 可规划测试插座
JP2008026108A (ja) * 2006-07-20 2008-02-07 Nec Electronics Corp 半導体検査用治工具

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110799848A (zh) * 2017-12-07 2020-02-14 株式会社Tse 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置
CN110799848B (zh) * 2017-12-07 2020-09-01 株式会社Tse 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置
CN109900931A (zh) * 2017-12-08 2019-06-18 京元电子股份有限公司 半导体组件测试连接接口
CN109900931B (zh) * 2017-12-08 2021-03-30 京元电子股份有限公司 半导体组件测试连接接口
CN110133473A (zh) * 2018-02-09 2019-08-16 矽利康实验室公司 具有灵活且稳健的形状因子的半导体测试系统
CN110133473B (zh) * 2018-02-09 2021-06-29 矽利康实验室公司 具有灵活且稳健的形状因子的半导体测试系统
WO2020228261A1 (zh) * 2019-05-15 2020-11-19 耐而达精密工程(苏州)有限公司 一种芯片测试用支撑机构

Also Published As

Publication number Publication date
CN105849572B (zh) 2019-01-22
KR101437092B1 (ko) 2014-09-03
JP2016533508A (ja) 2016-10-27
JP3215202U (ja) 2018-03-08
WO2015046786A1 (ko) 2015-04-02
US20160231355A1 (en) 2016-08-11
US9910068B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
CN105849572A (zh) 半导体芯片检测装置
CN102386541B (zh) 电气部件用插座
US8939784B2 (en) Test socket having a housing with clamping devices to connect the housing to a floating guide
CN108885227B (zh) 测试座单元
CN205193228U (zh) 集成电路测试治具和集成电路测试装置
CN207281106U (zh) 小管脚间距半导体器件裸芯片老化测试插座
CN205656212U (zh) Pcb板直针式测试架
KR20130062060A (ko) 볼 그리드 어레이 패키지용 테스트 소켓
CN104569505B (zh) 无螺纹接触弹簧的更换
CN107123876A (zh) 接触端子以及具备该接触端子的ic插座
KR20090077991A (ko) 전도성 러버 핀을 이용한 소켓
KR20070062082A (ko) 반도체 패키지 인서트와 테스트 소켓의 결합 구조
CN206945903U (zh) 集成芯片测试座及集成芯片测试模组
KR20120055165A (ko) 구조가 개선된 비지에이 소켓
CN201360065Y (zh) 连接器
US20110156739A1 (en) Test kit for testing a chip subassembly and a testing method by using the same
TWM416256U (en) Adapter for socket for testing bga that equip guide ball terminal and contact
CN210323274U (zh) 一种通用型sop老化测试座
CN206515441U (zh) 两边或四边有引脚之封装类型集成电路的通用测试装置
CN101238765B (zh) 插座连接器
KR101076846B1 (ko) 하이 픽스보드용 테스터 커넥터
KR20100117377A (ko) Ｂｇａ 패키지 테스트용 핸들러 푸셔
CN106680696A (zh) 两边或四边有引脚之封装类型集成电路的通用测试装置
CN216718644U (zh) 一种微间距连接器测试装置
CN219832195U (zh) M.2固态内存零插拔测试座

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant