CN110799848A - 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置 - Google Patents

半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置 Download PDF

Info

Publication number
CN110799848A
CN110799848A CN201880042852.3A CN201880042852A CN110799848A CN 110799848 A CN110799848 A CN 110799848A CN 201880042852 A CN201880042852 A CN 201880042852A CN 110799848 A CN110799848 A CN 110799848A
Authority
CN
China
Prior art keywords
socket
chip
semiconductor test
history management
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880042852.3A
Other languages
English (en)
Other versions
CN110799848B (zh
Inventor
金宝炫
李允珩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSE
Original Assignee
TSE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TSE filed Critical TSE
Publication of CN110799848A publication Critical patent/CN110799848A/zh
Application granted granted Critical
Publication of CN110799848B publication Critical patent/CN110799848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种形成于半导体测试插座，而执行插座的寿命管理、掌握库存、被测设备有关信息及位置掌握等历史管理，获得准确的数据，而能够正确地判断插座的交替时点的半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置。本发明的一种半导体测试插座的历史管理垫，设置在由插座主体和插座框形成的半导体测试插座的所述插座框的外廓一侧，包括：塑膜部件，具有绝缘性，由厚度方向形成有多个电极部；导引膜部件，形成于所述塑膜部件的上部，导引将追踪芯片安装在所述塑膜部件并支撑；追踪芯片(tracking chip)，与所述塑膜部件的电极部的上端部可通电地连接；及固定构件，用于将所述追踪芯片坚固地固定在所述导引膜部件，从与所述电极部对应的位置形成的插座框的孔突出的所述电极部的下端部与插座印刷电路板的焊盘连接。

Description

半导体测试插座的历史管理垫、其制造方法及包括历史管理 垫的半导体测试装置
技术领域
本发明涉及半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置，更详细地涉及一种形成于半导体测试插座，而执行插座的寿命管理、掌握库存、被测设备有关信息及位置掌握等历史管理，获得准确的数据，而能够正确地判断插座的交替时点的半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置。
背景技术
一般而言，半导体封装制造工艺大致分为前工序、后工序和测试工序。前工序称为制造(FAB；fabrication)工序，是在单晶体硅材质的晶圆上形成集成电路的工序。后工序也被称为组装(Assembly)工序，将所述晶圆分离为各个芯片，并在芯片上连接导电性的引线(lead)或焊球(ball)，而使得能够与外部装置进行电性信号连接，并将芯片使用从外部环境进行保护的环氧树脂等树脂成型(Molding)，而形成集成电路封装(被测设备)的工序。测试工序是测试所述集成电路封装是否正常地工作而选别良品和不良品的工序。
适用于所述测试工序的核心部件中的一个就是插座。所述插座是安装在与集成电路测试用检验器(Tester)电性地连接的印刷电路板(Printed Circuit Board；PCB)，起到将所述检验器与处理器(Handler)电性、机械性地进行连接的作用。在此，所述插座的插针(Contact pin)起到将所述集成电路封装的引线(lead)与所述印刷电路板的端子电性地连接的作用。
检验器生成为测试要在插座内积存的集成电路封装的电性信号，并输出至所述集成电路封装后，利用经过集成电路封装输入的电性信号，测试所述集成电路封装是否正常地工作。结果，将所述集成电路封装决定为良品或不良品。
处理器是在插座上自动堆积集成电路封装后，根据所述检验器的测试结果将集成电路封装从所述插座引出，选别为良品后不良品后进行配置。
并且，最近随着集成电路的高速化、高功能化及为提高生产性的同时测试被测设备(DUT:Device Under Test)的增加等，使得检验器的价格较贵。为了有效地使用此类高价的检验器，选择使用适当的插座及插座的寿命管理尤为重要。
在大量的封装检测中，如果插座的寿命用尽，而使得插座的性能低下，发生将优质的半导体封装处理为不良的情况逐渐增加，而到更换新的插座为止持续很高的不良率。并且，每当发生不良插座，为了更换需要停止高价的检验器和处理器，而使得测试的效率降低，结果对生产收益率也产生影响。
为了防止上述情况，半导体制造商在插座到达一定的使用次数即临界使用次数时，更换新的插座，而防止上述的逐渐性的不良率增加，并且，掌握所述邻接使用次数和良品数、不良品数，而管理适当的交替时点。并且，所述更换的插座在清洗后经过检测再使用。
目前半导体制造商掌握如上述的临界使用次数、良品数、不良品数的方法如下。第一种方法，在插座主体部记录最初使用日期等，并掌握从该时间经过的时间，而演算大概的使用次数，但，该方法无法演算准确的数据，并且，无法掌握全部的使用次数、良品数、不良数等必要的事项。第二种方法，检验器或处理器记忆各个插座处理的数据的方式。但，该方法在插座的位置被变更时，无法识别变更的插座的位置，而无法掌握准确的数据，并且，对于通过上述的洗涤作业等再生作业后再使用的插座无法掌握使用次数。
发明内容
发明要解决的技术问题
从而，为了解决上述的现有的问题点，本发明的目的为提供一种形成于半导体测试插座，执行插座的寿命管理、库存掌握、被测设备有关信息及位置掌握等历史管理，而能够获得准确的数据的半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置。
并且，本发明的另一目的为提供一种能够准确地判断插座的交替时点，而能够防止因插座发生的测试判断不良，并且，通过准确的交替时点的预测，能够在停止运行期更换插座，从而，保持生产收益率的半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置。
解决问题的技术方案
根据为实现上述本发明的目的及其他特征的本发明的第1观点，提供一种半导体测试插座的历史管理垫，设置在由插座主体和插座框形成的半导体测试插座的所述插座框的外廓一侧，包括：塑膜部件，具有绝缘性，由厚度方向形成有多个电极部；导引膜部件，形成于所述塑膜部件的上部，导引将追踪芯片安装在所述塑膜部件并支撑；追踪芯片(tracking chip)，与所述塑膜部件的电极部的上端部可通电地连接；及固定构件，用于将所述追踪芯片坚固地固定在所述导引膜部件，并且，通过在与所述电极部对应的位置形成的插座框的孔，使得所述电极部的下端部与插座印刷电路板的焊盘连接。
根据本发明的第一观点，所述插座主体为包括在绝缘性弹性物质内分布有多个导电性粒子的导电部和支撑各个导电部并将与相互邻接的导电部的电性接触进行切断的绝缘性支撑部的弹性导电板。
根据本发明的第一观点，所述电极部为在绝缘性弹性物质内由厚度方向排列多个导电性粒子而形成导电通路的弹性电极部。
根据本发明的第一观点，所述导引膜部件包括：焊球导引膜部件，形成有为排列所述追踪芯片的焊球的位置矫正用孔；及芯片导引膜部件，形成有用于导引并支撑所述追踪芯片的芯片导引孔。
根据本发明的第一观点，所述固定构件是由覆盖所述追踪芯片的覆盖膜形成。
根据本发明的第一观点，所述固定构件由固定所述追踪芯片的粘合剂或硅胶形成。
根据本发明的第二观点，提供一种半导体测试插座的历史管理垫的制造方法，包括：第1步骤，在半导体测试插座的插座框的外廓一侧形成包括用于使得追踪芯片的电极焊球与形成于插座印刷电路板的焊盘电极通电的多个电极部的绝缘性的塑膜部件；第2步骤，将形成有与所述电极部排列的导引孔的焊球导引膜部件附着在所述塑膜部件的上面；第3步骤，将形成有用于导引追踪芯片的芯片导引孔的芯片导引膜部件附着在所述焊球导引膜部件的上面；第4步骤，将追踪芯片通过所述芯片导引膜部件的芯片导引孔导引，并将该追踪芯片的焊球通过所述焊球导引膜部件的导引孔连接于所述塑膜部件的电极部；及第5步骤，在所述塑膜部件上固定所述追踪芯片。
根据本发明的第二观点，所述第1步骤是将形成有多个电极部的绝缘性的塑膜部件附着在外廓上形成有与所述电极部相应的孔的插座框而形成。
根据本发明的第二观点，所述第1步骤是分别设置形成有电极部形成用孔的塑膜部件和在外廓上形成有与所述电极部形成用孔对应的孔的插座框，并将所述塑膜部件100附着在插座框形成一体化后，在所述电极部形成用孔和所述插座外壳的孔将电极部充电而形成。
根据本发明的第二观点，所述第5步骤是在包括所述追踪芯片的上部的周边附着覆盖膜而进行固定。
根据本发明的第二观点，所述第5步骤是将所述追踪芯片通过粘合剂或硅胶进行固定。
根据本发明的第三观点，提供一种半导体测试插座的历史管理垫的制造方法，第1步骤，设置形成有多个电极部的绝缘性的塑膜部件；第2步骤，将形成有与所述电极部排列的导引孔的焊球导引膜部件附着在所述塑膜部件的上面；第3步骤，将形成有为导引追踪芯片的芯片导引孔的芯片导引膜部件附着在所述焊球导引膜部件的上面；第4步骤，通过所述芯片导引膜部件的芯片导引孔导引追踪芯片，并将该追踪芯片的焊球通过所述焊球导引膜部件的导引孔连接于所述塑膜部件的电极部；第5步骤，在所述塑膜部件上固定所述追踪芯片；及第6步骤，在形成有与所述电极部相应的孔的半导体测试插座的插座框的外廓一侧附着完成至所述第5步骤的过程的塑膜部件。
根据本发明的第三观点，所述第5步骤是在包括所述追踪芯片的上部的周边附着覆盖膜而进行固定。
根据本发明的第三观点，所述第5步骤是将所述追踪芯片通过粘合剂或硅胶进行谷底。
根据本发明的第四观点，提供一种半导体测试装置，包括：在外廓上形成有权利要求1至6中的某一项的历史管理垫的插座框；及形成于所述追踪芯片的上部，而在半导体测试插座的测试时按压所述追踪芯片地构成的插座导引部件。
发明的效果
根据本发明的半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置，提供如下的效果。
第一，本发明形成于半导体测试插座，而进行插座的寿命管理、库存掌握、被测设备有关信息及位置掌握等历史管理，从而，获得准确的数据。
第二，本发明能够准确判断插座的交替时点，而能够防止因插座而将优质的被测设备处理为不良的情况。
第三，本发明能够预测插座的准确的交替时点，从而，能够在停止运行期更换插座，防止对于生产收益率产生影响。
本发明的效果并非限定于上述言及的，所述技术领域的普通技术人员应当理解未言及的其他要解决的技术问题。
附图说明
图1为表示根据本发明的包括半导体测试插座的历史管理垫的测试插座的附图。
图2为表示根据本发明的半导体测试插座的历史管理垫的构成的附图。
图3为表示在根据本发明的半导体测试插座上有为按压历史管理垫的插座导引件的构成的附图。
图4为将根据本发明的一实施例的半导体测试插座的历史管理垫的制造过程图示化而表示的工序图。
图5为图4的工序后执行的工序图。
具体实施方式
本发明的附加性的目的、特征及优点将通过如下的详细的说明和参照附图能够更加明确地理解。
在详细说明本发明之前，应当理解本发明可进行各种变更并进行各种实施例，如下说明并在附图中图示的示例并非为了将本发明限定于特定的实施形态，而是包括属于本发明的思想及技术范围的所有变更、均等物至代替物。
言及某个构成要素与其他构成要素"连接"或"结合"时应当理解为与该其他构成要素直接性地连接或结合，但，也可在中间形成有其他构成要素。相反，言及某个构成要素与其他构成要素"直接连接"或"直接结合"时应当理解为在中间不存在其他构成要素。
在本说明书中使用的术语只是为了说明特定的实施例而使用，并非为了限定本发明。单数的表现只要在文脉上未明确地另定义，包括复数的表现。在本说明书中"包括"或"具有"等术语是为了指定说明书中记载的特征、数字、步骤、动作、构成要素、部件或其组合的存在，并非为了事先排除一个或其以上的其他特征或数字、步骤、动作、构成要素、部件或其组合的存在或附加可能性。
并且，在说明书中记载的"...部"，"...单元"，"...模块"等术语是指处理至少一个功能或动作的单位，其可通过硬件或软件或硬件和软件的结合体现。
并且，参照附图进行说明时，与附图符号无关地，对于相同的构成要素赋予相同的参照符号，并省略对其重复的说明。在说明本发明时，关于有关的公知技术的详细说明不必要地混淆本发明的要旨时，省却对其详细的说明。
以下参照附图详细说明根据本发明的优选实施例的半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置。
首先，参照图1和图2详细说明根据本发明的半导体测试插座的历史管理垫。图1为表示形成有根据本发明的半导体测试插座的历史管理垫的测试插座的附图；图2为表示根据本发明的半导体测试插座的历史管理垫的构成的附图；图3为表示在根据本发明的半导体测试插座形成有为按压历史管理垫的插座导引件的构成的附图。
如图1至图3所示，根据本发明的半导体测试插座的历史管理垫(P)形成于形成有为电性地接通被测设备的引线(lead)与插座印刷电路板(PCB)的端子之间的插座主体(C，弹性导电板或测试探针主体)的半导体测试插座的插座框200的外廓一侧，包括：由厚度方向(上下方向)形成有可通电的多个电极部110的绝缘性的塑膜部件(mold film member)100；形成有使得所述电极部110的下端部(凸块)111贯通的多个孔210，并在上面附着所述塑膜部件100的绝缘性的插座框200；形成于所述塑膜部件100的上部，通过下述的追踪芯片400与所述塑膜部件100的电极部110可通电地接通，而将追踪芯片400安置在该塑膜部件100，由此，提供追踪芯片400的接触稳定性的导引膜部件300；通过所述导引膜部件300与所述塑膜部件100的电极部110可通电地连接的追踪芯片(tracking chip)400；及用于将所述追踪芯片400坚固地固定在所述导引膜部件300的固定构件500。
在上述中插座主体将被测设备端子与测试装置(插座印刷电路板)的焊盘之间电性地连接，其可为具有弹性的弹性导电板或测试探针主体。
只是，从吸收机械性的冲击或变形而能够柔和地连接这一点讲，优选地，为弹性导电板。该弹性导电板由在绝缘性弹性物质内分布有多个导电性粒子的导电部和支撑各个导电部，并切断与相互邻接的导电部的电性连接的绝缘性支撑部构成。
优选地，所述塑膜部件100由聚酰亚胺(polyimid)形成，但，并非限定于此，只要能够稳定地形成电极部110的绝缘性(不导体)的材质利用任何材质皆可。
所述塑膜部件100的电极部110将形成于所述追踪芯片400的焊球420与形成于插座印刷电路板10的焊盘电极11(参照图3)可通电地连接。
在此，优选地，所述塑膜部件100的电极部110由在硅等绝缘性弹性物质内由厚度方向排列分布多个导电性粒子而形成导电通路的弹性电极部形成。优选如上述的弹性电极部的原因是在被测设备的测试时与被测设备的测试动作连动，通过插座导引部件(G)(参照图3)按压半导体测试插座的历史管理垫的追踪芯片400的上部时，电极部110将被弹性变形而能够与焊盘电极柔和地连接。
但，所述塑膜部件100的电极部110只要是能够将所述追踪芯片400的焊球420与插座印刷电路板10的焊盘电极11之间通电的构成，并非特别限定。
并且，所述插座框200是为了在测试用橡胶插座或测试探针用插座等支撑弹性导电板或测试探针主体并整列插座，由不锈钢或聚酰亚胺(polyimid)等材质形成，本发明中在该插座框200的外廓某一侧附着所述历史管理垫(P)。
其次，所述导引膜部件300包括：在与所述追踪芯片400的焊球420对应的位置形成有多个位置矫正用孔311的焊球导引膜部件310；及形成有用于导引所述追踪芯片400的本体410的芯片导引孔321的芯片导引膜部件320。
形成包括上述的焊球导引膜部件310和芯片导引膜部件320的导引膜部件300，从而，有助于追踪芯片400的接触稳定性。
并且，所述追踪芯片(tracking chip)400被设计成能够获得插座的库存掌握和寿命及被测设备的信息等插座的历史管理和测试有关信息等数据，对于上述的追踪芯片的详细的构成可通过公知的方法设计，为了明确本发明的对象，省略对其的详细说明。
然后，用于将所述追踪芯片400固定在所述导引膜部件300的固定构件只要是能够固定所述导引膜部件300和追踪芯片400的构成并非特别限定。
例如，如图所示，所述固定构件可由在追踪芯片400的上部(详细地与导引膜部件300的芯片导引膜部件320的上部一同)覆盖附着的覆盖膜500构成。并且，作为另一例所述固定构件可利用粘合剂或硅树脂等而固定追踪芯片400。
如上述地构成的根据本发明的半导体测试插座的历史管理垫在使得所述塑膜部件100的电极部110向下部裸露地形成有贯通孔的半导体测试插座的插座框(S)的外廓附着固定。
下面参照图4和图5详细说明根据本发明的一实施例的半导体测试插座的历史管理垫的制造方法。图4及图5为将根据本发明的一实施例的半导体测试插座的历史管理垫的制造过程图示化表示的工序图。在下面的半导体测试插座的历史管理垫的制造过程的说明中，对于与在所述半导体测试插座的历史管理垫的说明中记述的构成要素相同的构成要素赋予相同符号和记号，并且，为了简单化发明的说明，省却反复的说明。
如图4和图5所示，根据本发明的一实施例的半导体测试插座的历史管理垫的制造方法，包括：第1步骤图4的a，在半导体测试插座的插座框200的外廓的某一侧形成有用于使得追踪芯片400的焊球420与插座印刷电路板的焊盘电极11通电的孔210的插座框200上附着绝缘性的塑膜部件100而形成多个电极部110；第2步骤，将形成有与所述电极部110排列的位置矫正用孔或导引孔311的焊球导引膜部件310附着在所述塑膜部件100的上面；第3步骤，将形成有用于导引下述追踪芯片400的芯片导引孔321的芯片导引膜部件320附着在所述焊球导引膜部件310的上面；第4步骤，将追踪芯片400通过所述芯片导引膜部件320的芯片导引孔321导引，并使得该追踪芯片400的焊球通过所述焊球导引膜部件310的位置矫正用孔311位于所述塑膜部件100的电极部110；及第5步骤，将所述追踪芯片400进行固定。
所述第1步骤可由如下两个方式构成。
所述第1步骤的第一个方式为，将在电极部110形成用孔101形成有电极部110的绝缘性的塑膜部件100(图4的(a-1))附着在外廓上形成有与所述电极部110对应的孔210的插座框200(图4的(a-1'))，而使得在插座框200形成有导电部110的绝缘性的塑膜部件100形成一体化(图4的(a-3))。
所述第1步骤的第二个方式为，如图4的a-2所示，分别设置形成有电极部形成用孔101的塑膜部件100和在外廓上形成有与所述电极部形成用孔101对应的孔210的插座框200，并将所述塑膜部件100附着在插座框200形成一体化后，在两个孔101、210部分将电极部110充电而形成(图4的(a-3))。
所述塑膜部件100例如由聚酰亚胺材质形成，所述插座框200可由不锈钢材质形成。
所述电极部110的下端部从插座框200的下面一定程度突出(即形成凸块111)而形成。
优选地，所述电极部110是例如在硅树脂等绝缘性弹性物质内由厚度方向排列分布多个导电性粒子而形成导电通路的弹性电极部形成。
然后，所述第2步骤(焊球导引膜部件形成步骤)、第3步骤(芯片导引膜部件形成步骤)及第4步骤(追踪芯片安装步骤)是在安装追踪芯片400时将该追踪芯片400的焊球的位置排列而导引追踪芯片400并稳定地支撑，由此，使得追踪芯片400稳定地接触。
然后，所述第5步骤是固定追踪芯片400的步骤，只要是能够固定所述追踪芯片的方法并非特别地限定。
例如，所述第5步骤是在追踪芯片400和芯片导引膜部件320的上部附着覆盖膜500而固定，作为另一例，也可利用粘合剂或硅胶等固定追踪芯片400。
并且，作为又另一实施例，还可执行如下方法：在上述说明的电极部110形成用孔101上形成有电极部110的绝缘性的塑膜部件100上(附图4的(a-1))适用所述第2步骤至第5步骤制造历史管理垫(P)后，将其附着在插座框200的外廓。通过如上述的实施例，可事先制造历史管理垫(P)，从而，能够提高作业生产性。
形成于如上述的本发明半导体测试插座，而执行插座的寿命管理、库存掌握、被测设备的有关信息及位置掌握等历史管理，获得准确的数据，并准确地判断插座的交替时点，而能够预防因插座而将优质的被测设备处理为不良的情况。
并且，本发明通过预测插座的准确的交替时点，而能够在停止运行期更换插座，由此，能够防止对生产收益率产生影响。
在本说明书中说明的实施例和附图只是示例性地说明本发明中包含的技术性思想的一部分。从而，本说明书中公开的实施例并非为了限定本发明的技术思想，而是为了对其进行说明，因此，上述的实施例并非限定本发明的技术思想的范围。所属技术领域的技术人员在本发明的说明书和附图中包含的技术思想的范围内容易地类推的变形例和详细的实施例均属于本发明的权利范围。

Claims (15)

1.一种半导体测试插座的历史管理垫，其特征在于，
设置在由插座主体和插座框形成的半导体测试插座的所述插座框的外廓一侧，包括：
塑膜部件，具有绝缘性，由厚度方向形成有多个电极部；
导引膜部件，形成于所述塑膜部件的上部，导引将追踪芯片安装在所述塑膜部件并支撑；
追踪芯片，与所述塑膜部件的电极部的上端部可通电地连接；及
固定构件，用于将所述追踪芯片坚固地固定在所述导引膜部件，
并且，通过在与所述电极部对应的位置形成的插座框的孔，使得所述电极部的下端部与插座印刷电路板的焊盘连接。
2.根据权利要求1所述的半导体测试插座的历史管理垫，其特征在于，
所述插座主体为包括在绝缘性弹性物质内分布有多个导电性粒子的导电部和支撑各个导电部并将与相互邻接的导电部的电性接触进行切断的绝缘性支撑部的弹性导电板。
3.根据权利要求1所述的半导体测试插座的历史管理垫，其特征在于，
所述电极部为在绝缘性弹性物质内由厚度方向排列多个导电性粒子而形成导电通路的弹性电极部。
4.根据权利要求1所述的半导体测试插座的历史管理垫，其特征在于，
所述导引膜部件包括：
焊球导引膜部件，形成有为排列所述追踪芯片的焊球的位置矫正用孔；及
芯片导引膜部件，形成有用于导引并支撑所述追踪芯片的芯片导引孔。
5.根据权利要求1所述的半导体测试插座的历史管理垫，其特征在于，
所述固定构件是由覆盖所述追踪芯片的覆盖膜形成。
6.根据权利要求1所述的半导体测试插座的历史管理垫，其特征在于，
所述固定构件由固定所述追踪芯片的粘合剂或硅胶形成。
7.一种半导体测试插座的历史管理垫的制造方法，其特征在于，包括：
第1步骤，在半导体测试插座的插座框的外廓一侧形成包括用于使得追踪芯片的电极焊球与形成于插座印刷电路板的焊盘电极通电的多个电极部的绝缘性的塑膜部件；
第2步骤，将形成有与所述电极部排列的导引孔的焊球导引膜部件附着在所述塑膜部件的上面；
第3步骤，将形成有用于导引追踪芯片的芯片导引孔的芯片导引膜部件附着在所述焊球导引膜部件的上面；
第4步骤，将追踪芯片通过所述芯片导引膜部件的芯片导引孔导引，并将该追踪芯片的焊球通过所述焊球导引膜部件的导引孔连接于所述塑膜部件的电极部；及
第5步骤，在所述塑膜部件上固定所述追踪芯片。
8.根据权利要求7所述的半导体测试插座的历史管理垫的制造方法，其特征在于，
所述第1步骤是将形成有多个电极部的绝缘性的塑膜部件附着在外廓上形成有与所述电极部相应的孔的插座框而形成。
9.根据权利要求7所述的半导体测试插座的历史管理垫的制造方法，其特征在于，
所述第1步骤是分别设置形成有电极部形成用孔的塑膜部件和在外廓上形成有与所述电极部形成用孔对应的孔的插座框，并将所述塑膜部件100附着在插座框形成一体化后，在所述电极部形成用孔和所述插座外壳的孔将电极部充电而形成。
10.根据权利要求7所述的半导体测试插座的历史管理垫的制造方法，其特征在于，
所述第5步骤是在包括所述追踪芯片的上部的周边附着覆盖膜而进行固定。
11.根据权利要求7所述的半导体测试插座的历史管理垫的制造方法，其特征在于，
所述第5步骤是将所述追踪芯片通过粘合剂或硅胶进行固定。
12.一种半导体测试插座的历史管理垫的制造方法，其特征在于，
第1步骤，设置形成有多个电极部的绝缘性的塑膜部件；
第2步骤，将形成有与所述电极部排列的导引孔的焊球导引膜部件附着在所述塑膜部件的上面；
第3步骤，将形成有为导引追踪芯片的芯片导引孔的芯片导引膜部件附着在所述焊球导引膜部件的上面；
第4步骤，通过所述芯片导引膜部件的芯片导引孔导引追踪芯片，并将该追踪芯片的焊球通过所述焊球导引膜部件的导引孔连接于所述塑膜部件的电极部；
第5步骤，在所述塑膜部件上固定所述追踪芯片；及
第6步骤，在形成有与所述电极部相应的孔的半导体测试插座的插座框的外廓一侧附着完成至所述第5步骤的过程的塑膜部件。
13.根据权利要求12所述的半导体测试插座的历史管理垫的制造方法，其特征在于，
所述第5步骤是在包括所述追踪芯片的上部的周边附着覆盖膜而进行固定。
14.根据权利要求12所述的半导体测试插座的历史管理垫的制造方法，其特征在于，
所述第5步骤是将所述追踪芯片通过粘合剂或硅胶进行谷底。
15.一种半导体测试装置，其特征在于，
包括：在外廓上形成有权利要求1至6中的任一项所述的历史管理垫的插座框；及
形成于所述追踪芯片的上部，而在半导体测试插座的测试时按压所述追踪芯片地构成的插座导引部件。
CN201880042852.3A 2017-12-07 2018-07-23 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置 Active CN110799848B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170167278A KR101879806B1 (ko) 2017-12-07 2017-12-07 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치
KR10-2017-0167278 2017-12-07
PCT/KR2018/008285 WO2019112134A1 (ko) 2017-12-07 2018-07-23 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치

Publications (2)

Publication Number Publication Date
CN110799848A true CN110799848A (zh) 2020-02-14
CN110799848B CN110799848B (zh) 2020-09-01

Family

ID=63049333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042852.3A Active CN110799848B (zh) 2017-12-07 2018-07-23 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置

Country Status (5)

Country Link
US (1) US10718809B1 (zh)
KR (1) KR101879806B1 (zh)
CN (1) CN110799848B (zh)
TW (1) TWI688779B (zh)
WO (1) WO2019112134A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102132821B1 (ko) * 2018-11-09 2020-07-13 주식회사 아이에스시 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트
US11047905B2 (en) * 2019-05-31 2021-06-29 Analog Devices International Unlimited Company Contactor with integrated memory
KR102187265B1 (ko) * 2019-09-06 2020-12-04 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
CN110726917B (zh) * 2019-09-25 2022-04-05 苏州韬盛电子科技有限公司 混合同轴结构的半导体测试插座及其制备方法
KR102089653B1 (ko) * 2019-12-30 2020-03-16 신종천 테스트 소켓 조립체
KR102466458B1 (ko) 2021-10-08 2022-11-14 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202145214U (zh) * 2011-06-30 2012-02-15 上海韬盛电子科技有限公司 一种基于开尔文原理的半导体芯片测试插座
US20120105089A1 (en) * 2006-09-06 2012-05-03 Samsung Electronics Co., Ltd. Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
CN205049698U (zh) * 2015-09-14 2016-02-24 安拓锐高新测试技术（苏州）有限公司 一种基于双面引脚阵列半导体芯片的测试治具
CN205139319U (zh) * 2015-11-27 2016-04-06 法特迪精密科技（苏州）有限公司 大电流半导体测试座
CN105589025A (zh) * 2016-03-08 2016-05-18 浙江乔兴建设集团湖州智能科技有限公司 一种bga封装测试插座
CN105849572A (zh) * 2013-09-30 2016-08-10 Nts有限公司 半导体芯片检测装置
KR101682230B1 (ko) * 2015-08-04 2016-12-02 주식회사 아이에스시 테스트용 소켓
WO2017007200A2 (ko) * 2015-07-03 2017-01-12 주식회사 오킨스전자 테스트 소켓, 테스트 소켓 제조 방법, 및 테스트 소켓용 지그 어셈블리

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
KR20040054904A (ko) * 2002-12-18 2004-06-26 (주)티에스이 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템
US20060028327A1 (en) * 2004-08-09 2006-02-09 Delbert Amis Wireless replication, verification, and tracking apparatus and methods for towed vehicles
KR100555714B1 (ko) * 2004-09-09 2006-03-03 정운영 반도체 패키지 검사용 소켓의 컨택가이드 필름 제조방법
KR20110048956A (ko) * 2009-11-04 2011-05-12 앰코 테크놀로지 코리아 주식회사 Ｒｆｉｄ 태그가 내장된 테스트 소켓
KR101798440B1 (ko) * 2011-03-08 2017-11-16 삼성전자주식회사 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN105327492B (zh) * 2015-08-26 2017-12-08 深圳市酷浪云计算有限公司 体感设备
KR102132821B1 (ko) * 2018-11-09 2020-07-13 주식회사 아이에스시 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120105089A1 (en) * 2006-09-06 2012-05-03 Samsung Electronics Co., Ltd. Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
CN202145214U (zh) * 2011-06-30 2012-02-15 上海韬盛电子科技有限公司 一种基于开尔文原理的半导体芯片测试插座
CN105849572A (zh) * 2013-09-30 2016-08-10 Nts有限公司 半导体芯片检测装置
WO2017007200A2 (ko) * 2015-07-03 2017-01-12 주식회사 오킨스전자 테스트 소켓, 테스트 소켓 제조 방법, 및 테스트 소켓용 지그 어셈블리
KR101682230B1 (ko) * 2015-08-04 2016-12-02 주식회사 아이에스시 테스트용 소켓
CN205049698U (zh) * 2015-09-14 2016-02-24 安拓锐高新测试技术（苏州）有限公司 一种基于双面引脚阵列半导体芯片的测试治具
CN205139319U (zh) * 2015-11-27 2016-04-06 法特迪精密科技（苏州）有限公司 大电流半导体测试座
CN105589025A (zh) * 2016-03-08 2016-05-18 浙江乔兴建设集团湖州智能科技有限公司 一种bga封装测试插座

Also Published As

Publication number Publication date
KR101879806B1 (ko) 2018-07-18
WO2019112134A1 (ko) 2019-06-13
TW201925802A (zh) 2019-07-01
US10718809B1 (en) 2020-07-21
TWI688779B (zh) 2020-03-21
US20200233029A1 (en) 2020-07-23
CN110799848B (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN110799848B (zh) 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置
US6763581B2 (en) Method for manufacturing spiral contactor
US5523586A (en) Burn-in socket used in a burn-in test for semiconductor chips
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP2000292485A (ja) Ｂｇａパッケージの電気的検査のためのソケット及びこれを用いた検査方法
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
KR20010085477A (ko) 반도체 디바이스 표면 장착용 집적회로 소켓
JP2001116795A (ja) テスト用ソケット、およびテスト用ソケットに用いる接続シート
US7977961B2 (en) Component for testing device for electronic component and testing method of the electronic component
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US20080186037A1 (en) Probe card and structure for fixing needle thereof
CN114342054A (zh) 用于刚性探针的顺应有机基片组件
US20090058447A1 (en) Fault analyzer
JP2007071699A (ja) 垂直型プローブカード
JP2004053409A (ja) プローブカード
KR102139584B1 (ko) 반도체 소자 테스트용 소켓 장치
US20080265920A1 (en) Probe card
KR100356823B1 (ko) 프로브 카드
KR20100053854A (ko) 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법
CN212391574U (zh) 测试装置
KR101399542B1 (ko) 프로브 카드
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
JP4408748B2 (ja) 半導体素子の製造方法
JP2005064313A (ja) プローブカード、プローブ装置及び半導体装置の製造方法
KR100220916B1 (ko) 반도체 칩 검사용 소켓

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant