CN205049698U - 一种基于双面引脚阵列半导体芯片的测试治具 - Google Patents
一种基于双面引脚阵列半导体芯片的测试治具 Download PDFInfo
- Publication number
- CN205049698U CN205049698U CN201520709032.9U CN201520709032U CN205049698U CN 205049698 U CN205049698 U CN 205049698U CN 201520709032 U CN201520709032 U CN 201520709032U CN 205049698 U CN205049698 U CN 205049698U
- Authority
- CN
- China
- Prior art keywords
- test
- test jack
- probe
- chip
- jack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型公开了一种基于双面引脚阵列半导体芯片的测试治具，包括测试主板、主测试插座探针定位板、主测试插座探针保持板、主测试插座弹簧测试探针、被测半导体芯片、上测试座辅助测试电路板、上测试插座探针定位板、上测试插座探针保持板、上测试插座弹簧测试探针、测试用存储芯片、存储芯片测试插座探针定位板、存储芯片测试插座探针保持板、存储芯片测试插座弹簧测试探针和压块。本实用新型是在传统的测试座的基础上，通过上测试插座以及上测试插座辅助测试电路板及存储芯片测试插座，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。
Description
技术领域
本实用新型涉及半导体测试技术领域，具体地是涉及一种基于双面引脚阵列半导体芯片的测试治具。
背景技术
随着科学技术的发展，电子芯片已经广泛应用于各种电子产品中。在完成芯片大批量生产后，需要对芯片的合格性进行检测，以此来挑选出不合格的芯片，而保留合格的芯片。然而，在当前半导体芯片测试领域，测试插座主要包括下测试座主体、测试探针以及下测试座探针保持板，以此来完成单面引脚阵列芯片的测试。即其只能用来测试单面引脚阵列的芯片，针对双面引脚阵列的新型封装技术芯片，尤其是层叠式半导体芯片的主芯片而言，这种测试插座就不具有同时测试芯片的上下两面的功能。
因此，本实用新型的发明人亟需构思一种新技术以改善其问题。
实用新型内容
本实用新型旨在提供一种基于双面引脚阵列半导体芯片的测试治具，其可以完成双面引脚阵列的半导体芯片的功能和系统测试。
为解决上述技术问题，本实用新型的技术方案是：
一种基于双面引脚阵列半导体芯片的测试治具，自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板、上测试插座辅助测试电路板、存储芯片测试插座探针定位板和压块。
其中所述主测试插座探针定位板和所述上测试插座探针定位板之间留有用于固定被测半导体芯片的第一容置空间；所述存储芯片测试插座探针定位板和所述压块之间留有用于固定测试用存储芯片的第二容置空间。
所述主测试插座探针定位板内部嵌有一个或者多个主测试插座弹簧测试探针，所述主测试插座弹簧测试探针的一端与所述测试主板连接，另一端与所述被测半导体芯片连接。
所述上测试插座探针定位板内部嵌有一个或者多个上测试插座弹簧测试探针，所述上测试插座弹簧测试探针的一端与所述被测半导体芯片连接，另一端与所述上测试插座辅助测试电路板连接。
所述存储芯片测试插座探针定位板内部嵌有一个或者多个存储芯片测试插座弹簧测试探针，所述存储芯片测试插座弹簧测试探针的一端与所述上测试插座辅助测试电路板连接，另一端与所述测试用存储芯片连接。
进一步地，还包括存储芯片测试插座探针保持板，所述存储芯片测试插座弹簧测试探针的一端通过所述存储芯片测试插座探针保持板与所述上测试插座辅助测试电路板连接。
进一步地，还包括上测试插座探针保持板，所述上测试插座弹簧测试探针的一端通过所述上测试插座探针保持板与所述上测试插座辅助测试电路板连接。
进一步地，还包括主测试插座探针保持板，所述主测试插座弹簧测试探针的一端通过所述主测试插座探针保持板与所述测试主板连接。
进一步地，所述被测半导体芯片为双面引脚阵列半导体芯片。
采用上述技术方案，本实用新型至少包括如下有益效果：
本实用新型所述的基于双面引脚阵列半导体芯片的测试治具，是在传统的测试座的基础上，通过上测试插座以及上测试插座辅助测试电路板及存储芯片测试插座，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。
附图说明
图1为本实用新型所述的基于双面引脚阵列半导体芯片的测试治具的结构示意图。
其中：1.测试主板；2.主测试插座探针定位板；3.主测试插座探针保持板；4.主测试插座弹簧测试探针；5.被测半导体芯片；6.上测试插座辅助测试电路板；7.上测试插座探针定位板；8.上测试插座探针保持板；9.上测试插座弹簧测试探针；10.测试用存储芯片；11.存储芯片测试插座探针定位板；12.存储芯片测试插座探针保持板；13.存储芯片测试插座弹簧测试探针；14.压块。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，为符合本实用新型的一种基于双面引脚阵列半导体芯片的测试治具，自下而上依次包括测试主板1、主测试插座探针定位板2、上测试插座探针定位板7、上测试插座辅助测试电路板6、存储芯片测试插座探针定位板11和压块14。
其中所述主测试插座探针定位板2和所述上测试插座探针定位板7之间留有用于固定被测半导体芯片5的第一容置空间；所述存储芯片测试插座探针定位板11和所述压块14之间留有用于固定测试用存储芯片10的第二容置空间。通过测试用存储芯片10和被测半导体芯片5将整体分为存储芯片测试插座、上测试插座和下测试插座三部分。
所述主测试插座探针定位板2内部嵌有一个或者多个主测试插座弹簧测试探针4，所述主测试插座弹簧测试探针4的一端与所述测试主板1连接，另一端与所述被测半导体芯片5连接。
所述上测试插座探针定位板7内部嵌有一个或者多个上测试插座弹簧测试探针9，所述上测试插座弹簧测试探针9的一端与所述被测半导体芯片5连接，另一端与所述上测试插座辅助测试电路板6连接。
所述存储芯片测试插座探针定位板11内部嵌有一个或者多个存储芯片测试插座弹簧测试探针13，所述存储芯片测试插座弹簧测试探针13的一端与所述上测试插座辅助测试电路板6连接，另一端与所述测试用存储芯片10连接。
进一步地，还包括存储芯片测试插座探针保持板12，所述存储芯片测试插座弹簧测试探针13的一端通过所述存储芯片测试插座探针保持板12与所述上测试插座辅助测试电路板6连接。
进一步地，还包括上测试插座探针保持板8，所述上测试插座弹簧测试探针9的一端通过所述上测试插座探针保持板8与所述上测试插座辅助测试电路板6连接。
进一步地，还包括主测试插座探针保持板3，所述主测试插座弹簧测试探针4的一端通过所述主测试插座探针保持板3与所述测试主板1连接。
进一步地，所述被测半导体芯片5为双面引脚阵列半导体芯片。
使用时，将测试用存储芯片10放入存储芯片测试插座探针定位板11内,通过定位锁紧机构使上测试座和存储芯片测试插座通过上测试座辅助测试电路板有效联通，保证为一个整体。然后将被测双面引脚阵列半导体芯片放置于主测试插座探针定位板2上，然后通过定位机构实现精确定位后，将上测试插座和放置于下测试插座之上，而后，依靠外力的作用，通过压块14下移压紧测试用存储芯片10，继而可以将上测试插座下压，这样便可以使上测试插座弹簧测试探针9、主测试插座弹簧测试探针4与被测双面引脚阵列半导体芯片之间形成接触，形成测试回路。
本实施例所述的基于双面引脚阵列半导体芯片的测试治具，是在传统的测试座的基础上(即本实用新型中的下测试插座的基础上)，通过上测试插座以及上测试插座辅助测试电路板及存储芯片测试插座，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种基于双面引脚阵列半导体芯片的测试治具，其特征在于：自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板、上测试插座辅助测试电路板、存储芯片测试插座探针定位板和压块；
其中所述主测试插座探针定位板和所述上测试插座探针定位板之间留有用于固定被测半导体芯片的第一容置空间；所述存储芯片测试插座探针定位板和所述压块之间留有用于固定测试用存储芯片的第二容置空间；
所述主测试插座探针定位板内部嵌有一个或者多个主测试插座弹簧测试探针，所述主测试插座弹簧测试探针的一端与所述测试主板连接，另一端与所述被测半导体芯片连接；
所述上测试插座探针定位板内部嵌有一个或者多个上测试插座弹簧测试探针，所述上测试插座弹簧测试探针的一端与所述被测半导体芯片连接，另一端与所述上测试插座辅助测试电路板连接；
所述存储芯片测试插座探针定位板内部嵌有一个或者多个存储芯片测试插座弹簧测试探针，所述存储芯片测试插座弹簧测试探针的一端与所述上测试插座辅助测试电路板连接，另一端与所述测试用存储芯片连接。
2.如权利要求1所述的基于双面引脚阵列半导体芯片的测试治具，其特征在于：还包括存储芯片测试插座探针保持板，所述存储芯片测试插座弹簧测试探针的一端通过所述存储芯片测试插座探针保持板与所述上测试插座辅助测试电路板连接。
3.如权利要求1所述的基于双面引脚阵列半导体芯片的测试治具，其特征在于：还包括上测试插座探针保持板，所述上测试插座弹簧测试探针的一端通过所述上测试插座探针保持板与所述上测试插座辅助测试电路板连接。
4.如权利要求1所述的基于双面引脚阵列半导体芯片的测试治具，其特征在于：还包括主测试插座探针保持板，所述主测试插座弹簧测试探针的一端通过所述主测试插座探针保持板与所述测试主板连接。
5.如权利要求1-4任一所述的基于双面引脚阵列半导体芯片的测试治具，其特征在于：所述被测半导体芯片为双面引脚阵列半导体芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520709032.9U CN205049698U (zh) | 2015-09-14 | 2015-09-14 | 一种基于双面引脚阵列半导体芯片的测试治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520709032.9U CN205049698U (zh) | 2015-09-14 | 2015-09-14 | 一种基于双面引脚阵列半导体芯片的测试治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205049698U true CN205049698U (zh) | 2016-02-24 |
Family
ID=55343267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520709032.9U Active CN205049698U (zh) | 2015-09-14 | 2015-09-14 | 一种基于双面引脚阵列半导体芯片的测试治具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205049698U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110799848A (zh) * | 2017-12-07 | 2020-02-14 | 株式会社Tse | 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置 |
-
2015
- 2015-09-14 CN CN201520709032.9U patent/CN205049698U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110799848A (zh) * | 2017-12-07 | 2020-02-14 | 株式会社Tse | 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置 |
| CN110799848B (zh) * | 2017-12-07 | 2020-09-01 | 株式会社Tse | 半导体测试插座的历史管理垫、其制造方法及包括历史管理垫的半导体测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205049602U (zh) | 一种双面引脚阵列半导体芯片测试治具 | |
| CN204925180U (zh) | 一种用于双面引脚阵列半导体芯片的测试插座 | |
| CN203433057U (zh) | 一种便携式的电容式触摸屏测试装置 | |
| CN206311720U (zh) | 具有手动下压机构的指纹芯片检测系统 | |
| CN205139319U (zh) | 大电流半导体测试座 | |
| CN205049698U (zh) | 一种基于双面引脚阵列半导体芯片的测试治具 | |
| CN201955353U (zh) | 一种半导体芯片测试插座 | |
| CN206479617U (zh) | 开盖式晶圆级封装芯片老化测试插座 | |
| CN203397348U (zh) | 一种新型的内存条测试治具 | |
| CN203396792U (zh) | 芯片封装通用测试座 | |
| CN204989232U (zh) | 一种用于单层电容的测试夹具 | |
| CN207742317U (zh) | 一种适用于快速检测多种电池管理系统的装置 | |
| CN203224534U (zh) | 双皇冠测试探针 | |
| CN216696563U (zh) | 一种芯片测试用定位装置 | |
| CN206945903U (zh) | 集成芯片测试座及集成芯片测试模组 | |
| TW200502556A (en) | Wafer test method | |
| CN204388779U (zh) | 高效平面度检测装置 | |
| CN205176066U (zh) | 一种电池测试夹具 | |
| CN206248713U (zh) | 桥堆测试座 | |
| CN204439673U (zh) | 活动定位老炼测试插座 | |
| CN211478378U (zh) | 一种电子元器件测试夹具 | |
| CN203376357U (zh) | 网络测线仪端口扩展装置 | |
| CN208270625U (zh) | 一种测试针组件及其组成的测试接触片 | |
| CN202533465U (zh) | 无插座测试针床 | |
| CN102692526A (zh) | 辅助测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |