KR102132821B1 - 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트 - Google Patents

테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트 Download PDF

Info

Publication number
KR102132821B1
KR102132821B1 KR1020180137406A KR20180137406A KR102132821B1 KR 102132821 B1 KR102132821 B1 KR 102132821B1 KR 1020180137406 A KR1020180137406 A KR 1020180137406A KR 20180137406 A KR20180137406 A KR 20180137406A KR 102132821 B1 KR102132821 B1 KR 102132821B1
Authority
KR
South Korea
Prior art keywords
chip
socket
test
fixed
cover
Prior art date
Application number
KR1020180137406A
Other languages
English (en)
Other versions
KR20200053910A (ko
Inventor
정영배
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR1020180137406A priority Critical patent/KR102132821B1/ko
Priority to TW108125769A priority patent/TWI721505B/zh
Priority to US16/654,437 priority patent/US11073536B2/en
Publication of KR20200053910A publication Critical patent/KR20200053910A/ko
Application granted granted Critical
Publication of KR102132821B1 publication Critical patent/KR102132821B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
    • H05K7/1023—Plug-in assemblages of components, e.g. IC sockets having exterior leads co-operating by abutting, e.g. flat pack

Abstract

개시된 실시예에 따른 ID 칩 소켓은, 프레임의 상측에 고정되도록 구성되는 컨택터; 상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하는 소켓 도전부; 상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및 상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되도록 구성되는 커버를 포함한다.

Description

테스트 커넥터 조립체용 ID 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트{ID CHIP SOCKET FOR TEST CONNECTOR ASSEMBLY, TEST CONNECTOR ASSEMBLY COMPRISING THE SAME AND TEST DEVICE SET}
본 개시는 피검사 디바이스와 테스트 장치 사이에 배치되는 테스트 커넥터 조립체, 테스트 커넥터 조립체에 배치되는 ID 칩 소켓, 및 테스트 장치 세트에 관한 것이다.
제조된 반도체 디바이스와 같은 피검사 디바이스의 불량여부를 판단하기 위한 검사 공정에서, 피검사 디바이스와 테스트(test) 장치의 사이에 테스트 커넥터 조립체가 배치된다. 테스트 커넥터 조립체는 피검사 디바이스와 테스트 장치를 전기적으로 연결시켜, 피검사 디바이스와 테스트 장치의 통전 여부를 기초로 피검사 디바이스의 불량 여부를 판단하는 검사방법이 알려져 있다.
만약 테스트 커넥터 조립체가 없이 피검사 디바이스의 단자가 테스트 장치의 단자에 직접 접촉하게 되면, 반복적인 검사 과정에서 테스트 장치의 단자가 마모 또는 파손되어 테스트 장치 전체를 교체해야 하는 소요가 발생할 수 있다. 종래에는, 테스트 커넥터 조립체를 이용하여 테스트 장치 전체를 교체하는 소요의 발생을 막는다. 구체적으로, 피검사 디바이스의 단자와의 반복적인 접촉으로 테스트 커넥터 조립체가 마모 또는 파손될 때, 해당하는 테스트 커넥터 조립체만 교체할 수 있다.
고가의 테스트 장치를 효율적으로 사용하기 위해서는 테스트 커넥터 조립체의 선택적인 사용이 중요하고, 피검사 디바이스의 불량 여부의 정확한 판정을 위해서 테스트 커넥터 조립체의 수명 관리를 통해 그 교체 시점을 인지하는 것이 중요하다. 또한, 테스트 커넥터 조립체가 기능을 발휘하기 위해서는, 테스트 장치에 테스트 커넥터 조립체가 기설정된 자세로 배치되어야 한다.
본 개시의 실시예들은 테스트 커넥터 조립체의 수명 관리, 재고 파악, 피검사 디바이스 관련 정보 및/또는 포지션(position) 파악 등에 대해 이력 관리하여 정확한 데이터를 얻게 도와주는 ID 칩 소켓(Identification Chip Socket)을 제공한다.
본 개시의 실시예들은 ID 칩 소켓의 파손 위험성을 줄이는 수단을 제공한다.
본 개시의 일 측면은 테스트 커넥터 조립체의 부품으로서, 테스트를 위한 커넥터를 지지하는 프레임에 고정되는 ID 칩 소켓의 실시예들을 제공한다. 대표적 실시예에 따른 ID 칩 소켓은, 상기 프레임의 상측에 고정되도록 구성되는 컨택터; 상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하는 소켓 도전부; 상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및 상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되도록 구성되는 커버를 포함한다.
실시예들에 있어서, 상기 ID 칩의 상기 상측면과 상기 커버의 내측 하향면은 상하 방향으로 갭을 형성하며 배치될 수 있다.
실시예들에 있어서, 상기 상하 방향의 갭에, 상기 커버의 재질보다 유연한 재질 또는 공기가 채워질 수 있다.
실시예들에 있어서, 상기 ID 칩의 측방면과 상기 커버의 내측 측방면은 측방으로 갭을 형성하며 배치될 수 있다.
실시예들에 있어서, 상기 커버는, 상기 ID 칩의 상기 상측면을 덮는 상면부; 상기 ID 칩의 측방면을 둘러싸는 측면부; 및 상기 측면부의 하측부에서 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되는 부착부를 포함할 수 있다.
실시예들에 있어서, 상기 커버는 실리콘 재질로 상기 ID 칩을 도포하여 형성될 수 있다.
실시예들에 있어서, 상기 컨택터는 절연 재질의 베이스 플레이트를 포함할 수 있다. 상기 소켓 도전부는, 상기 베이스 플레이트를 상하 방향으로 관통하는 도전성 재질의 관통부; 상기 관통부의 상단 및 상기 ID 칩의 사이에 배치되어 통전 가능하게 구성되고, 상기 베이스 플레이트의 상측면에 고정된 상측 도전판; 및 상기 관통부의 하단에 배치되어 통전 가능하게 구성되고 상기 베이스 플레이트의 하측면에 고정된 하측 도전판을 포함할 수 있다.
실시예들에 있어서, 하나의 상기 관통부에 접촉하되 서로 분리된 2개의 상기 상측 도전판을 포함할 수 있다.
실시예들에 있어서, 상기 소켓 도전부는, 상기 컨택터의 하측에 고정되어 테스트 장치에 접촉 가능하게 구성되는 접촉 패드를 포함할 수 있다. 상기 접촉 패드는, 탄성 변형 가능한 절연성 재질의 시트; 및 상기 시트 내에서 상하 방향으로 연장되어 상하 방향으로 통전을 가능하게 하는 패드 도전부를 포함할 수 있다.
실시예들에 있어서, 상기 ID 칩은 식별 정보 및 이력 정보 중 적어도 하나를 저장할 수 있다. 상기 식별 정보는 상기 테스트 커넥터 조립체의 식별 정보이고, 상기 이력 정보는 상기 테스트 커넥터 조립체의 수명 또는 사용 횟수와 관련된 이력 정보이다.
본 개시의 다른 측면은 피검사 디바이스와 테스트 장치 사이에 배치되어 피검사 디바이스와 테스트 장치를 서로 전기적으로 연결시키기 위한 테스트 커넥터 조립체의 실시예들을 제공한다. 대표적 실시예에 따른 테스트 커넥터 조립체는, 테스트를 위한 커넥터를 지지하는 프레임; 및 상기 프레임의 상측에 고정되는 ID 칩 소켓을 포함한다. 상기 ID 칩 소켓은, 상기 프레임의 상측에 고정되는 컨택터; 상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하는 소켓 도전부; 상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및 상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되는 커버를 포함한다.
실시예들에 있어서, 상기 커버는 상기 프레임에 고정될 수 있다.
실시예들에 있어서, 상기 프레임은 상하 방향으로 적층된 적어도 하나의 제1 레이어 및 적어도 하나의 제2 레이어를 포함하는 복수의 레이어를 포함할 수 있다. 상기 커버가 상기 제2 레이어의 상측면에 고정되도록 상기 제1 레이어의 일부분이 개구될 수 있다.
실시예들에 있어서, 상기 프레임은 상하 방향으로 적층된 적어도 하나의 제1 레이어 및 적어도 하나의 제2 레이어를 포함하는 복수의 레이어를 포함할 수 있다. 상기 컨택터가 상기 제2 레이어의 상측면에 고정되도록 상기 제1 레이어의 일부분이 개구될 수 있다.
실시예들에 있어서, 상기 프레임은 상하 방향으로 적층된 적어도 하나의 제1 레이어 및 적어도 하나의 제2 레이어를 포함하는 복수의 레이어를 포함할 수 있다. 상기 제2 레이어의 상측면의 특정 부분이 노출되도록 상기 제1 레이어의 일부분이 개구될 수 있다. 상기 컨택터 및 상기 커버는 각각 상기 특정 부분에 고정될 수 있다.
실시예들에 있어서, 상기 특정 부분의 중앙부에 상기 소켓 도전부의 하단이 하측으로 노출되도록 홀이 형성될 수 있다.
본 개시의 또 다른 측면은 테스트 장치 세트의 실시예들을 제공한다. 대표적 실시예에 따른 테스트 장치 세트는, 테스트 장치; 및 피검사 디바이스와 상기 테스트 장치 사이에 배치되어 피검사 디바이스와 테스트 장치를 서로 전기적으로 연결시키도록 구성된 테스트 커넥터 조립체를 포함한다. 상기 커넥터 조립체는, 테스트를 위한 커넥터를 지지하는 프레임; 및 상기 프레임의 상측에 고정되는 ID 칩 소켓을 포함한다. 상기 ID 칩 소켓은, 상기 프레임의 상측에 고정되는 컨택터; 상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하고, 하단이 상기 테스트 장치에 접촉되는 소켓 도전부; 상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및 상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되는 커버를 포함한다. 상기 ID 칩이 상기 테스트 장치로부터 전기 신호를 받거나 상기 테스트 장치로 전기 신호를 보냄으로써, 상기 피검사 디바이스 및 상기 테스트 커넥터 조립체 중 적어도 하나를 식별하는 식별 기능 및 상기 ID 칩 소켓의 이력을 추적하는 이력 관리 기능 중 적어도 하나를 수행하도록 설정된다.
본 개시의 실시예들에 의하면, 테스트 커넥터 조립체의 교체시점을 정확히 판단하여, 테스트 커넥터 조립체로 인하여 양질의 피검사 디바이스를 불량으로 처리하는 일을 방지할 수 있다.
본 개시의 실시예들에 의하면, 테스트 커넥터 조립체의 정확한 교체시점의 예측으로 휴지 시간에 소켓을 교체할 수 있도록 하여, 생산 수율에 미치는 악영향을 막거나 저감시킬 수 있다.
본 개시의 실시예들에 의하면, 커버를 이용하여 ID 칩 소켓의 기능을 수행하는 ID 칩에 가해지는 하중이나 충격을 막거나 저감시킬 수 있다.
도 1은 본 개시의 일 실시예에 따른 테스트 커넥터 조립체(10) 및 테스트 장치(20)의 사시도이다.
도 2는 도 1의 E1 부분의 확대 사시도이다.
도 3은 도 1의 테스트 커넥터 조립체(10)를 다른 방향에서 바라본 사시도이다.
도 4는 도 1의 테스트 커넥터 조립체(10)의 ID 칩 소켓(100)의 분해 사시도이다.
도 5는 도 4의 ID 칩 소켓(100)을 다른 방향에서 바라본 분해 사시도이다.
도 6은 ID 칩 소켓(100)의 부품의 사시도들로서, 도 6(a)는 컨택터(110) 및 소켓 도전부(120)의 조립체를 보여주는 사시도이고, 도 6(b)는 도 6(a)의 조립체에 ID 칩(130)을 추가한 조립체를 보여주는 사시도이다.
도 7은 도 6(a)의 조립체를 다른 방향에서 바라본 사시도이다.
도 8은 ID 칩 소켓(100)의 부품의 사시도들로서, 도 8(a)는 컨택터(110) 및 다른 실시예에 따른 소켓 도전부(120')의 조립체를 보여주는 사시도이고, 도 8(b)는 도 8(a)의 조립체에 ID 칩(130)을 추가한 조립체를 보여주는 사시도이다.
도 9는 도 2의 ID 칩 소켓(100) 및 프레임(11)을 라인 S1-S1'를 따라 자른 단면도로서, 제1 실시예에 따른 ID 칩 소켓(100)을 보여준다.
도 10은 도 2의 ID 칩 소켓(100) 및 프레임(11)을 라인 S2-S2'를 따라 자른 단면도로서, 제1 실시예에 따른 ID 칩 소켓(100)을 보여준다.
도 11은 제2 실시예에 따른 ID 칩 소켓(100') 및 프레임(11)을 도 10과 같은 방식으로 자른 단면도이다.
도 12는 제3 실시예에 따른 ID 칩 소켓(100'') 및 프레임(11)을, 도 10과 같은 방식으로 자른 단면도이다.
도 13은 제4 실시예에 따른 ID 칩 소켓(100''') 및 프레임(11)의 사시도이다.
도 14는 도 13의 ID 칩 소켓(100''') 및 프레임(11)을 라인 S3-S3'를 따라 자른 단면도이다.
도 15는 도 1의 테스트 커넥터 조립체(10)가 테스트 장치(20)에 결합된 상태에서, 가이드 부재(50)가 테스트 커넥터 조립체(10)를 가이드하는 모습을 보여주는 도면으로서, 도 10과 같은 방식으로 자른 단면도이다.
본 개시의 실시예들은 본 개시의 기술적 사상을 설명하기 위한 목적으로 예시된 것이다. 본 개시에 따른 권리범위가 이하에 제시되는 실시예들이나 이들 실시예들에 대한 구체적 설명으로 한정되는 것은 아니다.
본 개시에 사용되는 모든 기술적 용어들 및 과학적 용어들은, 달리 정의되지 않는 한, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 일반적으로 이해되는 의미를 갖는다. 본 개시에 사용되는 모든 용어들은 본 개시를 더욱 명확히 설명하기 위한 목적으로 선택된 것이며 본 개시에 따른 권리범위를 제한하기 위해 선택된 것이 아니다.
본 개시에서 사용되는 "포함하는", "구비하는", "갖는" 등과 같은 표현은, 해당 표현이 포함되는 어구 또는 문장에서 달리 언급되지 않는 한, 다른 실시예를 포함할 가능성을 내포하는 개방형 용어(open-ended terms)로 이해되어야 한다.
본 개시에서 기술된 단수형의 표현은 달리 언급하지 않는 한 복수형의 의미를 포함할 수 있으며, 이는 청구범위에 기재된 단수형의 표현에도 마찬가지로 적용된다.
본 개시에서 사용되는 "제1", "제2" 등의 표현들은 복수의 구성요소들을 상호 구분하기 위해 사용되며, 해당 구성요소들의 순서 또는 중요도를 한정하는 것은 아니다.
도면들을 참고하여, 본 개시를 설명하기 위하여, 서로 직교하는 X축, Y축 및 Z축에 의한 공간 직교 좌표계를 기준으로 설명한다. 즉, XYZ 직교 좌표 상에서 실시예들의 각 구성을 설명할 수 있다. 각 축방향(X축방향, Y축방향, Z축방향)은, 각 축이 뻗어나가는 양쪽방향을 의미한다. 각 축방향의 앞에 ‘+’부호가 붙는 것(+X축방향, +Y축방향, +Z축방향)은, 각 축이 뻗어나가는 양쪽 방향 중 어느 한 방향인 양의 방향을 의미한다. 각 축방향의 앞에 ‘-’부호가 붙는 것(-X축방향, -Y축방향, -Z축방향)은, 각 축이 뻗어나가는 양쪽 방향 중 나머지 한 방향인 음의 방향을 의미한다. 이는 어디까지나 본 개시가 명확하게 이해될 수 있도록 설명하기 위한 기준이며, 기준을 어디에 두느냐에 각 방향은 다르게 정의할 수도 있음은 물론이다.
본 개시에서 사용되는 "XZ 평면"은 X축 및 Z축에 평행한 평면을 의미하고, "YZ 평면"은 Y축 및 Z축에 평행한 평면을 의미하고, "XY 평면"은 X축 및 Y축에 평행한 평면을 의미한다.
본 개시에서 사용되는 "상방", "상" 등의 방향지시어는 +Z축 방향을 의미하고, "하방", "하" 등의 방향지시어는 -Z축 방향을 의미하며, "상하 방향" 등의 방향지시어는 Z축 방향을 의미한다. 또한, 본 개시에서 사용되는 "측방" 등의 방향지시어는 Z축 방향에 수직한 방향을 의미하는 것으로서, X축 방향 및 Y축 방향을 포함할 수 있다. 이는 어디까지나 본 개시가 명확하게 이해될 수 있도록 설명하기 위한 기준이며, 기준을 어디에 두느냐에 따라 상방, 하방 및 측방을 다르게 정의할 수도 있음은 물론이다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시예들을 설명한다. 첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응하는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
피검사 디바이스(미도시)는 반도체 디바이스 등이 될 수 있다. 상기 피검사 디바이스는 복수의 단자(미도시)를 포함한다. 상기 복수의 단자는 상기 피검사 디바이스의 하측면에 배치된다.
도 1은 본 개시의 일 실시예에 따른 테스트 커넥터 조립체(10) 및 테스트 장치(20)의 사시도이다. 도 2는 도 1의 E1 부분의 확대 사시도이다. 도 3은 도 1의 테스트 커넥터 조립체(10)를 다른 방향에서 바라본 사시도이다.
도 1 내지 도 3을 참고하여, 테스트 장치 세트는 테스트 장치(20)와 테스트 커넥터 조립체(10)를 포함한다. 테스트 장치(20)는 복수의 단자(21)를 포함한다. 복수의 단자(21)는 상기 피검사 디바이스의 복수의 단자와 대응된다. 복수의 단자(21)는 테스트 장치(20)의 상측면에 배치된다. 상기 피검사 디바이스를 검사할 때, 복수의 단자(21)는 테스트 커넥터 조립체(10)의 커넥터(13)의 하측 면에 접촉할 수 있다.
테스트 장치(20)는 ID 칩 소켓(100)의 하측면에 접촉하는 커넥팅 대응부(25)를 포함한다. 커넥팅 대응부(25)는 ID 칩 소켓(100)의 접촉 패드(125)에 접촉한다. 커넥팅 대응부(25)는 ID 칩 소켓(100)과 전기적으로 연결되도록 접속되는 부분이다.
테스트 커넥터 조립체(10)는 상기 피검사 디바이스와 테스트 장치(20) 사이에 배치되어 상기 피검사 디바이스와 테스트 장치(20)를 서로 전기적으로 연결시킬 수 있다. 테스트 커넥터 조립체(10)는 상기 피검사 디바이스와 테스트 장치(20)를 서로 전기적으로 연결시키는 커넥터(13)와, 테스트를 위한 커넥터(13)를 지지하는 프레임(11)을 포함한다.
커넥터(13)는 커넥터 절연부(13a) 및 커넥터 도전부(13b)를 포함한다. 상기 피검사 디바이스를 검사할 때, 상기 피검사 디바이스의 복수의 단자는 커넥터 도전부(13b)의 상단에 접촉하고, 테스트 장치(20)의 복수의 단자(21)는 커넥터 도전부(13b)의 하단에 접촉한다.
테스트 커넥터 조립체(10)는 ID 칩 소켓(Identification Chip Socket)(100)을 포함한다. ID 칩 소켓(100)은 프레임(11)에 고정된다. ID 칩 소켓(100)은 프레임(11)의 상측에 고정된다. ID 칩 소켓(100)은 커넥터(13)의 측방으로 이격되어 배치될 수 있다.
ID 칩 소켓(100)은 ID 칩 소켓(100)의 수명 관리, 재고 파악, 피검사 디바이스 관련 정보 및/또는 포지션(position) 파악 등의 정보를 관리하는 기능을 수행할 수 있다. 그 밖에도, ID 칩 소켓(100)은 알려진 여러가지 기능을 수행할 수 있다.
ID 칩 소켓(100)의 ID 칩(130)은 테스트 장치(20)로부터 전기 신호를 받거나 테스트 장치(20)로 전기 신호를 보낼 수 있다. 구체적으로, ID 칩(130)은 테스트 장치(20)로 전기 신호를 보내지 못하고 테스트 장치(20)로부터 전기 신호를 받을 수만 있도록 구성될 수도 있고, 테스트 장치(20)로부터 전기 신호를 받지는 못하고 테스트 장치(20)로 전기 신호를 보낼수만 있도록 구성될 수도 있으며, 테스트 장치(20)와 전기 신호를 송수신하도록 구성될 수도 있다.
상기 테스트 장치 세트는, ID 칩(130)이 테스트 장치(20)로부터 전기 신호를 받거나 테스트 장치(20)로 전기 신호를 보냄으로써, 식별 기능 및 이력 관리 기능 중 적어도 하나를 수행할 수 있다. 테스트 장치(20) 및 ID 칩 소켓(100) 중 적어도 하나는 식별 기능 및 이력 관리 기능 중 적어도 하나를 수행할 수 있다. 예를 들어, ID 칩 소켓(100)의 ID 칩(130)은 식별 기능 및 이력 추적 기능 중 적어도 하나 이상을 수행하도록 설정될 수 있다. 예를 들어, 테스트 장치(20)는 식별 기능 및 이력 추적 기능 중 적어도 하나 이상을 수행하도록 설정될 수 있다.
상기 식별 기능은 상기 피검사 디바이스 및 테스트 커넥터 조립체(10) 중 적어도 하나를 식별하는 기능일 수 있다. 일 예로, 상기 식별 기능은 테스트 장치(20)로부터 검사 중인 피검사 디바이스에 대한 정보를 입력 받아 식별하는 기능을 포함할 수 있다. 다른 예로, 상기 식별 기능은 테스트 장치(20)에 ID 칩 소켓(100)이 배치된 테스트 커넥터 조립체(10)가 올바르게 포지셔닝(positioning)된 것인지 식별하는 기능을 포함할 수 있다.
상기 이력 추적 기능은 ID 칩 소켓(100)의 이력을 추적하는 기능일 수 있다. 일 예로, 상기 이력 추적 기능은 ID 칩 소켓(100)이 배치된 테스트 커넥터 조립체(10)의 수명이나 사용 횟수 등의 정보를 파악하는 기능을 포함할 수 있다. 다른 예로, 상기 이력 추적 기능은 해당 테스트 커넥터 조립체(10)의 재고를 파악하는 기능을 포함할 수 있다.
ID 칩 소켓(100)은 상술한 정보와 관련된 정확한 데이터를 획득할 수 있다. ID 칩 소켓(100)에 구비된 후술하는 ID 칩(130)은 상술한 기능을 수행할 수 있는 전자 장치일 수 있다.
일 실시예에서, ID 칩(130)은 ID 칩(130)이 속한 테스트 커넥터 조립체(10)의 식별 정보 및 테스트 커넥터 조립체(10)의 수명이나 사용 횟수와 관련된 이력 정보 중 적어도 하나를 저장할 수 있다. 테스트 장치(20)는 ID 칩(130)으로부터 전기 신호를 통해 상기 식별 정보 및 상기 이력 정보 중 적어도 하나를 받을 수 있다.
도 4는 도 1의 테스트 커넥터 조립체(10)의 ID 칩 소켓(100)의 분해 사시도이다. 도 5는 도 4의 ID 칩 소켓(100)을 다른 방향에서 바라본 분해 사시도이다.
도 4 및 도 5를 참고하여, 프레임(11)은 상하 방향으로 적층된 복수의 레이어(layer)를 포함할 수 있다. 상기 복수의 레이어는 적어도 하나의 제1 레이어(11b) 및 적어도 하나의 제2 레이어(11a)를 포함한다. 상기 복수의 레이어는 복수의 제1 레이어 및/또는 복수의 제2 레이어를 포함하는 것도 가능하나, 본 실시예에서 상기 복수의 레이어는 하나의 제1 레이어(11b) 및 하나의 제2 레이어(11a)를 포함한다. 예를 들어, 적어도 하나의 제2 레이어(11a)는 절연 필름(film)이고, 적어도 하나의 제1 레이어(11b)는 스테인레스 스틸(SUS) 플레이트(plate)일 수 있다.
일 예로 프레임(11)은 SUS 플레이트만으로 구성될 수도 있다. 다른 예로 프레임(11)은 SUS 플레이트의 하측만을 절연 필름으로 덮어서 구성될 수도 있으나, 프레임(11)의 구성은 그 밖에 다양한 방식으로 구현될 수 있다.
제2 레이어(11a)의 상측면의 특정 부분(11c)이 노출되도록 제1 레이어(11b)의 일부분이 개구될 수 있다. ID 칩 소켓(100)의 컨택터(110)가 제2 레이어(11a)의 상측면에 고정되도록 제1 레이어(11b)의 일부분이 개구될 수 있다.
제1 레이어(11b)를 상하로 통과하는 노출 홀(11bh)이 형성될 수 있다. 노출 홀(11bh)을 통해 제2 레이어(11a)의 특정 부분(11c)이 노출될 수 있다. ID 칩 소켓(100)의 컨택터(110)는 특정 부분(11c)에 고정될 수 있다.
프레임(11)을 상하로 통과하는 커넥팅 홀(11h)이 형성된다. 커넥팅 홀(11h)을 통해 ID 칩 소켓(100)의 소켓 도전부(120)가 테스트 장치(20)의 커넥팅 대응부(25)에 접속될 수 있다. ID 칩 소켓(100)의 소켓 도전부(120)의 하단이 프레임(11)의 하측으로 노출되도록 커넥팅 홀(11h)이 형성된다. 커넥팅 홀(11h)은 특정 부분(11c)의 중앙부에 형성될 수 있다.
도 4 및 도 5를 참고하여, ID 칩 소켓(100)은 프레임(11)의 상측에 고정되도록 구성되는 컨택터(contactor)(110)를 포함한다. 컨택터(110)의 하측면이 프레임(11)의 상측에 고정될 수 있다. 프레임(11)의 상측면은 제2 레이어(11a)의 특정 부분(11c)의 상측면을 포함할 수 있고, 컨택터(110)는 특정 부분(11c)의 상측면에 고정될 수 있다. 컨택터(110)는 상하로 두께를 가진 판형으로 형성될 수 있다.
일 예로, 컨택터(110)는 프레임(11)에 접착될 수 있다. 에폭시(epoxy) 등의 접착제를 이용하여 제2 레이어(11a)의 특정 부분(11c)에 컨택터(110)를 부착시킬 수 있다.
다른 예로, 컨택터(110)와 특정 부분(11c)의 사이에 배치된 접착 부재(미도시)에 의해 컨택터(110)가 특정 부분(11c)에 고정될 수 있다. 상기 접착 부재는 절연성의 재질로 구성될 수 있다. 양면 테이프 등의 접착 필름(미도시)이 컨택터(110)와 특정 부분(11c)의 사이에 배치될 수 있다.
ID 칩 소켓(100)은 컨택터(110)를 상하 방향으로 관통하는 소켓 도전부(120)를 포함한다. 소켓 도전부(120)는 상하 방향으로 통전을 가능하게 한다. 소켓 도전부(120)는 상하로 연결되는 도전성 부재들을 포함한다. 소켓 도전부(120)를 따라서 적어도 일 방향(상측 방향 및/또는 하측 방향)으로 전기적 신호가 전달될 수 있다. 소켓 도전부(120)의 하단은 프레임(11)의 커넥팅 홀(11h)을 통해 하측으로 노출된다.
ID 칩 소켓(100)은 소켓 도전부(120)의 상측에 고정되는 ID 칩(130)을 포함한다. ID 칩(130)은 소켓 도전부(120)와 전기적으로 연결된다. ID 칩(130)은 소켓 도전부(120)의 상단과 접촉하여 전기적으로 연결될 수 있다.
ID 칩(130)은 상술한 식별 기능 및 이력 추적 기능 중 적어도 하나 이상을 수행하도록 기설정된 칩 바디(131)를 포함한다. 칩 바디(131)는 각종 전자 소자를 포함할 수 있다.
ID 칩(130)은 소켓 도전부(120)와 전기적으로 접속되는 연결부(133)를 포함한다. 연결부(133)를 통해 테스트 장치(20) 및 소켓 도전부(120)를 순차적으로 거친 전기 신호를 받거나, ID 칩(130)으로부터 소켓 도전부(120)로 전기 신호를 보낼 수 있다. 칩 바디(131)는 소켓 도전부(120)의 후술하는 복수의 관통부(121-1, 121-2)에 대응하는 복수의 연결부(133-1, 133-2)를 포함할 수 있다.
ID 칩 소켓(100)은 ID 칩(130)의 상측면을 덮는 커버(150)를 포함한다. 커버(150)는 ID 칩(130)의 상측면에 접촉될 수도 있으나, 본 실시예에서 커버(150)는 ID 칩(130)의 상측면으로부터 이격된다.
커버(150)는 ID 칩(130)의 측방면을 덮는다. 커버(150)는 ID 칩(130)의 측방면에 접촉될 수도 있으나, 본 실시예에서 커버(150)는 ID 칩(130)의 측방면으로부터 이격된다.
커버(150)는 내부 공간(150s)을 형성한다. 내부 공간(150s)에 ID 칩(130)이 수용된다. 커버(150)에서 내부 공간(150s)은 하측으로 오픈(open)된다. 커버(150)의 내부 공간(150s)의 하측 오프닝(opening)은 컨택터(110)에 의해 가려진다.
커버(150)는 컨택터(110) 및 프레임(11) 중 적어도 하나에 고정되도록 구성된다. 실시예에 따라, 커버(150)는 컨택터(110)에 고정될 수도 있고 프레임(11)에 고정될 수도 있다.
도 6은 ID 칩 소켓(100)의 부품의 사시도들로서, 도 6(a)는 컨택터(110) 및 소켓 도전부(120)의 조립체를 보여주는 사시도이고, 도 6(b)는 도 6(a)의 조립체에 ID 칩(130)을 추가한 조립체를 보여주는 사시도이다. 도 7은 도 6(a)의 조립체를 다른 방향에서 바라본 사시도이다.
도 6 및 도 7을 참고하여, 컨택터(110)는 절연 재질의 베이스 플레이트(base plate)(111)를 포함한다. 베이스 플레이트(111)는 상하로 두께를 가진 판형으로 형성될 수 있다. 예를 들어, 베이스 플레이트(111)는 플라스틱 재질로 형성될 수 있다.
컨택터(110)는 베이스 플레이트(111)의 표면에 부착된 커버판(112)을 포함할 수 있다. 커버판(112)은 베이스 플레이트(111)의 상측면에 부착된 상측 커버판(112a)을 포함할 수 있다. 커버판(112)은 베이스 플레이트(111)의 하측면에 부착된 하측 커버판(112b)을 포함할 수 있다.
커버판(112)은 소켓 도전부(120)로부터 이격된다. 커버판(112)은 베이스 플레이트(111)의 둘레 부분에 대응되게 배치된다. 상측 커버판(112a)은 상측 도전판(123a)으로부터 이격되어 상측 도전판(123a)의 둘레를 둘러싼다. 하측 커버판(112b)은 하측 도전판(123b)으로부터 이격되어 하측 도전판(123b)의 둘레를 둘러싼다.
소켓 도전부(120)는 베이스 플레이트(111)를 상하 방향으로 관통하는 도전성 재질의 관통부(121)를 포함한다. 예를 들어, 관통부(121)는 니켈(Ni) 재질을 포함할 수 있다. 제조 방법의 예로서, 베이스 플레이트(111)에 상하 방향으로 통하는 홀을 형성시킨 후, 베이스 플레이트(111)의 상기 홀에 니켈을 충진함으로써 관통부(121)를 형성시킬 수 있다.
소켓 도전부(120)는 복수의 관통부(121-1, 121-2)를 포함할 수 있다. 복수의 관통부(121-1, 121-2)는 측방으로 서로 이격될 수 있다. 복수의 관통부(121-1, 121-2)를 구비함으로써 소켓 도전부(120)의 기능 불량 발생 확률을 저감시킬 수 있다.
소켓 도전부(120)는 관통부(121)와 접촉하는 도전성 재질의 도전판(123)을 포함할 수 있다. 관통부(121)의 상하 방향의 양단에 각각 도전판(123)이 배치될 수 있다. 도전판(123)은 베이스 플레이트(111)의 표면에 부착될 수 있다. 도전판(123)은 관통부(121)가 베이스 플레이트(111)로부터 분리되지 않도록 막아주는 역할을 할 수 있다. 예를 들어, 도전판(123)은 동박(copper foil)일 수 있다.
도전판(123)은 관통부(121)의 상단 및 ID 칩(130)의 사이에 배치되어 통전 가능하게 구성되는 상측 도전판(123a)을 포함한다. 상측 도전판(123a)은 관통부(121)의 상단에 접촉된다. 상측 도전판(123a)은 베이스 플레이트(111)의 상측면에 고정된다.
상측 도전판(123a)은 복수의 관통부(121-1, 121-2)에 대응하는 복수의 상측 도전판(123a-1, 123a-2)을 포함할 수 있다. 복수의 상측 도전판(123a-1, 123a-2)은 서로 이격되어 배치된다. 제1 관통부(121-1)의 상단에 제1 상측 도전판(123a-1)이 접촉되고, 제2 관통부(121-2)의 상단에 제2 상측 도전판(123a-2)이 접촉된다.
상측 도전판(123a)은 하나의 관통부(121-1 또는 121-2)에 대응하는 서로 분리된 복수의 상측 도전판(123aa, 123ab)을 포함할 수 있다. 하나의 관통부(121-1 또는 121-2)에 접촉하되 서로 분리된 2개의 상측 도전판(123aa, 123ab)이 구비될 수 있다. 구체적으로, 제1 관통부(121-1)에 접촉하는 복수의 상측 도전판(123aa, 123ab)이 구비되고, 제2 관통부(121-2)에 접촉하는 복수의 상측 도전판(123aa, 123ab)이 구비될 수 있다. 복수의 상측 도전판(123aa, 123ab)이 구비됨으로써, ID 칩(130)을 기설정한 위치에 정확히 배치시키기 용이하며, ID 칩(130)의 연결부(133)의 일부가 복수의 상측 도전판(123aa, 123ab)의 사이에 끼어들어 ID 칩(130)의 전기적 접속 및 물리적 접착력이 향상될 수 있다.
본 실시예에서, 제1 상측 도전판(123a-1)은 복수의 상측 도전판(123aa, 123ab)을 포함하고, 제2 상측 도전판(123a-2)은 복수의 상측 도전판(123aa, 123ab)을 포함한다. 제1 상측 도전판(123a-1) 및 제2 상측 도전판(123a-2)은 Y축 방향으로 서로 이격되고, 복수의 상측 도전판(123aa, 123ab)은 X축 방향으로 서로 이격된다.
도전판(123)은 관통부(121)의 하단에 배치되어 통전 가능하게 구성되는 하측 도전판(123b)을 포함한다. 하측 도전판(123b)은 관통부(121) 하단에 접촉된다. 하측 도전판(123b)은 베이스 플레이트(111)의 하측면에 고정된다. 하측 도전판(123b)은 관통부(121)의 하단 및 접촉 패드(125)의 사이에 배치될 수 있다. 하측 도전판(123b)은 접촉 패드(125)의 패드 도전부(125a)의 상단에 접촉될 수 있다. 하측 도전판(123b)은 접촉 패드(125)에 의해 덮일 수 있다.
하측 도전판(123b)은 복수의 관통부(121-1, 121-2)에 대응하는 복수의 하측 도전판(123b-1, 123b-2)을 포함할 수 있다. 복수의 하측 도전판(123b-1, 123b-2)은 Y축 방향으로 서로 이격되어 배치된다. 제1 관통부(121-1)의 하단에 제1 하측 도전판(123b-1)이 접촉되고, 제2 관통부(121-2)의 하단에 제2 하측 도전판(123b-2)이 접촉된다.
제조 과정에서 컨택터(110)의 커버판(112)과 소켓 도전부(120)의 도전판(123)은 일체의 판 재료의 일부를 구성할 수 있다. 예를 들어, 베이스 플레이트(111)의 표면에 도금을 함으로써 일체의 판 재료를 형성시킬 수 있다. 도전성 재질의 하나의 판 재료의 일부를 절개하여, 상측 커버판(112a) 및 상측 도전판(123a)을 형성시키고 상기 판 재료의 절개된 부분을 통해 베이스 플레이트(111)의 상측면의 일부가 노출될 수 있다. 또한, 도전성 재질의 하나의 판 재료의 일부를 절개하여, 하측 커버판(112b) 및 하측 도전판(123b)을 형성시키고 상기 판 재료의 절개된 부분을 통해 베이스 플레이트(111)의 하측면의 일부가 노출될 수 있다.
소켓 도전부(120)는, 컨택터(110)의 하측에 고정되는 접촉 패드(125)를 포함한다. 접촉 패드(125)는 테스트 장치(20)에 접촉 가능하게 구성된다. 접촉 패드(125)는 도전판(123)과 테스트 장치(20)의 커넥팅 대응부(25)의 사이에서 전기적 신호를 전달할 수 있다.
접촉 패드(125)는 탄성 변형 가능하게 구성될 수 있다. 접촉 패드(125)는 상하 방향으로 탄성 압축 변형 가능하게 구성될 수 있다.
접촉 패드(125)는 탄성 변형 가능한 절연성 재질의 시트(125b)를 포함한다. 시트(125b)는 패드 도전부(125a)를 지지할 수 있다. 복수의 패드 도전부(125a-1, 125b-2)를 지지하는 하나의 시트(125b)가 구비될 수 있다. 시트(125b)는 실리콘 재질을 포함할 수 있다. 시트(125b)는 복수의 하측 도전판(123b-1, 123b-2)을 덮어줄 수 있다.
접촉 패드(125)는 시트(125b) 내에서 상하 방향으로 연장되는 패드 도전부(125a)를 포함한다. 패드 도전부(125a)는 상하 방향으로 통전을 가능하게 한다. 패드 도전부(125a)의 상단은 하측 도전판(123b)에 접촉된다. 패드 도전부(125a)의 하단은 접촉 패드(125)의 하측으로 노출된다.
패드 도전부(125a)는 복수의 도전성 입자를 포함할 수 있다. 상하로 연장된 하나의 패드 도전부(125a)는 상하로 배열된 복수의 도전성 입자를 포함할 수 있다. 상기 복수의 도전성 입자는 서로 접촉됨으로써 전기적 신호를 전달할 수 있다. 복수의 도전성 입자는 시트(125b)에 의해 지지될 수 있다.
패드 도전부(125a)는 복수의 관통부(121-1, 121-2)에 대응하는 복수의 패드 도전부(125a-1, 125a-2)를 포함할 수 있다. 복수의 패드 도전부(125a-1, 125a-2)는 Y축 방향으로 서로 이격되어 배치된다. 제1 하측 도전판(123b-1)의 하단에 제1 패드 도전부(125a-1)가 접촉되고, 제2 하측 도전판(123b-2)의 하단에 제2 패드 도전부(125a-2)가 접촉된다.
도 8은 ID 칩 소켓(100)의 부품의 사시도들이다. 도 8(a)는 컨택터(110) 및 다른 실시예에 따른 소켓 도전부(120')의 조립체를 보여주는 사시도이고, 도 8(b)는 도 8(a)의 조립체에 ID 칩(130)을 추가한 조립체를 보여주는 사시도이다.
도 8을 참고하여, 다른 실시예에 따른 소켓 도전부(120')는 하나의 관통부(121-1 또는 121-2)에 대응하는 일체형의 상측 도전판(123ac)을 포함한다. 즉, 하나의 관통부(121-1 또는 121-2)에 대응하는 분리된 상측 도전판이 없다.
소켓 도전부(120')의 상측 도전판(123a')은 복수의 관통부(121-1, 121-2)에 대응하는 복수의 상측 도전판(123a-1', 123a-2')을 포함할 수 있다. 본 실시예에서, 제1 상측 도전판(123a-1')은 하나의 상측 도전판(123ac)으로 구성되고, 제2 상측 도전판(123a-2')은 하나의 상측 도전판(123ac)으로 구성된다. 제1 상측 도전판(123a-1') 및 제2 상측 도전판(123a-2')은 Y축 방향으로 서로 이격된다. ID 칩(130)의 각각의 연결부(133)는 상측 도전판(123c)에 접촉된다.
도 9는 도 2의 ID 칩 소켓(100) 및 프레임(11)을 라인 S1-S1'를 따라 자른 단면도로서, 제1 실시예에 따른 ID 칩 소켓(100)을 보여준다. 도 10은 도 2의 ID 칩 소켓(100) 및 프레임(11)을 라인 S2-S2'를 따라 자른 단면도로서, 제1 실시예에 따른 ID 칩 소켓(100)을 보여준다.
도 9 및 도 10을 참고하여, ID 칩 소켓(100)의 소켓 도전부(120)는 ID 칩(130)과 테스트 장치(20)를 전기적으로 연결하는 도전 채널(Ch)을 포함한다. ID 칩(130)의 복수의 연결부(133-1, 133-2)에 대응하는 복수의 도전 채널(Ch1, Ch2)이 구비될 수 있다. 제1 도전 채널(Ch1)은 ID 칩(130)의 제1 연결부(133-1)에 연결되고, 제2 도전 채널(Ch2)는 ID 칩(130)의 제2 연결부(133-2)에 연결된다.
도전 채널(Ch)은 상측 도전판(123a), 관통부(121) 및 하측 도전판(123b)이 순차적으로 연결된 구간을 포함한다. 도전 채널(Ch)의 하측부는 패드 도전부(125a)가 위치할 수 있다.
상측 도전판(123a), 관통부(121), 하측 도전판(123b) 및 패드 도전부(125a)가 상측부터 하측으로 순차적으로 연결되어 하나의 도전 채널(Ch)을 형성할 수 있다. 상측 도전판(123a)의 상단은 ID 칩(130)의 연결부(133)에 연결된다. 관통부(121)의 상단은 상측 도전판(123a)의 하단에 연결된다. 하측 도전판(123b)의 상단은 관통부(121)의 하단에 연결된다. 패드 도전부(125a)의 상단은 하측 도전판(123b)의 하단에 연결된다.
ID 칩(130)은 소켓 도전부(120)에 고정될 수 있다. ID 칩(130)은 소켓 도전부(120) 및 컨택터(110)에 고정될 수 있다.
ID 칩(130)의 칩 바디(131)는 RFID(Radio Frequency Identification) 칩을 포함할 수 있다. 칩 바디(131)는 IC(integrated circuit) 칩 및/또는 PCB(PRINTED CIRCUIT BOARD) 등을 포함할 수 있다.
ID 칩(130)의 연결부(133)에 의해 ID 칩(130)이 소켓 도전부(120)에 고정될 수 있다. 예를 들어, 연결부(133)는 SMT(Surface Mounter Technology) 접착 방식으로 구성될 수 있다. 연결부(133)는 O2 납땜 방식으로 구성될 수 있다.
ID 칩(130)은 상측을 바라보는 상측면(137)을 포함한다. 상측면(137)은 커버(150)의 내측 하향면(157)을 마주본다.
ID 칩(130)은 측방면(138)을 포함한다. 측방면(138)은 커버(150)의 내측 측방면(158)을 마주본다.
복수의 도전 채널(Ch1, Ch2)에 대응하는 복수의 연결부(133-1, 133-2)가 구비될 수 있다. 복수의 연결부(133-1, 133-2)는 Y축 방향으로 이격되어 배치될 수 있다.
연결부(133)는 하나의 관통부(121)에 접촉되는 복수의 상측 도전판(123aa, 123ab)의 사이로 끼어드는 부분(133p)을 포함한다. 연결부(133)의 상기 부분(133p)은 측방으로 복수의 상측 도전판(123aa, 123ab)에 접촉된다. 연결부(133)의 상기 부분(133p)은 하측으로 관통부(121)에 접촉될 수 있다.
커버(150)는 절연성의 재질로 형성될 수 있다. 본 실시예에서, 커버(150)는 플라스틱 재질로 형성될 수 있다.
커버(150)는 상하 방향으로 ID 칩(130)과 이격될 수 있다. ID 칩(130)의 상측면(137)과 커버(150)의 내측 하향면(157)은 상하 방향으로 갭(gap)(150g)을 형성하며 배치될 수 있다. 상하 방향의 갭(150g)의 상하 방향 길이는 ID 칩(130)의 상하 방향 길이에 비해 작을 수 있다. 이를 통해, 커버(150)에 상하 방향으로 압력이나 충격이 가해졌을 때, ID 칩(130)으로 하중이나 충격이 전달되는 것을 막거나 저감시킬 수 있다. 특히, 도 15를 참고하여 후술하는 사용 환경에서 가이드 부재(50)에 의해 커버(150)가 하측으로 눌리는 경우에도, ID 칩(130)에는 가이드 부재(50)의 하측 방향의 하중이 가해지지 않을 수 있다.
커버(150)는 측방으로 ID 칩(130)과 이격될 수 있다. ID 칩(130)의 측방면(138)과 커버의 내측 측방면(158)은 측방으로 갭(150h)을 형성하며 배치될 수 있다. 측방 갭(150h)을 통해, 커버(150)에 측방으로 압력이나 충격이 가해진 경우에도, ID 칩(130)으로 하중이나 충격이 전달되는 것을 막거나 저감시킬 수 있다.
상하 방향의 갭(150g)에, 커버(150)의 재질보다 유연한 재질 또는 공기가 채워질 수 있다. 일 예로, 상하 방향의 갭(150g)은 별도의 다른 부품없이 공기가 채워질 수 있다. 다른 예로, 상하 방향의 갭(150g)에 커버(150)의 재질 보다 탄성 변형이 더 잘되는 재질이 채워질 수 있다. 커버(150)의 재질보다 유연한 상기 재질은 에폭시(epoxy) 재질을 포함할 수 있다.
또한, 측방 갭(150h)에, 커버(150)의 재질보다 유연한 재질 또는 공기가 채워질 수 있다. 측방 갭(150h)에 채워지는 재질의 예시는 상술한 상하 방향의 갭(150g)에 채워지는 재질의 예시와 같다.
커버(150)는 ID 칩(130)의 상기 상측면(137)을 덮는 상면부(151)를 포함한다. 상면부(151)의 하측면은 내측 하향면(157)을 형성한다.
커버(150)는 ID 칩(130)의 측방면(138)을 둘러싸는 측면부(153)를 포함한다. 측면부(153)의 일측면은 내측 측방면(158)을 형성한다. 측면부(153)의 상단부는 상면부(151)와 연결된다.
커버(150)는 측면부(153)의 하측부에서 컨택터(110) 및 프레임(11) 중 적어도 하나에 고정되는 부착부(155)를 포함한다. 도 9 및 도 10을 참고한 제1 실시예에 따른 커버(150)의 부착부(155)는 컨택터(110)에 고정된다. 후술하는 도 11 및 도 12를 참고한 제2 실시예 및 제3 실시예에 따른 커버(150', 150'')의 부착부(155', 155'')는 프레임(11)에 고정된다.
제1 실시예에서, 컨택터(110)의 상측면에 부착부(155)가 고정될 수 있다. 컨택터(110)의 상측면의 가장자리 부분에 부착부(155)가 고정될 수 있다. 컨택터(110)의 상측 커버판(112a)에 부착부(155)가 고정될 수 있다.
도 11은 제2 실시예에 따른 ID 칩 소켓(100') 및 프레임(11)을 도 10과 같은 방식으로 자른 단면도이다. 도 11을 참고하여 상술한 제1 실시예에 따른 ID 칩 소켓(100)과의 차이점을 중심으로, 제2 실시예에 따른 ID 칩 소켓(100')을 설명하면 다음과 같다.
제2 실시예에 따른 ID 칩 소켓(100')의 커버(150')의 부착부(155')는 프레임(11)의 상측면에 고정된다. 부착부(155')는 프레임(11)의 제1 레이어(11b)의 상측면에 고정된다. 노출 홀(11bh)에 의해 노출되는 제2 레이어(11a)의 특정 부분(11c)은 부착부(155')로부터 이격된다. 커버(150')는 컨택터(110)로부터 이격될 수 있다. 특정 부분(11c)에 커버(150) 및 컨택터(110) 중 컨택터(110)만 접촉될 수 있다. 컨택터(110)가 제2 레이어(11a)의 상측면에 고정되도록 제1 레이어(11b)의 일부분이 개구된다.
도 12는 제3 실시예에 따른 ID 칩 소켓(100'') 및 프레임(11)을, 도 10과 같은 방식으로 자른 단면도이다. 도 12를 참고하여 상술한 제1 실시예에 따른 ID 칩 소켓(100)과의 차이점을 중심으로, 제3 실시예에 따른 ID 칩 소켓(100'')을 설명하면 다음과 같다.
제3 실시예에 따른 ID 칩 소켓(100'')의 커버(150'')의 부착부(155'')는 제2 레이어(11a)의 상측면에 고정된다. 노출 홀(11bh)에 의해 노출되는 제2 레이어(11a)의 특정 부분(11c)에 부착부(155'')가 고정된다. 커버(150'')는 컨택터(110)로부터 이격될 수 있다. 특정 부분(11c)에 커버(150) 및 컨택터(110)가 접촉될 수 있다. 커버(150'')가 제2 레이어(11a)의 상측면에 고정되도록 제1 레이어(11b)의 일부분이 개구된다.
컨택터(110) 및 커버(150'')는 각각 상기 특정 부분에 고정될 수 있다. 컨택터(110) 및 커버(150'')가 제2 레이어(11a)의 상측면에 고정되도록 제1 레이어(11b)의 일부분이 개구된다.
부착부(155'')는 측면부(153)의 외표면보다 돌출되도록 측방으로 연장될 수 있다. 부착부(155'')의 측방으로의 길이는 측면부(153)의 측방으로의 길이보다 길 수 있다.
제2 실시예 및 제3 실시예에 따른 커버(150', 150'')의 부착 위치를 통해, 외부로부터 커버(150)에 하중이나 충격이 가해질 때, 커버(150)의 하중이나 충격이 컨택터(110)에 직접 전달되는 것을 막을 수 있다. 특히, 제3 실시예에 따른 커버(150'')를 통해, 커버(150'')의 측방으로의 유동이 제1 레이어(11b)에 의해 제한됨으로써, 커버(150'')가 보다 안정적으로 배치될 수 있다.
도 13은 제4 실시예에 따른 ID 칩 소켓(100''') 및 프레임(11)의 사시도이다. 도 14는 도 13의 ID 칩 소켓(100''') 및 프레임(11)을 라인 S3-S3'를 따라 자른 단면도이다. 도 13 및 도 14를 참고하여 상술한 제1 실시예에 따른 ID 칩 소켓(100)과의 차이점을 중심으로, 제4 실시예에 따른 ID 칩 소켓(100''')을 설명하면 다음과 같다.
제4 실시예에 따른 ID 칩 소켓(100''')의 커버(150''')는 플라스틱 재질보다 유연한 재질로 형성될 수 있다. 커버(150''')는 실리콘 재질로 형성될 수 있다. 커버(150''')는 실리콘 재질로 ID 칩(130)을 도포하여 형성될 수 있다. 이를 통해, 외부로부터 커버(150''')에 가해지는 하중이나 충격이 커버(150''')에 의해 보다 효과적으로 흡수될 수 있다.
커버(150''')의 외표면은 곡면을 형성할 수 있다. 커버(150''')의 외표면의 상측면 및 측방면은 라운드지게 곡률을 가지며 연결될 수 있다.
커버(150''')는 컨택터(110)에 부착될 수 있다. 커버(150''')는 ID 칩(130)에 부착될 수 있다. 커버(150''') 및 ID 칩(130)은 상하 방향의 서로 접촉된다. 커버(150''') 및 ID 칩(130)은 측방으로 서로 접촉된다.
도 15는 도 1의 테스트 커넥터 조립체(10)가 테스트 장치(20)에 결합된 상태에서, 가이드 부재(50)가 테스트 커넥터 조립체(10)를 가이드하는 모습을 보여주는 도면으로서, 도 10과 같은 방식으로 자른 단면도이다.
도 15를 참고하여, 테스트 장치(20)의 사용 환경에서 가이드 부재(50)가 구비될 수 있다. 가이드 부재(50)는 테스트 커넥터 조립체(10)가 테스트 장치(20)위에 올려질 때, ID 칩 소켓(100)을 하측으로 눌러주는 역할을 수행할 수 있다. 가이드 부재(50)가 ID 칩 소켓(100)을 하측으로 눌러줌으로써, ID 칩 소켓(100)과 테스트 장치(20)의 커넥팅 대응부(25)의 접속이 원활하게 이루어질 수 있다.
또한, 가이드 부재(50)는 테스트 커넥터 조립체(10)의 테스트 장치(20)에 대한 포지셔닝(positioning)을 가이드(guide)할 수 있다. 또한, 가이드 부재(50)는 테스트 커넥터 조립체(10)의 커넥터(13)와 테스트 장치(20)의 단자(21) 사이의 접속이 원활하게 이루어지도록 할 수 있다.
본 개시의 실시예들에 따르면, 가이드 부재(50)는 커버(150)를 하측으로 눌러줌으로써, ID 칩 소켓(100)과 테스트 장치(20)의 커넥팅 대응부(25)의 원활한 접속을 유도함과 동시에, 가이드 부재(50)에 의해 커버(150)에 가해진 하중이 ID 칩(130)으로 전달되는 것을 막을 수 있다.
이상 일부 실시예들과 첨부된 도면에 도시된 예에 의해 본 개시의 기술적 사상이 설명되었지만, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 이해할 수 있는 본 개시의 기술적 사상 및 범위를 벗어나지 않는 범위에서 다양한 치환, 변형 및 변경이 이루어질 수 있다는 점을 알아야 할 것이다. 또한, 그러한 치환, 변형 및 변경은 첨부된 청구범위 내에 속하는 것으로 생각되어야 한다.
10: 테스트 커넥터 조립체, 11: 프레임, 13: 커넥터, 20: 테스트 장치, 50: 가이드 부재, 100, 100', 100'', 100''': ID 칩 소켓, 110: 컨택터, 120: 소켓 도전부, 130: ID 칩, 150, 150', 150'', 150''': 커버

Claims (17)

  1. 테스트 커넥터 조립체의 테스트를 위한 커넥터를 지지하는 프레임에 고정되는 ID 칩 소켓에 있어서,
    상기 프레임의 상측에 고정되도록 구성되는 컨택터;
    상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하는 소켓 도전부;
    상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및
    상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되도록 구성되는 커버를 포함하고,
    상기 ID 칩의 상기 상측면과 상기 커버의 내측 하향면은 상하 방향으로 갭을 형성하며 배치되는,
    ID 칩 소켓.
  2. 삭제
  3. 제1항에 있어서,
    상기 상하 방향의 갭에, 상기 커버의 재질보다 유연한 재질 또는 공기가 채워지는,
    ID 칩 소켓.
  4. 제1항에 있어서,
    상기 ID 칩의 측방면과 상기 커버의 내측 측방면은 측방으로 갭을 형성하며 배치되는,
    ID 칩 소켓.
  5. 제1항에 있어서,
    상기 커버는,
    상기 ID 칩의 상기 상측면을 덮는 상면부;
    상기 ID 칩의 측방면을 둘러싸는 측면부; 및
    상기 측면부의 하측부에서 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되는 부착부를 포함하는,
    ID 칩 소켓.
  6. 제1항에 있어서,
    상기 커버는 실리콘 재질로 상기 ID 칩을 도포하여 형성되는,
    ID 칩 소켓.
  7. 제1항에 있어서,
    상기 컨택터는 절연 재질의 베이스 플레이트를 포함하고,
    상기 소켓 도전부는,
    상기 베이스 플레이트를 상하 방향으로 관통하는 도전성 재질의 관통부;
    상기 관통부의 상단 및 상기 ID 칩의 사이에 배치되어 통전 가능하게 구성되고, 상기 베이스 플레이트의 상측면에 고정된 상측 도전판; 및
    상기 관통부의 하단에 배치되어 통전 가능하게 구성되고 상기 베이스 플레이트의 하측면에 고정된 하측 도전판을 포함하는,
    ID 칩 소켓.
  8. 제7항에 있어서,
    하나의 상기 관통부에 접촉하되 서로 분리된 2개의 상기 상측 도전판을 포함하는,
    ID 칩 소켓.
  9. 제1항에 있어서,
    상기 소켓 도전부는,
    상기 컨택터의 하측에 고정되어 테스트 장치에 접촉 가능하게 구성되는 접촉 패드를 포함하고,
    상기 접촉 패드는,
    탄성 변형 가능한 절연성 재질의 시트; 및
    상기 시트 내에서 상하 방향으로 연장되어 상하 방향으로 통전을 가능하게 하는 패드 도전부를 포함하는,
    ID 칩 소켓.
  10. 제1항에 있어서,
    상기 ID 칩은 식별 정보 및 이력 정보 중 적어도 하나를 저장하고,
    상기 식별 정보는 상기 테스트 커넥터 조립체의 식별 정보이고,
    상기 이력 정보는 상기 테스트 커넥터 조립체의 수명 또는 사용 횟수와 관련된 이력 정보인,
    ID 칩 소켓.
  11. 피검사 디바이스와 테스트 장치 사이에 배치되어 피검사 디바이스와 테스트 장치를 서로 전기적으로 연결시키기 위한 테스트 커넥터 조립체에 있어서,
    테스트를 위한 커넥터를 지지하는 프레임; 및
    상기 프레임의 상측에 고정되는 ID 칩 소켓;
    상기 ID 칩 소켓은,
    상기 프레임의 상측에 고정되는 컨택터;
    상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하는 소켓 도전부;
    상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및
    상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되는 커버를 포함하고,
    상기 ID 칩의 상기 상측면과 상기 커버의 내측 하향면은 상하 방향으로 갭을 형성하며 배치되는,
    테스트 커넥터 조립체.
  12. 제11항에 있어서,
    상기 커버는 상기 프레임에 고정되는,
    테스트 커넥터 조립체.
  13. 제12항에 있어서,
    상기 프레임은 상하 방향으로 적층된 적어도 하나의 제1 레이어 및 적어도 하나의 제2 레이어를 포함하는 복수의 레이어를 포함하고,
    상기 커버가 상기 제2 레이어의 상측면에 고정되도록 상기 제1 레이어의 일부분이 개구되는,
    테스트 커넥터 조립체.
  14. 제11항에 있어서,
    상기 프레임은 상하 방향으로 적층된 적어도 하나의 제1 레이어 및 적어도 하나의 제2 레이어를 포함하는 복수의 레이어를 포함하고,
    상기 컨택터가 상기 제2 레이어의 상측면에 고정되도록 상기 제1 레이어의 일부분이 개구되는,
    테스트 커넥터 조립체.
  15. 제11항에 있어서,
    상기 프레임은 상하 방향으로 적층된 적어도 하나의 제1 레이어 및 적어도 하나의 제2 레이어를 포함하는 복수의 레이어를 포함하고,
    상기 제2 레이어의 상측면의 특정 부분이 노출되도록 상기 제1 레이어의 일부분이 개구되고,
    상기 컨택터 및 상기 커버는 각각 상기 특정 부분에 고정되는,
    테스트 커넥터 조립체.
  16. 제15항에 있어서,
    상기 특정 부분의 중앙부에 상기 소켓 도전부의 하단이 하측으로 노출되도록 홀이 형성되고,
    테스트 커넥터 조립체.
  17. 테스트 장치; 및
    피검사 디바이스와 상기 테스트 장치 사이에 배치되어 피검사 디바이스와 테스트 장치를 서로 전기적으로 연결시키도록 구성된 테스트 커넥터 조립체를 포함하고,
    상기 커넥터 조립체는,
    테스트를 위한 커넥터를 지지하는 프레임; 및
    상기 프레임의 상측에 고정되는 ID 칩 소켓을 포함하고,
    상기 ID 칩 소켓은,
    상기 프레임의 상측에 고정되는 컨택터;
    상기 컨택터를 상하 방향으로 관통하며 상하 방향으로 통전을 가능하게 하고, 하단이 상기 테스트 장치에 접촉되는 소켓 도전부;
    상기 소켓 도전부의 상측에 고정되어 상기 소켓 도전부와 전기적으로 연결되는 ID 칩; 및
    상기 ID 칩의 상측면을 덮고, 상기 컨택터 및 상기 프레임 중 적어도 하나에 고정되는 커버를 포함하고,
    상기 ID 칩의 상기 상측면과 상기 커버의 내측 하향면은 상하 방향으로 갭을 형성하며 배치되고,
    상기 ID 칩이 상기 테스트 장치로부터 전기 신호를 받거나 상기 테스트 장치로 전기 신호를 보냄으로써, 상기 피검사 디바이스 및 상기 테스트 커넥터 조립체 중 적어도 하나를 식별하는 식별 기능 및 상기 ID 칩 소켓의 이력을 추적하는 이력 관리 기능 중 적어도 하나를 수행하도록 설정되는,
    테스트 장치 세트.
KR1020180137406A 2018-11-09 2018-11-09 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트 KR102132821B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180137406A KR102132821B1 (ko) 2018-11-09 2018-11-09 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트
TW108125769A TWI721505B (zh) 2018-11-09 2019-07-22 用於測試連接器組件之識別晶片插座、包含識別晶片插座之測試連接器組件及包含測試連接器組件之測試設備組
US16/654,437 US11073536B2 (en) 2018-11-09 2019-10-16 ID chip socket for test connector assembly, test connector assembly including ID chip socket, and test equipment set including test connector assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137406A KR102132821B1 (ko) 2018-11-09 2018-11-09 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트

Publications (2)

Publication Number Publication Date
KR20200053910A KR20200053910A (ko) 2020-05-19
KR102132821B1 true KR102132821B1 (ko) 2020-07-13

Family

ID=70551280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137406A KR102132821B1 (ko) 2018-11-09 2018-11-09 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트

Country Status (3)

Country Link
US (1) US11073536B2 (ko)
KR (1) KR102132821B1 (ko)
TW (1) TWI721505B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879806B1 (ko) * 2017-12-07 2018-07-18 (주)티에스이 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치
US11047905B2 (en) * 2019-05-31 2021-06-29 Analog Devices International Unlimited Company Contactor with integrated memory
US11128072B1 (en) 2020-07-22 2021-09-21 TE Connectivity Services Gmbh Electrical connector assembly having variable height contacts
US11509080B2 (en) * 2020-07-22 2022-11-22 Te Connectivity Solutions Gmbh Electrical connector assembly having hybrid conductive polymer contacts
US11509084B2 (en) 2020-07-24 2022-11-22 Te Connectivity Solutions Gmbh Electrical connector assembly having hybrid conductive polymer contacts
US11894629B2 (en) 2021-03-09 2024-02-06 Tyco Electronics Japan G.K. Electrical interconnect with conductive polymer contacts having tips with different shapes and sizes
KR102466458B1 (ko) 2021-10-08 2022-11-14 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
CN114580454B (zh) * 2022-02-24 2022-10-11 发明之家(北京)科技有限公司 一种芯片外观不良识别方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928228B1 (ko) 2007-12-24 2009-11-24 리노공업주식회사 반도체 칩 테스트용 검사 소켓
KR101030804B1 (ko) * 2010-04-09 2011-04-27 이승룡 인터페이스와 그 제조방법, 그 인터페이스를 포함한 테스트 소켓, 및 그 테스트 소켓을 포함한 테스트 장치
JP5266723B2 (ja) * 2007-11-07 2013-08-21 富士通株式会社 Ｒｆｉｄタグ製造方法
KR101879806B1 (ko) * 2017-12-07 2018-07-18 (주)티에스이 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
JP3430015B2 (ja) * 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
US7338295B2 (en) * 2006-07-21 2008-03-04 Protos Electronics Test socket-lid assembly
JP4495240B2 (ja) * 2007-02-14 2010-06-30 アルプス電気株式会社 検出装置および検出装置の製造方法
KR20100023257A (ko) * 2008-08-21 2010-03-04 삼성전자주식회사 반도체 패키지 검사용 지지유닛
KR101798440B1 (ko) * 2011-03-08 2017-11-16 삼성전자주식회사 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
TWI523143B (zh) * 2013-09-13 2016-02-21 京元電子股份有限公司 電子元件測試基座之浮動緩衝機構
KR101490501B1 (ko) * 2013-11-12 2015-02-06 주식회사 아이에스시 전기적 검사용 소켓
JP6342219B2 (ja) * 2014-05-27 2018-06-13 株式会社東芝 Ｉｃカード用基材、及び嵌込ｉｃカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5266723B2 (ja) * 2007-11-07 2013-08-21 富士通株式会社 Ｒｆｉｄタグ製造方法
KR100928228B1 (ko) 2007-12-24 2009-11-24 리노공업주식회사 반도체 칩 테스트용 검사 소켓
KR101030804B1 (ko) * 2010-04-09 2011-04-27 이승룡 인터페이스와 그 제조방법, 그 인터페이스를 포함한 테스트 소켓, 및 그 테스트 소켓을 포함한 테스트 장치
KR101879806B1 (ko) * 2017-12-07 2018-07-18 (주)티에스이 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치

Also Published As

Publication number Publication date
US20200150148A1 (en) 2020-05-14
KR20200053910A (ko) 2020-05-19
TWI721505B (zh) 2021-03-11
US11073536B2 (en) 2021-07-27
TW202019029A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
KR102132821B1 (ko) 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트
KR100456190B1 (ko) 스파이럴 콘택터와 그 제조 방법, 및 이를 이용한 반도체검사 장치와 전자 부품
JP5050856B2 (ja) 異方導電性コネクターの製造方法
US7977961B2 (en) Component for testing device for electronic component and testing method of the electronic component
JP2001116795A (ja) テスト用ソケット、およびテスト用ソケットに用いる接続シート
CN103155728B (zh) 元器件内置基板及元器件内置基板的制造方法
KR101879806B1 (ko) 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치
JP2007017234A (ja) 検査装置用ソケット
JP2017027974A (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
KR101369406B1 (ko) 탐침 구조물 및 이를 갖는 전기적 검사 장치
US5700979A (en) Flexible strip cable with extension for testing
JP2017517863A (ja) 高周波デバイスのテスト用両方向導電性ソケット、高周波デバイスのテスト用両方向導電性モジュール及びその製造方法
JP2002270320A (ja) 半導体パッケージ用ソケット
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
US10854362B2 (en) Guide-connected contactor and portable electronic device comprising same
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
KR101152889B1 (ko) 반도체 패키지 지지장치
KR20130126566A (ko) 가성불량 방지를 위한 핀 블록 및 이를 이용한 부품검사기
KR101183614B1 (ko) 프로브 카드
US11933837B2 (en) Inspection jig, and inspection device
CN220691081U (zh) 一种测试治具
KR101363368B1 (ko) 인쇄회로기판 검사장치
WO2024018535A1 (ja) 異方導電性コネクタ、フレーム付き異方導電性コネクタ及び検査装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant