JP3215202U - 半導体チップ検査装置 - Google Patents

半導体チップ検査装置 Download PDF

Info

Publication number
JP3215202U
JP3215202U JP2017005124U JP2017005124U JP3215202U JP 3215202 U JP3215202 U JP 3215202U JP 2017005124 U JP2017005124 U JP 2017005124U JP 2017005124 U JP2017005124 U JP 2017005124U JP 3215202 U JP3215202 U JP 3215202U
Authority
JP
Japan
Prior art keywords
semiconductor chip
socket
inspection apparatus
groove
guide plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017005124U
Other languages
English (en)
Inventor
チャン、テ・ヨウン
Original Assignee
エヌティーエス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌティーエス・カンパニー・リミテッド filed Critical エヌティーエス・カンパニー・リミテッド
Application granted granted Critical
Publication of JP3215202U publication Critical patent/JP3215202U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体チップの不良の有無を判別するテスト過程に用いられる半導体チップ検査装置を提供する。【解決手段】半導体チップ検査装置は、下部に載置溝110が形成されるガイドプレートと、ガイドプレートの下部に結合され、上部には上部半導体チップ10が載置溝110内に位置するように実装される基板200と、基板200の下部パターンと接触した状態で、ガイドプレートの下部に結合される上部ポゴピン310が上部に突出形成され、下部には下部ポゴピン320が突出形成される上部ソケット300と、下部ポゴピン320の接触する下部半導体チップ10’が上部に載置される下部ソケット400とを含む。【選択図】図4

Description

本考案は、半導体チップ検査装置に関し、より詳細には、半導体チップの不良の有無を判別するためのテスト過程に用いられる半導体チップ検査装置に関する。
一般的に、電子製品を製造する時に使用される半導体チップは、その不良の有無を判別するためのテスト過程を経ることになり、このテスト過程により、半導体チップの電気的特性および信頼性を確保することができる。
このテストのために用いられる半導体チップ検査装置は、半導体チップを設けるためのプレートと、プレートの一面において半導体チップの端子とピンによって接触するソケットと、半導体チップをソケット方向に弾性支持する加圧部などとから構成される。
このように構成される半導体チップ検査装置によれば、加圧部が半導体チップを弾性支持して一定位置に固定的に位置させ、ソケットは、半導体チップと電気的な信号をやり取りする。
本考案に関連する先行文献としては、大韓民国公開特許第10−2013−0071038号(公開日:2013年6月28日)があり、前記先行文献には半導体チップテスト用ソケットが開示されている。
本考案の目的は、半導体チップのテスト歩留まりを安定して維持させることができる半導体チップ検査装置を提供することである。
本考案に係る半導体チップ検査装置は、下部に載置溝が形成されるガイドプレートと、前記ガイドプレートの下部に結合され、上部には上部半導体チップが前記載置溝内に位置するように実装される基板と、前記基板の下部パターンと接触した状態で、前記ガイドプレートの下部に結合される上部ポゴピンが上部に突出形成され、下部には下部ポゴピンが突出形成される上部ソケットと、前記下部ポゴピンの接触する下部半導体チップが上部に載置される下部ソケットとを含む。
また、前記ガイドプレートの上部には、前記載置溝と連通する開閉溝が上下に貫通形成され、前記開閉溝内には、前記載置溝に位置した上部半導体チップを下部方向に弾性支持する加圧部材が備えられることが好ましい。
また、前記加圧部材は、前記開閉溝に結合されるカバーと、前記カバーと前記上部半導体チップとの間に位置し、前記上部半導体チップを下部方向に弾性支持する加圧具とを備えることが好ましい。
また、前記加圧具は、前記カバーと前記上部半導体チップとの間に昇降可能に備えられ、前記上部半導体チップを下部方向に加圧する加圧板と、前記カバーと前記加圧板との間に備えられ、前記加圧板を下部方向に加圧する弾性力を提供する弾性部材とを備えることが好ましい。
また、前記加圧板には、1つまたは複数の設置溝が形成され、前記設置溝は、前記上部半導体チップの中心と同一線上をなす前記加圧板の中心位置、および前記加圧板の中心位置を基準として外郭に等間隔に複数形成されることが好ましい。
前記上部ソケットと前記基板の縁部位を貫通し、前記上部ソケットと前記基板を前記ガイドプレートの下部に結合させる締結部材をさらに備えることが好ましい。
また、前記上部ポゴピンと前記下部ポゴピンは、前記上部ソケットの上下部縁に沿って複数の列に配列されることが好ましい。
また、前記上部ソケットの下部縁部位には、複数の整列ピンが下部に突出形成され、前記下部ソケットの上面には、前記整列ピンが対応挿入されるように挿入溝が凹んで形成されることが好ましい。
本考案の半導体チップ検査装置によれば、上部半導体チップと上部ソケットとの間の接続不良の発生を抑えられるだけでなく、半導体チップの性能テスト時に発生する衝撃を緩衝させて装置および半導体チップの損傷を防止することができ、これにより、半導体チップのテスト歩留まりを安定して維持させることができる。
本考案の一実施形態に係る半導体チップ検査装置の各構成が分離された状態を示す分解斜視図である。 本考案の一実施形態に係る半導体チップ検査装置の各構成が結合された状態を示す結合斜視図である。 本考案の一実施形態に係る半導体チップ検査装置の各構成が結合された状態における底面を示す背面斜視図である。 本考案の一実施形態に係る半導体チップ検査装置の各構成が結合された状態を示す結合断面図である。
以下、添付した図面を参照して、本考案に係る半導体チップ検査装置の一実施形態を説明する。説明の便宜のために、図面に示された線の厚さや構成要素の大きさなどは、説明の明瞭性と便宜上誇張されて示されていることがある。
また、後述する用語は、本考案における機能を考慮して定義された用語であって、これは、使用者、運用者の意図または慣例によって異なり得る。そのため、これらの用語に対する定義は、本明細書全般にわたる内容に基づいて行われなければならない。
図1は、本考案の一実施形態に係る半導体チップ検査装置の各構成が分離された状態を示す分解斜視図であり、図2は、本考案の一実施形態に係る半導体チップ検査装置の各構成が結合された状態を示す結合斜視図である。
また、図3は、本考案の一実施形態に係る半導体チップ検査装置の各構成が結合された状態における底面を示す背面斜視図であり、図4は、本考案の一実施形態に係る半導体チップ検査装置の各構成が結合された状態を示す結合断面図である。
図1〜図4を参照すれば、本考案に係る半導体チップ検査装置は、ガイドプレート100と、基板200と、上部ソケット300と、下部ソケット400とを含む。
ガイドプレート100は、半導体チップ10が載置される本体の役割を果たす。このようなガイドプレート100の下部には、検査対象の上部半導体チップ10の上端が挿入できるように載置溝110が凹んで形成される。
載置溝110は、上部半導体チップ10に対応する形状に形成され、上部半導体チップ10の上下厚さと同一または類似の深さを有してもよい。
そして、ガイドプレート100の上部には、カバー130と加圧具140が挿入される開閉溝120が貫通形成される。
開閉溝120は、載置溝110と上下に連通して形成される。本実施形態において、開閉溝120は、加圧具140が挿入される第1開閉溝121と、カバー130が挿入される第2開閉溝125とを含むものとして例示される。
第1開閉溝121は、載置溝110と上下に連通して形成され、載置溝110と同一、または類似の幅を有するように形成されてもよい。このような第1開閉溝121には、加圧具140が挿入される。
前記のように形成される載置溝110と第1開閉溝121との間には、突出段部115が形成されてもよい。突出段部115は、載置溝110および第1開閉溝121が形成されたガイドプレート100の内周面に突出して形成され、載置溝110と第1開閉溝121との間に形成され、載置溝110と第1開閉溝121との間を区画する。
このように形成された突出段部115の下部には、載置溝110に挿入された上部半導体チップ10の上部縁部位が係止され、突出段部115の上部には、加圧具140、より具体的には、後述する加圧具140の加圧板141の縁部位が係止される。
すなわち、上部半導体チップ10と加圧板141は、突出段部115を挟んで載置溝110と第1開閉溝121にそれぞれ挿入されるが、突出段部115の厚さによって互いに所定間隔離隔して位置する。
第2開閉溝125は、第1開閉溝121と上下に連通して形成され、載置溝110および第1開閉溝121の幅より大きい幅を有するように形成される。このように形成される第2開閉溝125と第1開閉溝121との間には、第2開閉溝125と第1開閉溝121との間の幅差によって段部が形成され、このような段部には、第2開閉溝125に挿入されるカバー130の縁部位が係止される。
一方、開閉溝120、より具体的に第1開閉溝121内には、載置溝110に位置した上部半導体チップ10を下部に弾性支持するための加圧部材130、140が備えられる。このような加圧部材130、140は、開閉溝120の上部を開閉するカバー130と、上部半導体チップ10を弾性支持する加圧具140とを含む。
加圧具140は、上部半導体チップ10を下部に弾性支持する役割を果たすものであって、加圧板141と、弾性部材142とを含む。
加圧板141は、開閉溝120の形状に対応する形状を有するように形成され、開閉溝120内に昇降可能に備えられる。このような加圧板141は、弾性部材142から提供される弾性力を利用して上部半導体チップ10の上部を加圧する。
本実施形態において、加圧板141は、上部と下部、2つの部分に区分され、上部が下部より広い幅を有するように形成されるものとして例示される。このような加圧板141は、その上部が第1開閉溝121に挿入され、下部が突出段部115によって取り囲まれた通路を通過できるように備えられる。
これによれば、加圧板141の下部は、突出段部115によって取り囲まれた通路を通過して載置溝110の内部に突出し、加圧板141の昇降によってその突出程度が調整可能である。
このように備えられる加圧板141は、載置溝110に位置した上部半導体チップ10の上部を下部に加圧し、このような加圧板141の加圧力は、弾性部材142の弾性力によって提供される。
前記のような加圧板141には、1つまたは複数の設置溝141aが形成される。設置溝141aは、加圧板141の上部から下部側に上下に凹んで形成され、このような設置溝141aには弾性部材142が挟まれる。
本実施形態において、設置溝141aは、上部半導体チップ10の中心と同一線上をなす加圧板141の中心位置と、加圧板141の中心位置を基準として外郭に等間隔に複数形成されるものとして例示される。
弾性部材142は、カバー130と加圧板141との間に備えられ、設置溝141aに挟まれて加圧板141に設けられる。本実施形態において、弾性部材142は、上下方向に圧縮または伸張するコイルスプリングであるとして例示される。
これによれば、弾性部材142の上端はカバー130の下端に支持され、弾性部材142の下端は設置溝141aの内部で加圧板141に支持される。
このように備えられる弾性部材142は、その上端がカバー130によって支持された状態で、加圧板141を下部方向に加圧する弾性力を提供する。
このような弾性部材142の作用によって、加圧板141は、下部方向に加圧されて上部半導体チップ10の上端と密着し、上部半導体チップ10を加圧することで、上部半導体チップ10の流動を抑えることができる。
これによって、上部半導体チップ10は、載置溝110内で流動せず安定して固定できる。
基板200は、上部ソケット300と共に、ガイドプレート100の下部に結合される。このような基板200の上面には、検査対象の上部半導体チップ10が実装される。この時、上部半導体チップ10の外部端子は、基板200に形成されたパターンに電気的に接続される。
そして、載置溝110の下部には、基板200の上端が挿入できるようにより大きい幅の拡張部位が形成されることで、基板200の設置部位が案内される一方、基板200がガイドプレート100の下部に安定して結合できる。
上部ソケット300は、基板200の下部に密着した状態で、締結部材Bによってガイドプレート100の下部に結合される。
上部ソケット300の上部には、複数の上部ポゴピン(Upper pogo pin)310が突出形成され、上部ポゴピン310は、基板200の下部に形成されたパターンに接触することができる。
そして、上部ソケット300の下部には、図3に示されているように、複数の下部ポゴピン(Lower pogo pin)320が突出し、下部ポゴピン320は、後述する下部半導体チップ10’の外部端子と接触する。
このために、上部ポゴピン310は、基板200のパターンと同一位置に配置されてもよく、下部ポゴピン320は、下部半導体チップ10’の端子と同一位置に配置されてもよい。
前記上部ポゴピン310および下部ポゴピン320は、パターンまたは端子と接触する一側端部部分がポゴピン310、320の内部に設けられたスプリングによって弾性支持される構造を有するように備えられる。
このように備えられる上部ポゴピン310および下部ポゴピン320は、外部衝撃を自体で吸収する緩衝力を提供することで、半導体チップを検査する過程で発生する衝撃を緩衝させることができる。
これと共に、本実施形態によれば、上部半導体チップ10は、上部半導体チップ10の外部端子が上部ソケット300に直接挿入されて接続される方式の代わりに、上部半導体チップ10が基板200に実装された状態で、基板200の下部パターンが上部ポゴピン310と接触して接続される方式で上部ソケット300に接続される。
すなわち、上部半導体チップ10が基板200の下部パターンと上部ポゴピン310との間の接続を通した間接接続方式により上部ソケット300に接続されるため、上部半導体チップ10と上部ソケット300との間の公差発生の有無にかかわらず、上部半導体チップ10と上部ソケット300との間の接続が不良なく効果的に行われる。
また、上記の接続構造によれば、上部半導体チップ10が流動して衝撃が発生する場合、このような衝撃は、基板200および基板200に接続された上部ポゴピン310が提供する緩衝力によって相殺できる。
これと共に、前記上部ポゴピン310および下部ポゴピン320は、上部ソケット300の縁部位に沿って複数の列に配列されてもよい。そして、上部ソケット300の上部に形成された複数の上部ポゴピン310は、上部ソケット300の下部に形成された複数の下部ポゴピン320と上下方向に互いに対応する位置に互いに同じ配列で形成されてもよい。
一方、上部ソケット300と基板200の縁部位は、図4に示されているように、締結部材Bによって貫通してガイドプレート100の下部に結合できる。
そして、上部ソケット300の下部縁部位には、複数の整列ピン330が下部に突出形成されてもよい。本実施形態において、整列ピン330は、ビーム(Beam)形状に形成され、その下端が下部に所定長さ突出するものとして例示される。
このように形成された整列ピン330は、下部ソケット400に凹んで形成された挿入溝410に挿入されてもよい。このような整列ピン330と挿入溝410との間の結合によって、上部ソケット300が下部ソケット400に結合される位置が正確に案内できる。
下部ソケット400の上面には、図1と図4に示されているように、検査対象の下部半導体チップ10’が載置されるが、上部ソケット300の下部ポゴピン320と接触可能な位置に載置される。
このために、下部ソケット400の上面には、下部半導体チップ10’が載置可能な別の載置溝(符号省略)が形成されてもよい。
本実施形態によれば、下部半導体チップ10’は、下部ソケット400の上部に載置された状態で、上部ソケット300に接触することができる。このような下部半導体チップ10’は、上部半導体チップ10と共に、半導体チップの両面が同時に検査できるように検査面が互いに対応する。
以下、本考案に係る半導体チップ検査装置の検査過程を説明する。
まず、基板200に実装された上部半導体チップ10をガイドプレート100の載置溝110に挿入位置させる。
そして、上部ソケット300を基板200の下部に密着させた状態で、締結部材Bを用いて基板200と上部ソケット300をガイドプレート100の下部に結合させる。
この時、上部ソケット300の上部ポゴピン310が基板200の下部に形成されたパターンに接触して、上部ソケット300と基板200とが電気的に接続される。
その後、ガイドプレート100の開閉溝120を介して加圧具140を挿入させた後、締結部材Bを用いて開閉溝120の上部にカバー130を結合させる。
これによって、加圧具140の加圧板141は、弾性部材142から提供される弾性力によって上部半導体チップ10を加圧し、下部に弾性支持する。
この状態で、上部半導体チップ10は、上部ソケット300の上部ポゴピン310と緊密に密着した状態を維持し、上部ポゴピン310は、上部から加えられる衝撃を一定部分吸収することができる。
前記のような過程が完了すると、整列ピン330を挿入溝410に挿入しながら、上部ソケット300を下部ソケット400に結合させる。
整列ピン330と挿入溝410との間の結合によって上部ソケット300が下部ソケット400に結合される位置が正確に案内され、これによって、上部ソケット300の下部ポゴピン320は、下部ソケット400に載置された下部半導体チップ10’の外部端子に接触する。
前記のように上部ソケット300と下部ソケット400との結合が完了すると、上部ソケット300は、上部半導体チップ10および下部半導体チップ10’と電気的に連結された状態となる。そして、上部ソケット300と電気的に連結された半導体検査機により半導体の両面に対する性能検査を実施することができる。
この時、上部半導体チップ10が基板200の下部パターンと上部ポゴピン310との間の接続を通した間接接続方式により上部ソケット300に接続されるため、上部半導体チップ10と上部ソケット300との間の公差発生の有無にかかわらず、上部半導体チップ10と上部ソケット300との間の接続が不良なく効果的に行われる。
また、上記の接続構造によれば、上部半導体チップ10が流動して衝撃が発生する場合、このような衝撃は、基板200および基板200に接続された上部ポゴピン310が提供する緩衝力によって相殺できる。
上記の本実施形態の半導体チップ検査装置によれば、上部半導体チップ10と上部ソケット300との間の接続不良の発生を抑えられるだけでなく、半導体チップの性能テスト時に発生する衝撃を緩衝させて装置および半導体チップの損傷を防止することができ、これにより、半導体チップのテスト歩留まりを安定して維持させることができる。
本考案は、図面に示された実施形態を参照して説明されたが、これは例示的なものに過ぎず、当該技術の属する分野における通常の知識を有する者であれば、これから多様な変形および均等な他の実施形態が可能であることを理解するであろう。したがって、本考案の真の技術的保護範囲は、以下の実用新案登録請求の範囲によって定められなければならない。

Claims (8)

  1. 下部に載置溝が形成されるガイドプレートと、
    前記ガイドプレートの下部に結合され、上部には上部半導体チップが前記載置溝内に位置するように実装される基板と、
    前記基板の下部パターンと接触した状態で、前記ガイドプレートの下部に結合される上部ポゴピンが上部に突出形成され、下部には下部ポゴピンが突出形成される上部ソケットと、
    前記下部ポゴピンの接触する下部半導体チップが上部に載置される下部ソケットと
    を含むことを特徴とする半導体チップ検査装置。
  2. 前記ガイドプレートの上部には、前記載置溝と連通する開閉溝が上下に貫通形成され、
    前記開閉溝内には、前記載置溝に位置した上部半導体チップの上部に加圧部材が備えられることを特徴とする請求項1に記載の半導体チップ検査装置。
  3. 前記加圧部材は、
    前記開閉溝に結合されるカバーと、
    前記カバーと前記上部半導体チップとの間に位置する加圧具と
    を備えることを特徴とする請求項2に記載の半導体チップ検査装置。
  4. 前記加圧具は、
    前記カバーと前記上部半導体チップとの間に昇降可能に備えられた加圧板と、
    前記カバーと前記加圧板との間に備えられ、前記加圧板を下部方向に加圧する弾性力を提供する弾性部材と
    を備えることを特徴とする請求項3に記載の半導体チップ検査装置。
  5. 前記加圧板には、1つまたは複数の設置溝が形成され、
    前記設置溝は、前記上部半導体チップの中心と同一線上をなす前記加圧板の中心位置、および前記加圧板の中心位置を基準として外郭に等間隔に複数形成されることを特徴とする請求項4に記載の半導体チップ検査装置。
  6. 前記上部ソケットと前記基板の縁部位を貫通し、前記上部ソケットと前記基板を前記ガイドプレートの下部に結合させる締結部材をさらに備えることを特徴とする請求項1に記載の半導体チップ検査装置。
  7. 前記上部ポゴピンと前記下部ポゴピンは、前記上部ソケットの上下部縁に沿って複数の列に配列されることを特徴とする請求項1に記載の半導体チップ検査装置。
  8. 前記上部ソケットの下部縁部位には、複数の整列ピンが下部に突出形成され、
    前記下部ソケットの上面には、前記整列ピンが対応挿入されるように挿入溝が凹んで形成されることを特徴とする請求項1に記載の半導体チップ検査装置。
JP2017005124U 2013-09-30 2017-11-09 半導体チップ検査装置 Active JP3215202U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0116044 2013-09-30
KR1020130116044A KR101437092B1 (ko) 2013-09-30 2013-09-30 반도체 칩 검사장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016545672A Continuation JP2016533508A (ja) 2013-09-30 2014-09-11 半導体チップ検査装置

Publications (1)

Publication Number Publication Date
JP3215202U true JP3215202U (ja) 2018-03-08

Family

ID=51759190

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016545672A Pending JP2016533508A (ja) 2013-09-30 2014-09-11 半導体チップ検査装置
JP2017005124U Active JP3215202U (ja) 2013-09-30 2017-11-09 半導体チップ検査装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016545672A Pending JP2016533508A (ja) 2013-09-30 2014-09-11 半導体チップ検査装置

Country Status (5)

Country Link
US (1) US9910068B2 (ja)
JP (2) JP2016533508A (ja)
KR (1) KR101437092B1 (ja)
CN (1) CN105849572B (ja)
WO (1) WO2015046786A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879806B1 (ko) * 2017-12-07 2018-07-18 (주)티에스이 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치
CN109900931B (zh) * 2017-12-08 2021-03-30 京元电子股份有限公司 半导体组件测试连接接口
US10551411B2 (en) * 2018-02-09 2020-02-04 Silicon Laboratories Inc. Semiconductor test system with flexible and robust form factor
CN210037903U (zh) * 2019-05-15 2020-02-07 耐而达精密工程(苏州)有限公司 一种芯片测试用支撑机构
KR102174641B1 (ko) * 2019-10-11 2020-11-05 정인권 Ic 테스트 모듈
KR102174269B1 (ko) * 2020-09-22 2020-11-04 주식회사 새한마이크로텍 칩 부품 검사용 프로브 조립체
CN115561611A (zh) 2021-07-01 2023-01-03 长鑫存储技术有限公司 一种芯片测试用固定装置及固定方法、测试设备
CN113539920B (zh) * 2021-07-19 2024-04-26 天航长鹰(江苏)科技有限公司 一种半导体芯片检测用定位装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090117B2 (ja) * 1998-06-15 2008-05-28 株式会社アドバンテスト Ic吸着装置およびこれを用いたic搬送装置並びにic試験装置
US6359452B1 (en) * 1998-07-22 2002-03-19 Nortel Networks Limited Method and apparatus for testing an electronic assembly
JP3379920B2 (ja) * 1999-05-31 2003-02-24 株式会社エス・イー・アール Ic用ソケット
KR20020093380A (ko) * 2001-06-08 2002-12-16 주식회사 유림하이테크산업 반도체 검사용 프로브 카드
US6677770B2 (en) * 2001-07-17 2004-01-13 Infineon Technologies Programmable test socket
US7598100B2 (en) * 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP4472748B2 (ja) * 2005-03-11 2010-06-02 株式会社日本マイクロニクス Icキャリア,icソケット及びicデバイスの試験方法
JP4767147B2 (ja) * 2005-11-16 2011-09-07 パナソニック株式会社 検査装置および検査方法
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
JP2008026108A (ja) * 2006-07-20 2008-02-07 Nec Electronics Corp 半導体検査用治工具
KR101341566B1 (ko) * 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
JP5261325B2 (ja) * 2008-10-09 2013-08-14 日本碍子株式会社 電気的接続体
KR101535229B1 (ko) * 2009-05-22 2015-07-08 삼성전자주식회사 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
KR101311735B1 (ko) 2011-12-20 2013-09-26 주식회사 기가레인 반도체 칩 테스트용 소켓

Also Published As

Publication number Publication date
WO2015046786A1 (ko) 2015-04-02
CN105849572A (zh) 2016-08-10
US20160231355A1 (en) 2016-08-11
CN105849572B (zh) 2019-01-22
KR101437092B1 (ko) 2014-09-03
US9910068B2 (en) 2018-03-06
JP2016533508A (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP3215202U (ja) 半導体チップ検査装置
JP6411546B2 (ja) 半導体素子テスト用ソケット装置
JP2008309787A (ja) プローブカード用プローブ組立体
CN201616521U (zh) 芯片测试座定位结构
KR101703688B1 (ko) 테스트 소켓
JP2007017234A (ja) 検査装置用ソケット
TW201629497A (zh) 可交換式接觸單元及檢查輔助具
WO2013080675A1 (ja) 半導体素子用ソケット
TWI669511B (zh) 探針卡測試裝置及測試裝置
KR101250890B1 (ko) 반도체용 테스트 소켓
KR101268293B1 (ko) 반도체 디바이스의 검사장치용 인서트
TWI418800B (zh) A conductive member, a connecting member, a test apparatus, and a method of repairing the connecting member
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR101309694B1 (ko) 반도체 공정용 프로브 핀
KR101823119B1 (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
US9739830B2 (en) Test assembly
KR101557150B1 (ko) 반도체 디바이스 테스트 장치
TWI555983B (zh) Test tray
TW201443452A (zh) 測試組件
CN111880067B (zh) 晶片测试组件及其电性连接模块
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
KR101332656B1 (ko) 반도체 모듈 테스트용 반도체칩 접속 디바이스
KR100776985B1 (ko) 반도체 소자 검사용 프로브 카드
TWI743878B (zh) 電性測試裝置
KR101446959B1 (ko) 반도체용 패키지리드의 전단력 시험장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 3215202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250