KR101164089B1 - 반도체 칩 테스트용 소켓 - Google Patents

반도체 칩 테스트용 소켓 Download PDF

Info

Publication number
KR101164089B1
KR101164089B1 KR1020110060493A KR20110060493A KR101164089B1 KR 101164089 B1 KR101164089 B1 KR 101164089B1 KR 1020110060493 A KR1020110060493 A KR 1020110060493A KR 20110060493 A KR20110060493 A KR 20110060493A KR 101164089 B1 KR101164089 B1 KR 101164089B1
Authority
KR
South Korea
Prior art keywords
test
chip
pressing member
block
socket
Prior art date
Application number
KR1020110060493A
Other languages
English (en)
Inventor
이용구
권덕규
박민수
Original Assignee
(주)기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)기가레인 filed Critical (주)기가레인
Priority to KR1020110060493A priority Critical patent/KR101164089B1/ko
Application granted granted Critical
Publication of KR101164089B1 publication Critical patent/KR101164089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 칩 테스트용 소켓이 개시된다. 상기 반도체 칩 테스트용 소켓은 프로브블록, 칩 안착부 및 가압부재를 구비할 수 있다. 상기 프로브블록은 복수의 핀홀들이 형성되고, 상기 핀홀들 각각의 내부에는 테스트핀이 형성될 수 있다. 상기 칩 안착부는 상기 프로브블록의 상부에 위치하고, 테스트용 칩이 안착되며, 일 단부에 상기 테스트핀이 삽입되고 타 단부에 상기 테스트용 칩의 단자가 위치하는 관통홀이 복수 개 형성될 수 있다. 상기 가압부재는 상기 테스트용 칩을 테스트하는 경우 상기 프로브블록 방향으로 상기 테스트칩에 압력을 가해 상기 테스트핀들과 상기 테스트용 칩의 단자들을 접촉시킬 수 있다.

Description

반도체 칩 테스트용 소켓{SOCKET FOR TESTING SEMICONDUCTOR CHIP}
본 발명은 테스트 소켓에 관한 것으로서, 보다 상세하게는 반도체 칩을 안정적으로 지지하는 상태에서, 전기적 테스트를 수행할 수 있는 반도체 칩 테스트 소켓에 관한 것이다.
통상 반도체 패키지는 하나의 반도체 칩이 탑재(Single Chip Package)되거나 혹은 적어도 두 개의 반도체 칩을 탑재(Multi Chip Package)한 형태를 갖는다. 일반적으로 반도체 패키지를 제조한 후에는 최종적으로 테스트 공정을 수행한다.
종래의 반도체 칩 테스트용 소켓을 이용하여 테스트를 수행하는 경우, 테스트 신호를 전송하는 테스트 장치와 테스트할 반도체 칩을 포고핀을 이용하여 전기적으로 연결하였다. 그러나, 반도체 칩이 고집적화 됨에 따라 반도체 칩의 단자간 피치가 감소하였고, 기존의 포고핀을 사용할 경우 이와 같은 협피치의 반도체 칩을 테스트하기 어려우며 테스트 비용이 증가하는 문제가 발생하였다.
본 발명의 목적은 반도체 칩을 웨이퍼 상에 안정적으로 정렬시키는 상태에서 신뢰도가 높은 전기적 테스트를 수행할 수 있는 테스트 소켓을 제공함에 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 칩 테스트용 소켓은 복수의 핀홀들이 형성되고, 상기 핀홀들 각각의 내부에는 테스트핀이 형성되는 프로브블록, 상기 프로브블록의 상부에 위치하고, 테스트용 칩이 안착되며, 일 단부측에 상기 테스트핀이 위치하고 타 단부측에 상기 테스트용 칩의 단자가 위치하는 관통홀이 복수 개 형성되어 있는 칩 안착부 및 상기 테스트용 칩을 테스트하는 경우 상기 프로브블록 방향으로 상기 테스트칩에 압력을 가해 상기 테스트핀들과 상기 테스트용 칩의 단자들을 접촉시키는 가압부재를 포함할 수 있다.
상기 관통홀의 일 단부에 삽입된 상기 테스트핀과 상기 관통홀의 타 단부에 위치하거나 삽입된 상기 테스트용 칩의 단자가 접촉하거나, 상기 관통홀의 타 단부에 삽입되어 상기 관통홀의 일 단부에 노출되는 상기 테스트용 칩의 단자와 상기 테스트핀이 접촉할 수 있다.
상기 칩 안착부에 안착되는 테스트용 칩은 상기 프로브블록의 상부에 이격되어 위치하고, 상기 가압부재는 상기 테스트용 칩을 테스트하는 경우 상기 프로브블록과 상기 칩 안착부의 이격 정도를 감소시키거나 밀착시켜 상기 테스트핀들과 상기 테스트용 칩의 단자들을 접촉시키고, 상기 테스트를 수행하지 않는 경우 상기 프로브블록과 상기 칩 안착부를 이격시킬 수 있다.
상기 반도체 칩의 단자는 솔더 볼 형상의 단자일 수 있다.
상기 반도체 칩 테스트용 소켓는 상기 프로브블록 및 상기 칩 안착부와 결합하는 가이드부 및 상기 가이드부의 상단에 배치되고, 상기 가압부재의 상단이 노출되도록 상기 가압부재가 삽입되는 가압부재 설치홀이 형성되는 커버블록을 더 구비할 수 있다.
상기 반도체 칩 테스트용 소켓은 상기 가압부재에 탄성을 제공하는 가압부재용 탄성부재를 더 구비할 수 있다.
상기 테스트를 수행하는 경우 상기 가압부재에 의하여 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되고, 상기 테스트를 수행하지 않는 경우 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 원래 위치로 복원되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않을 수 있다.
상기 커버블록이 상기 가이드부에 결합하는 경우 상기 가압부재의 하단이 상기 테스트용 칩보다 아래에 위치하고, 상기 테스트를 수행하는 경우, 상기 커버블록이 상기 가이드부에 결합하여 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 탄성을 제공받음으로써 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되며, 상기 테스트를 수행하지 않는 경우 상기 커버블록이 상기 가이드부에서 분리되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않을 수 있다.
상기 가이드부는 상기 프로브블록이 삽입되는 제 1 홀이 형성되고, 상기 칩 안착부의 상하로의 유동을 가이드 하는 하부 가이드 블록, 상기 하부 가이드 블록의 상부에 이격되어 결합하고, 상부와 하부를 관통하는 제 2 홀이 형성되며, 상기 제 2 홀의 하부면에 상기 칩 안착부가 탈부착 가능하게 결합되는 상부 가이드 블록 및 상기 상부 가이드 블록과 상기 하부 가이드 블록 사이에 결합되어 상기 상부 가이드 블록과 상기 하부 가이드 블록을 탄성 지지하는 탄성부재를 구비할 수 있다.
상기 가이드부는 상기 상부 가이드 블록과 상기 하부 가이드 블록의 결합 위치를 고정하는 가이드핀을 더 구비할 수 있다.
상기 가압 부재는 상기 테스트를 수행하는 경우 상기 칩 안착부의 상부에 안착된 상기 테스트칩을 가압하는 가압 몸체 및 상기 가압 몸체의 외주로부터 연장되며, 상기 테스트를 수행하는 경우 상기 칩 안착부가 결합된 상기 상부 가이드 블록을 가압하는 보조 가압 몸체를 구비하고, 상기 가이드부는 상기 상부 가이드 블록과 상기 하부 가이드 블록에 결합되어 상기 상부 가이드 블록과 상기 하부 가이드 블록의 결합 위치를 고정하는 가이드핀을 더 구비할 수 있다.
상기 반도체 칩 테스트용 소켓은 상기 가압부재에 탄성을 제공하는 가압부재용 탄성부재를 더 구비할 수 있다.
상기 테스트를 수행하는 경우 상기 가압부재에 의하여 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되고, 상기 테스트를 수행하지 않는 경우 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 원래 위치로 복원되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않을 수 있다.
상기 테스트를 수행하는 경우, 상기 커버블록이 상기 가이드부에 결합하여 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 탄성을 제공받음으로써 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되며, 상기 테스트를 수행하지 않는 경우 상기 커버블록이 상기 가이드부에서 분리되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않을 수 있다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 칩 테스트용 소켓은 협피치를 가지는 반도체 칩도 용이하게 테스트할 수 있어 비용의 추가없이 테스트의 신뢰성을 향상시킬 수 있는 장점이 있다. 그리고, 반도체 칩의 단자가 솔더 볼 형상을 가지는 경우 솔더 볼의 피치와 동일한 피치를 가지는 관통홀을 웨이퍼에 가공할 수 있으므로, 테스트핀과 반도체 칩의 단자간의 접촉 불량을 감소시킬 수 있는 장점이 있다. 또한, 본 발명의 일 실시예에 의할 경우, 테스트를 수행하지 않는 경우 테스트 핀과 반도체 칩의 단자들과 항상 이격된 상태를 유지하고 테스트를 수행하기 위하여 가압하는 경우 칩 안착부와 프로브블록이 수직이동을 하기 때문에, 테스트 핀의 손상을 방지할 수 있는 장점이 있다. 그리고, 본 발명의 일 실시예에 의할 경우, 테스트핀과 반도체 칩의 단자들이 접촉 시 발생하는 충격을 테스트 핀 자체에서 흡수할 수 있는 장점이 있다.
도 1은 본 발명의 반도체 칩 테스트용 소켓을 보여주는 분해 사시도이다.
도 2는 본 발명의 반도체 칩 테스트용 소켓을 보여주는 결합 사시도이다.
도 3은 프로브블록, 칩 안착부 및 테스트용 칩 간의 결합 관계를 보여주는 도면이다.
도 4는 테스트를 수행하지 않는 상태의 반도체 칩 테스트용 소켓을 보여주는 단면도이다.
도 5는 도 4의 표시 부호 A의 확대 단면도이다.
도 6은 테스트를 수행하는 상태의 반도체 칩 테스트용 소켓을 보여주는 단면도이다.
도 7은 도 6의 표시 부호 B의 확대 단면도이다.
도 8은 본 발명에 따르는 핀 홀에 테스트핀이 배치되는 것을 보여주는 도면이다.
도 9는 압축 전 상태의 본 발명에 따르는 핀 홀에 테스트핀을 보여주는 도면이다.
도 10은 압축 후 상태의 본 발명에 따르는 핀 홀에 테스트 핀을 보여주는 도면이다.
도 11은 본 발명의 다른 일 실시예에 따른 반도체 칩 테스트용 소켓의 사시도이다.
도 12는 도 11의 반도체 칩 테스트용 소켓이 테스트를 수행하는 경우의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 본 발명의 반도체 칩 테스트용 소켓을 설명하도록 한다.
도 1과 도 4는 본 발명의 반도체 칩 테스트용 소켓의 결합 관계를 보여준다.
도 1 및 도 4를 참조 하면, 본 발명의 반도체 칩 테스트용 소켓은 프로브블록(100), 칩 안착부(200), 테스트핀(300), 가이드부(400), 가압부재(500) 및 커버 블록(600)을 포함할 수 있다.
프로브블록(100)은 복수의 핀홀들(110)이 형성될 수 있다. 예를 들어, 핀홀들(110)은 프로브블록(100)의 하부면에서 상부면을 관통하는 홀로 형성될 수 있다. 예를 들어, 프로브블록(100)은 복수의 웨이퍼들이 다층으로 결합되고, 상기 다층으로 결합된 웨이퍼들에 핀홀들(110)이 형성될 수 있다. 프로브블록(100)의 핀홀들(110) 각각의 내부에는 테스트핀(300)이 형성될 수 있다. 예를 들어, 테스트핀(300)의 일 단자는 테스트 신호를 송수신하는 테스트 장치와 전기적으로 연결되며, 테스트핀(300)의 타 단자는 칩 안착부(200)의 관통홀(210)에 삽입되어 테스트를 수행하는 경우 테스트용 칩(10)의 대응하는 단자에 접촉될 수 있다. 테스트핀(300)의 형상에 관한 실시예에 대하여는 후술한다.
칩 안착부(200)는 일 단부측에 테스트핀(300)이 위치하고 타 단부측에 테스트용 칩(10)이 위치하는 관통홀(210)이 복수 개 형성될 수 있다. 예를 들어, 칩 안착부(100)는 웨이퍼로 이루어 질 수 있으며, 상기 웨이퍼의 상부면에는 테스트용 칩(10)의 단자들(11) 사이의 피치와 동일한 피치를 가지고 웨이퍼의 하부면에는 테스트핀들(300) 사이의 피치를 동일한 피치를 가지는 관통홀들(210)을 형성할 수 있다. 테스트용 칩(10)의 단자들(11)의 중심축 사이의 피치와 테스트핀들(300)의 중심축 사이의 피치는 동일할 수 있다. 칩 안착부(200)는 프로브블록(100)의 상부에 위치할 수 있다. 예를 들어, 테스트를 수행하지 않는 경우 프로브블록(100)과 칩 안착부(200)는 이격되어 위치하고, 테스트를 수행하는 경우 프로브블록(100)과 칩 안착부(200)는 밀착되어 테스트핀(300)과 테스트용 칩(10)의 단자가 접촉될 수 있다. 또는, 프로브블록(100)과 칩 안착부(200)가 밀착되어 있어도, 칩 안착부(200)의 관통홀들(210)에서 테스트를 수행하지 않는 경우에는 테스트핀(300)과 테스트용 칩(10)의 단자가 접촉하지 않고 테스트를 수행하는 경우에만 테스트핀(300)과 테스트용 칩(10)의 단자가 접촉할 수도 있다.
칩 안착부(200)의 상단에는 테스트용 칩(10)이 안착될 수 있다. 테스트용 칩(10)의 하면에는 복수의 단자들(11)이 형성될 수 있으며, 각 단자(11)는 대응하는 관통홀(210)에 노출되거나 관통홀(210)의 타 단부에 삽입될 수 있다. 이 경우, 테스트핀(300)의 일부도 관통홀(210)의 일 단부에 삽입되어 테스트용 칩(10)의 각 단자에 접촉함으로써 테스트를 수행할 수 있다. 또는, 테스트용 칩(10)의 각 단자(11)는 관통홀(210)의 타 단부에 삽입되어 관통홀(210)의 일 단에 노출될 수도 있다. 이 경우, 테스트핀(300)은 관통홀(210)에 삽입되지 않고, 관통홀(210)의 일 단에 노출된 테스트용 칩(10)의 단자(11)와 테스트핀(300)이 관통홀(210)의 외부에서 접촉하여 테스트를 수행할 수 있다. 테스트용 칩(10)의 단자(11)는 솔더 볼 형상의 단자일 수 있으며, 이 경우 상기 솔더 볼 형상의 단자는 관통홀(210)의 타 단부에 삽입될 수 있다. 예를 들어, 상기 테스트용 칩(10)의 단자(11)가 관통홀(210)에 삽입되는 경우 테스트용 칩(10)이 칩 안착부(200)에 고정되므로, 이하에서 설명한 가이드부(400)에서 테스트용 칩(10)을 지지하지 않을 수도 있다.
가이드부(400)는 프로브블록(100) 및 칩 안착부(200)와 결합될 수 있다. 예를 들어, 테스트를 수행하지 않는 경우 프로브블록(100)과 칩 안착부(200)는 이격되어 위치할 때, 테스트를 수행하기 위하여 가압 부재(500)를 프로브블록(100) 방향으로 압력을 가해서 칩 안착부(200)와 프로브블록(100)을 이격시키거나 밀착시킬 수 있다. 예를 들어, 가이드부(400)는 상기 테스트 동작을 수행하는 경우 테스트용 칩(10)의 단자(11)와 테스트핀(300)이 접촉되도록 칩 안착부(200)와 프로브블록(100)의 이격 정도를 감소시키거나 밀착시키고, 상기 테스트 동작을 수행하지 않는 경우 테스트용 칩(10)의 단자(11)와 테스트핀(300)이 접촉되지 않도록 칩 안착부(200)와 프로브블록(100)을 이격시킬 수 있다.
가이드부(400)는 하부 가이드 블록(410), 상부 가이드 블록(420), 탄성부재(432) 및 가이드핀(431)을 포함할 수 있다.
하부 가이드 블록(410)은 프로브블록(100)이 삽입되는 제 1 홀(411)이 형성될 수 있고, 칩 안착부(200)의 상하로의 유동을 가이드할 수 있다
상부 가이드 블록(420)은 하부 가이드 블록(410)의 상부에 결합되고, 상부와 하부를 관통하는 제 2 홀(421)이 형성될 수 있으며, 제 2 홀(421)의 하부면에 칩 안착부(200)가 탈부착이 가능하게 결합될 수 있다. 그리고, 테스트용 칩(10)의 제 2 홀(421)에 삽입되어 칩 안착부(200)의 상부면에 안착될 수 있다. 제 2 홀(421) 중 테스트용 칩(10)이 칩 안착부(200)에 안착되는 부분은 테스트용 칩을 고정할 수 있도록 테스트용 칩(10)의 크기와 동일한 내경을 가질 수 있다. 다만, 앞서 설명한 것과 같이 테스트용 칩(10)의 단자(11)가 솔더 볼 형상의 단자이여서 칩 안착부(200)에 안착되는 경우는 제 2 홀(421) 중 테스트용 칩(10)이 칩 안착부(200)에 안착되는 부분은 테스트용 칩(10)의 크기와 동일한 내경을 가지지 않을 수도 있다. 제 2 홀(421)은 하방을 따라 홀의 크기가 점진적으로 좁아지도록 형성될 수 있다. 즉, 제 2 홀(421)의 내주는 하방을 따라 폭이 좁아지는 경사면(S)을 가질 수 있다. 상기 경사면(S)은 테스트용 칩(10)을 제 2 홀(421)의 하방을 따라 안정적으로 이동될 수 있도록 가이드할 수 있다.
하부 가이드 블록(410)과 상부 가이드 블록(420) 사이에는 하부 가이드 블록(410)과 상부 가이드 블록(420)을 탄성 지지하는 탄성부재(432)가 결합될 수 있다. 탄성부재(432)는 상기 테스트를 수행하기 위하여 가압한 후 상기 테스트가 완료되어 가압이 완료된 경우 탄성력을 제공하여 하부 가이드 블록(410)과 상부 가이드 블록(420)을 이격시킬 수 있다. 탄성부재(432)는 가이드핀(431)과 상이한 위치에 형성될 수도 있고, 가이드핀(431)의 외주면에 감겨 있는 스프링일 수도 있다.
가이드핀(431)은 하부 가이드 블록(410)과 상부 가이드 블록(420)의 결합 위치를 고정하면서 결합시킬 수 있다. 즉, 상기 테스트를 수행하는 경우 칩 안착부(200)의 관통홀(210)의 내부 또는 외부에서 테스트핀(300)과 테스트용 칩(10)의 단자(11)가 모두 접촉될 수 있도록, 가이드핀(431)은 상부 가이드 블록(420)이 수직 이동하도록 하는 기능을 수행할 수 있다. 하부 가이드 블록(410)은 복수의 제 1 가이드핀 홀(412)이 형성되고, 상부 가이드 블록(420)은 복수의 제 2 가이드핀 홀(422)이 형성될 수 있다. 그리고, 제 1 가이드핀 홀(412)과 제 2 가이드핀 홀(422)에는 가이드핀(431)이 삽입되어 하부 가이드 블록(410)과 상부 가이드 블록(420)을 결합시킬 수 있다.
가압부재(500)는 상기 테스트를 수행하는 경우 프로브블록(100) 방향으로 상기 테스트칩에 압력을 가해 상기 테스트핀들과 상기 테스트용 칩의 단자들을 접촉시킬 수 있다. 상기 테스트가 완료된 경우 가압부재(500)에 탄성을 제공하는 가압부재용 탄성부재(미도시)를 이용하여 가압부재(500)는 원래의 위치로 복원될 수 있다. 가압부재(500)는 가압몸체(510) 및 보조가압몸체(520)를 구비할 수 있다. 가압몸체(510)는 상기 테스트를 수행하는 경우 칩 안착부(200)의 상부에 안착된 테스트용 칩(10)을 가압할 수 있다. 보조가압몸체(520)는 가압몸체(510)의 외주로부터 연장되며, 상기 테스트를 수행하는 경우 칩 안착부(200)가 결합된 상부 가이드 블록(420)을 가압할 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 가압부재(500)가 보조가압몸체(520)없이 가압몸체(510)만으로 형성될 수도 있다. 가압부재(500)는 누름몸체(530)를 더 포함할 수 있다. 가압몸체(510)의 상단은 누름몸체(530)와 결합될 수 있고, 누름몸체(530)를 가압함에 따라 가압몸체(510)가 테스트용 칩(10)을 가압하고 보조가압몸체(520)가 상부 가이드 블록(420)을 가압할 수 있다. 다만, 누름몸체(530)는 경우에 따라 생략될 수 있으며, 가압몸체(510)의 상단을 직접 가압할 수도 있다.
커버블록(600)은 상부 가이드 블록(420)의 상단에 배치되고, 가압부재(500)의 상단이 노출되도록 가압부재(500)가 삽입되는 가압부재 설치홀(610)이 형성될 수 있다. 가압 부재(500)에 탄성을 제공하는 상기 가압부재용 탄성부재에 의하여 가압 부재(500)는 가압 부재 설치홀(610)에서 상하로 유동 가능하게 배치될 수 있다. 예를 들어, 상기 가압부재용 탄성부재는 커버블록(600)에 형성된 홈에 삽입되어 상기 홈의 일단과 상기 가압부재(500)의 일단 사이에 위치할 수 있다. 다만, 본 발명에서 상기 가압부재용 탄성부재의 위치가 이 경우에 한정되는 것은 아니며 가압부재(500)에 탄성력을 제공할 수 있다면 다른 위치에 결합될 수도 있다. 커버블록(600)과 하부 가이드 블록(410)은 서로 후크 결합될 수 있다. 커버 블록(600)의 양측부에는 하방으로 벤딩되는 한 쌍의 후크(620)가 형성되고, 하부 가이드 블록(410)의 양측부에는 상기 한 쌍의 후크(620)의 단부가 걸릴 수 있는 걸림홈(413)이 형성될 수 있다. 또한, 커버블록(600)은 상부 가이드 블록(420)으로부터 회전 개폐될 수 있다. 커버블록(600)의 일단은 상부 가이드 블록(420)의 일단과 힌지 연결될 수 있다. 따라서, 커버블록(600)은 힌지되는 부분을 회전 중심으로 하여 상하로 회전 개폐 가능하다.
한편, 도 8을 참조 하면, 상기와 같이 구성되는 프로브블록(100)의 핀 홀들(110)에 배치되는 복수의 테스트핀(300)은 다중으로 충격을 흡수할 수 있다.
각 테스트핀(300)은 탄성력을 제공할 수 있다. 테스트핀(300)은 핀홀(110)의 상부에 돌출되어 관통홀(210)의 내부 또는 외부에서 테스트용 칩(10)의 대응하는 단자(11)와 접촉할 수 있는 상부 단자(310), 상기 테스트 장치와 상기 테스트 신호를 송수신하며 핀홀(110)의 하부에 노출되는 하부 단자(320) 및 상부 단자(310)와 하부 단자(320)를 연결하며 지그 재그 형상으로 형성되어 탄성력을 제공하는 핀몸체(330)를 구비할 수 있다. 또는, 핀몸체(330)는 상부 단자(310)와 하부 단자(320)를 연결하는 곡선 형상 또는 다른 위치의 상부 단자(310)와 하부 단자(320)를 연결하는 직선 형상을 가질 수도 있다. 상부단자(310)는 측부로 돌출되는 걸림단(311)을 구비할 수 있고, 걸림단(311)은 프로브블록(100)의 관통홀(110)의 상부측 내주에 형성된 걸림턱(111)에 걸칠 수 있다. 또한, 각 테스트핀(300)은 탄성을 제공하는 포고핀(pogo-pin)일 수도 있다. 다만, 본 발명이 이 경우들로 한정되는 것은 아니며, 테스트핀(300)이 탄성을 제공할 수 있다면 다른 형상을 가질 수도 있다.
다음은, 상기와 같이 구성되는 본 발명의 반도체 칩 테스트용 소켓의 작용을 설명한다.
먼저, 도 1 내지 도 5를 참조 하여 테스트를 수행하지 않는 경우에 대하여 설명한다. 테스트를 수행하지 않는 경우, 칩 안착부(200)와 프로브블록(100)은 서로 일정의 갭을 이룰 수 있다. 즉, 상부 가이드 블록(420)은 하부 가이드 블록(410)과 일정의 갭을 이룰 수 있다. 이는 탄성부재(432)의 탄성력에 의하여 이격 정도가 감소되거나 밀착될 수 있다. 다만, 본 발명이 칩 안착부(200)와 프로브블록(100)이 이격된 경우에 한정되는 것은 아니며, 칩 안착부(200)와 프로브블록(100)이 밀착되어 있더라도 테스트 핀(300)과 테스트용 칩(10)의 단자들(11)이 접촉하지 않는다면 칩 안착부(200)와 프로브블록(100)은 밀착되어 있을 수도 있다. 프로브블록(100)의 핀 홀들(110)에 배치되는 테스트 핀(300)의 상부 단자(310)는 각 관통홀(210)의 상단에 노출되는 단자들(11)과 일정 거리 이격된다. 따라서, 반도체 칩(10)의 단자들(11)과 테스트 핀들(300)의 상부 단자(310)는 서로 통전되지 않는 상태를 이룬다. 이때, 각 테스트 핀(300)은 각 핀 홀(110)에 배치된 상태로 압축되지 않는 상태를 이룬다.
다음으로, 도 1 내지 도 3, 도 6 및 도 7을 참조 하여 테스트를 수행하는 경우에 대하여 설명한다. 테스트를 수행하는 경우, 가압 부재(500)의 가압 몸체(510)의 하단은 칩 안착부(200)의 상단에 안착된 반도체 칩(10)의 상면에 밀착되고, 가압 몸체(510)의 외주로부터 연장 돌출 형성되는 보조가압몸체(520)는 상부 가이드 블록(420)의 상면에 밀착될 수 있다. 이와 같은 상태에서, 가압 부재(500)에 하방을 향하는 가압력을 제공한다. 상기 가압 부재(500)는 상기 가압력에 의하여 하방으로 누르는 힘을 형성한다. 따라서, 가압 몸체(510)의 하단은 반도체 칩(10)을 하방으로 누른다. 이어, 칩 안착부(200)가 설치된 상부 가이드 부재(420)는 하방으로 가압 유동된다. 이때, 상부, 하부 가이드 블록(420,410)의 탄성 유동을 안내하는 각 탄성 부재(432)는 압축된다. 테스트가 종료한 경우, 상기 각 탄성부재(432)는 원위치로 복귀될 수 있는 복귀 탄성력을 형성한다.
상술한 바와 같이, 상부, 하부 가이드 블록(420,410)이 서로 밀착되면, 도 7에 도시되는 바와 같이, 각 핀홀(110)에 배치되는 테스트 핀(300)의 상부 단자(310)는 칩 안착부(200)의 관통홀들(210)의 상단에 위치되는 반도체 칩(10)의 단자들(11)과 물리적으로 접촉된다. 따라서, 반도체 칩(10)의 단자들(11)과 각 테스트 핀(300)의 상부 단자(310)는 서로 통전된다. 이에 따라, 반도체 칩들(10)은 전기적 특성 검사를 실시할 수 있는 상태를 이룬다.
반면에, 가압 부재(500)에 가해지는 가압력을 제거하면, 반도체 칩(10)의 단자들(11)은 각 테스트 핀(300)의 상부 단자(310)와 이격되어 통전되지 않는 상태를 이룬다.
도 9를 참조하면, 본 발명의 기술적 사상에 의한 일 실시예에 따른 테스트 핀(300)은 반도체 칩(10)의 단자들(11)과 비접촉 상태를 이루는 경우, 정상 상태를 이룬다.
도 10을 참조 하면, 본 발명의 기술적 사상에 의한 일 실시예에 따른 테스트 핀(300)은 반도체 칩(10)의 단자들(11)과 접촉 상태를 이루는 경우, 압축 상태를 이룬다.
여기서, 상기 테스트 핀(300)의 핀 몸체(330)는 지그 재그 형상으로 이루어지기 때문에, 상술한 바와 같이 가압력으로 인하여 압축 및 해제되는 경우에 발생되는 충격을 용이하게 흡수할 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며 테스트 핀(300)이 탄성을 제공할 수 있다면 핀 몸체(330)가 다른 형상을 가질 수도 있다. 따라서, 상기 핀 몸체(330)는 외부 충격으로 인하여 파손되는 문제를 해소할 수 있다.
또 한편, 본 발명에 따르는 커버 블록(600)은 상부 가이드 블록(420)으로부터 분리가 가능함으로써, 반도체 칩(10)을 용이하게 교체할 수 있다. 도 1을 참조 하면, 본 발명에서의 커버 블록(600)은 하부 가이드 블록(410)과 후크 결합되기 때문에, 후크 결합을 해제 또는 유지함을 통하여 상부 가이드 블록(420)을 선택적으로 개폐할 수 있다. 또한, 본 발명에서의 커버 블록(600)은 상부 가이드 블록(420)의 일단에 힌지 연결되기 때문에, 상부 가이드 블록(420)을 회전 개폐할 수도 있다.
또한, 본 발명에서는 상부 가이드 블록(420)의 하부면에 결합되는 칩 안착부(200)가 탈부착 가능하게 결합되므로, 테스트용 칩(10)의 단자들(11)의 피치 크기에 따라 관통홀들(210)이 생서된 칩 안착부(200)를 필요에 따라 용이하게 탈부착이 가능하다.
이상에서는, 도 1 내지 도 10과 관련하여 하나의 테스트 핀과 테스트용 칩의 하나의 패드가 접촉하여 전기적으로 연결되는 경우에 대하여 설명하였다. 그러나, 본 발명이 이 경우에 한정되는 것은 아니고, 테스트용 칩의 하나의 패드에 복수의 테스트핀들이 접촉되어 테스트를 수행할 수도 있다. 즉, 도 1 내지 도 10에서 설명한 상기 핀홀에는 하나의 테스트핀이 삽입되고, 복수의 핀홀들에 삽입된 복수의 테스트핀들은 테스트용 칩의 하나의 패드에 접촉할 수 있다.
도 11은 본 발명의 다른 일 실시예에 따른 반도체 칩 테스트용 소켓의 사시도이고, 도 12는 도 11의 반도체 칩 테스트용 소켓이 테스트를 수행하는 경우의 단면도이다.
도 1 내지 도 12를 참조하면, 도 11 및 도 12의 실시예의 반도체 칩 테스트용 소켓은 가압부재(400)의 위치를 제외하고 도 1 내지 도 9와 관련하여 설명한 반도체 칩 테스트용 소켓과 동일하다. 도 11 및 도 12의 실시예의 반도체 칩 테스트용 소켓은 가압부재(400)의 하단이 테스트용 칩(10)보다 아래에 위치할 수 있고, 커버블록(600)을 가이드부(400)에 결합하면 가압부재(400)가 테스트용 칩(10)을 프로브블록(100) 방향으로 가압하여 테스트를 수행할 수 있다. 즉, 테스트를 수행하는 경우 커버블록(600)이 가이드부(400)에 결합하면 가압부재(400)에 탄성을 제공하는 가압부재용 탄성부재(미도시)에 의하여 가압부재가 탄성을 제공받아 프로브블록(100)에서 커버블록(600) 방향으로 이동하면서 테스트용 칩(10)을 가압할 수 있다.
도 11에는 커버블록(600)이 가이드부(420)에 결합되어 있는 경우를 도시하고 있으나, 본 발명이 반드시 이 경우에 한정되는 것은 아니며 도 1과 같이 커버블록(600)이 분리되어 있을 수도 있다. 도 11 및 도 12와 도 1 내지 도 10에서 동일한 도면 부호는 동일한 구성요소를 의미하며, 나머지 구성요소들은 도 1 내지 도 10과 관련하여 상세하게 설명하였으므로, 이하 구체적인 설명은 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (22)

  1. 복수의 핀홀들이 형성되고, 상기 핀홀들 각각의 내부에는 테스트핀이 형성되는 프로브블록;
    상기 프로브블록의 상부에 위치하고, 테스트용 칩이 안착되며, 일 단부측에 상기 테스트핀의 일 부분이 삽입되고 타 단부측에 상기 테스트용 칩의 솔더볼 형상의 단자가 삽입되는 관통홀이 복수 개 형성되어 있는 칩 안착부; 및
    상기 테스트용 칩을 테스트하는 경우 상기 프로브블록 방향으로 상기 테스트칩에 압력을 가해 이격되어 있던 상기 테스트핀들과 상기 테스트용 칩의 단자들을 접촉시키는 가압부재를 포함하며,
    상기 칩 안착부에 안착되는 테스트용 칩은 상기 프로브블록의 상부에 이격되어 위치하고,
    상기 테스트용 칩을 테스트하는 경우 상기 가압부재가 상기 프로브블록과 상기 칩 안착부의 이격 정도를 감소시키거나 밀착시켜 상기 관통홀들의 내부에서 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되도록 하고,
    상기 테스트를 수행하지 않는 경우 상기 가압부재가 원래 위치로 복원되고 상기 칩 안착부가 상기 프로브블록과 이격되어 상기 관통홀들의 내부에서 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  2. 제1항에 있어서,
    상기 관통홀의 일 단부에 삽입된 상기 테스트핀과 상기 관통홀의 타 단부에 위치하거나 삽입된 상기 테스트용 칩의 단자가 접촉하거나, 상기 관통홀의 타 단부에 삽입되어 상기 관통홀의 일 단부에 노출되는 상기 테스트용 칩의 단자와 상기 테스트핀이 접촉하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 반도체 칩 테스트용 소켓는,
    상기 프로브블록 및 상기 칩 안착부와 결합하는 가이드부; 및
    상기 가이드부의 상단에 배치되고, 상기 가압부재의 상단이 노출되도록 상기 가압부재가 삽입되는 가압부재 설치홀이 형성되는 커버블록을 더 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  6. 제5항에 있어서, 상기 반도체 칩 테스트용 소켓은,
    상기 가압부재에 탄성을 제공하는 가압부재용 탄성부재를 더 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  7. 제6항에 있어서,
    상기 테스트를 수행하는 경우 상기 가압부재에 의하여 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되고, 상기 테스트를 수행하지 않는 경우 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 원래 위치로 복원되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  8. 제6항에 있어서,
    상기 커버블록이 상기 가이드부에 결합하는 경우 상기 가압부재의 하단이 상기 테스트용 칩보다 아래에 위치하고,
    상기 테스트를 수행하는 경우, 상기 커버블록이 상기 가이드부에 결합하여 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 탄성을 제공받음으로써 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되며,
    상기 테스트를 수행하지 않는 경우 상기 커버블록이 상기 가이드부에서 분리되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  9. 제 5항에 있어서, 상기 가이드부는,
    상기 프로브블록이 삽입되는 제 1 홀이 형성되고, 상기 칩 안착부의 상하로의 유동을 가이드 하는 하부 가이드 블록;
    상기 하부 가이드 블록의 상부에 이격되어 결합하고, 상부와 하부를 관통하는 제 2 홀이 형성되며, 상기 제 2 홀의 하부면에 상기 칩 안착부가 탈부착 가능하게 결합되는 상부 가이드 블록; 및
    상기 상부 가이드 블록과 상기 하부 가이드 블록 사이에 결합되어 상기 상부 가이드 블록과 상기 하부 가이드 블록을 탄성 지지하는 탄성부재를 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  10. 제9항에 있어서, 상기 가이드부는,
    상기 상부 가이드 블록과 상기 하부 가이드 블록의 결합 위치를 고정하는 가이드핀을 더 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  11. 제9항에 있어서, 상기 가압 부재는,
    상기 테스트를 수행하는 경우 상기 칩 안착부의 상부에 안착된 상기 테스트칩을 가압하는 가압 몸체; 및
    상기 가압 몸체의 외주로부터 연장되며, 상기 테스트를 수행하는 경우 상기 칩 안착부가 결합된 상기 상부 가이드 블록을 가압하는 보조 가압 몸체를 구비하고,
    상기 가이드부는,
    상기 상부 가이드 블록과 상기 하부 가이드 블록에 결합되어 상기 상부 가이드 블록과 상기 하부 가이드 블록의 결합 위치를 고정하는 가이드핀을 더 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  12. 제9항에 있어서, 상기 반도체 칩 테스트용 소켓은,
    상기 가압부재에 탄성을 제공하는 가압부재용 탄성부재를 더 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  13. 제12항에 있어서,
    상기 테스트를 수행하는 경우 상기 가압부재에 의하여 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되고, 상기 테스트를 수행하지 않는 경우 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 원래 위치로 복원되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  14. 제12항에 있어서,
    상기 테스트를 수행하는 경우, 상기 커버블록이 상기 가이드부에 결합하여 상기 가압부재용 탄성부재에 의하여 상기 가압부재가 탄성을 제공받음으로써 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되며,
    상기 테스트를 수행하지 않는 경우 상기 커버블록이 상기 가이드부에서 분리되어 상기 테스트핀들과 상기 테스트용 칩의 단자들이 접촉되지 않는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  15. 제5항에 있어서,
    상기 커버블록의 일단은 상기 상부 가이드 블록의 일단에 힌지 연결되어 상하방으로 회전 개폐 가능한 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  16. 제5항에 있어서, 상기 테스트용 칩은,
    상기 가이드부에 의하여 위치가 고정되거나, 상기 칩 안착부의 상기 관통홀들에 상기 테스트용 칩의 단자가 삽입되어 상기 테스트용 칩의 위치가 고정되는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  17. 제 1항에 있어서, 상기 칩 안착부는,
    상기 복수의 관통홀들이 형성되는 웨이퍼인 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  18. 제1항에 있어서,
    상기 테스트 칩을 테스트하는 경우 상기 테스트용 칩의 하나의 단자에 하나의 테스트 핀 또는 복수의 테스트 핀이 접촉하는 것을 특징으로 하는 반도체 칩 테스트용 소켓
  19. 제1항에 있어서, 상기 테스트핀들은,
    탄성력을 제공하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  20. 제19항에 있어서, 상기 테스트핀들은,
    포고핀(pogo-pin)인 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  21. 제1항에 있어서, 상기 테스트핀들 각각은,
    상기 핀홀의 상부에 돌출되어 상기 관통홀에 삽입되는 상부 단자;
    테스트 장치와 테스트 신호를 송수신하며 상기 핀홀의 하부에 돌출되는 하부 단자; 및
    상기 상부 단자와 상기 하부 단자를 연결하며 지그 재그, 직선 또는 곡선 형상으로 형성되어 탄성력을 제공하는 핀몸체를 구비하는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
  22. 제1항에 있어서, 상기 프로브블록은,
    복수의 웨이퍼들이 다층으로 결합되고, 상기 다층으로 결합된 웨이퍼들에 상기 핀홀들이 형성되는 것을 특징으로 하는 반도체 칩 테스트용 소켓.
KR1020110060493A 2011-06-22 2011-06-22 반도체 칩 테스트용 소켓 KR101164089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110060493A KR101164089B1 (ko) 2011-06-22 2011-06-22 반도체 칩 테스트용 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060493A KR101164089B1 (ko) 2011-06-22 2011-06-22 반도체 칩 테스트용 소켓

Publications (1)

Publication Number Publication Date
KR101164089B1 true KR101164089B1 (ko) 2012-07-12

Family

ID=46716514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060493A KR101164089B1 (ko) 2011-06-22 2011-06-22 반도체 칩 테스트용 소켓

Country Status (1)

Country Link
KR (1) KR101164089B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154142A (zh) * 2016-09-26 2016-11-23 伟创力电子技术(苏州)有限公司 解决引脚弯曲而导致误测率高的通用测试载板
KR101967311B1 (ko) * 2017-12-26 2019-04-09 주식회사 한화 충격 스위치 검사용 스위치 고정기구와 이를 구비한 충격 스위치 검사 장치
CN110441671A (zh) * 2019-07-18 2019-11-12 苏州创瑞机电科技有限公司 一种设有上滑块结构的手动测试基座
KR102171508B1 (ko) * 2019-08-27 2020-10-29 주식회사 엘비엘 반도체 칩의 양면 테스트용 소켓
KR20230040618A (ko) * 2021-09-16 2023-03-23 주식회사 티에프이 반도체 패키지 테스트용 소켓에서 고정 핀을 분리하기 위한 지그
CN117148118A (zh) * 2023-10-30 2023-12-01 苏州朗之睿电子科技有限公司 一种一键式芯片手测器及其测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000292485A (ja) 1999-03-08 2000-10-20 Samsung Electronics Co Ltd Ｂｇａパッケージの電気的検査のためのソケット及びこれを用いた検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000292485A (ja) 1999-03-08 2000-10-20 Samsung Electronics Co Ltd Ｂｇａパッケージの電気的検査のためのソケット及びこれを用いた検査方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154142A (zh) * 2016-09-26 2016-11-23 伟创力电子技术(苏州)有限公司 解决引脚弯曲而导致误测率高的通用测试载板
KR101967311B1 (ko) * 2017-12-26 2019-04-09 주식회사 한화 충격 스위치 검사용 스위치 고정기구와 이를 구비한 충격 스위치 검사 장치
CN110441671A (zh) * 2019-07-18 2019-11-12 苏州创瑞机电科技有限公司 一种设有上滑块结构的手动测试基座
KR102171508B1 (ko) * 2019-08-27 2020-10-29 주식회사 엘비엘 반도체 칩의 양면 테스트용 소켓
KR20230040618A (ko) * 2021-09-16 2023-03-23 주식회사 티에프이 반도체 패키지 테스트용 소켓에서 고정 핀을 분리하기 위한 지그
KR102615426B1 (ko) 2021-09-16 2023-12-20 주식회사 티에프이 반도체 패키지 테스트용 소켓에서 고정 핀을 분리하기 위한 지그
CN117148118A (zh) * 2023-10-30 2023-12-01 苏州朗之睿电子科技有限公司 一种一键式芯片手测器及其测试方法
CN117148118B (zh) * 2023-10-30 2024-02-02 苏州朗之睿电子科技有限公司 一种一键式芯片手测器及其测试方法

Similar Documents

Publication Publication Date Title
KR101164089B1 (ko) 반도체 칩 테스트용 소켓
JP6411546B2 (ja) 半導体素子テスト用ソケット装置
KR101869044B1 (ko) 스크럽 현상이 저감된 수직형 프로브 카드용 니들유닛 및 이를 이용한 프로브 카드
JP6084592B2 (ja) ポゴピン用プローブ部材
US8901949B2 (en) Probe card for testing a semiconductor chip
US9910068B2 (en) Semiconductor chip test device
KR101353481B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101845652B1 (ko) 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드
KR101482245B1 (ko) 전기적 검사소켓
JP2007129245A (ja) 高速コネクタ
TWI533002B (zh) 測試用插件
KR101311735B1 (ko) 반도체 칩 테스트용 소켓
KR101471116B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR20080056978A (ko) 반도체 테스트 장치용 포고핀
KR20120100272A (ko) 가압 레버유닛을 갖는 반도체 소자 검사소켓
KR101252449B1 (ko) 반도체용 테스트 소켓
KR101920855B1 (ko) 검사용 소켓
US20070182432A1 (en) Insert with support for semiconductor package
JP4397960B2 (ja) 半導体ウェハのテスト装置及び半導体ウェハ用プローブカード
KR100911661B1 (ko) 평탄화 수단을 구비한 프로브 카드
KR102132232B1 (ko) 프로브 핀, 이의 제조 방법 및 이를 포함하는 반도체 검사 장치
KR102139584B1 (ko) 반도체 소자 테스트용 소켓 장치
TWI401438B (zh) 垂直式探針卡
KR102538834B1 (ko) 프로브 핀
KR101476794B1 (ko) 테스트용 소켓 및 테스트용 소켓의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 7