KR20080056978A - 반도체 테스트 장치용 포고핀 - Google Patents

Abstract

본 발명은 제1접촉부를 포함하는 상부 플레이트와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트로부터 형성되는 제1도전성 부재와, 제2접촉부를 포함하는 상부 플레이트와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트로부터 형성되는 제2도전성 부재를 포함한다. 상기 제1도전성 부재 및 제2도전성 부재의 상부 플레이트는 원통형으로 변형시켜 각각 제1접촉부 및 제2접촉부를 형성하며, 상기 제1도전성 부재 및 제2도전성 부재의 하부 플레이트는 적어도 일부분이 면 접촉하는 것을 특징으로 한다. 본 발명에 따르면, 포고핀 제조가 용이하며, 두 개의 도전성 부재 사이에 면 접촉이 이루어지도록 함으로써 반도체 장치의 테스트시 전기적 접점이 감소하며 접촉 불량이 줄어들어 테스트 신뢰성을 향상시킬 수 있다. 또한, 본 발명에 따른 포고핀은 면 접촉 상태가 유지되므로 고주파 테스트에 유리하며 반도체 장치의 소형화에 따른 테스트 장치 및 포고핀의 소형화에도 매우 유리하다.

포고핀, 면 접촉, 테스트 장치,

Description

반도체 테스트 장치용 포고핀{POGO PIN FOR SEMICONDUCTOR TEST DEVICE}

도 1은 종래의 반도체 테스트 장치의 단면을 보여주는 모식도.

도 2는 도 1의 부분확대도.

도 3은 종래의 포고핀의 단면도.

도 4는 종래의 또 다른 포고핀의 단면도.

도 5는 본 발명에 따른 포고핀용 도전성 플레이트를 보인 평면도.

도 6a 및 6b는 본 발명의 일실시예에 따른 포고핀용 도전성 부재를 보인 측면도.

도 7은 제1도전성 부재와 제2도전성 부재를 결합한 상태를 보인 측면도.

도 8a 및 8b는 본 발명의 다른 실시예에 따른 포고핀용 도전성 부재를 보인 측면도.

도 9는 제1도전성 부재와 제2도전성 부재를 결합한 상태를 보인 측면도.

도 10 및 11은 탄성 부재를 포함하는 포고핀을 보인 측면도.

도 12 및 13은 본 발명의 포고핀을 이용한 반도체 소자의 테스트 과정을 보인 모식적 단면도.

*** 도면의 주요부분에 대한 부호의 설명 ***

100:도전성 플레이트 110:상부 플레이트

110a',110b':머리부 120:하부 플레이트

120',120a',120b':다리부

본 발명은 포고핀에 관한 것으로, 보다 상세하게는 접점부가 감소되고 면 접촉을 포함하는 개선된 포고핀에 관한 것이다.

웨이퍼 레벨의 제조공정이 완료된 웨이퍼 상의 각 칩들은 패키징 공정을 수행하기 전에 EDS(Electrical Die Sorting) 공정에서 테스트 설비에 의해 전기적인 특성 검사를 받게 된다. 또한, 패키징 공정이 완료된 패키지들도 테스트 설비에 의해 전기적인 특성 검사를 받게 된다. 이는 상기 웨이퍼의 각 칩들이나 패키지들이 반도체 장치로서 특정 기준에 적합하게 제조되었는지의 여부를 판단하기 위함이다.

최근에 들어, 반도체 소자의 고집적화가 진행되면서 포고핀(Pogo Pin) 또는 스프링핀(Spring pin))이라는 탐침이 널리 사용되고 있다. 상기 포고핀을 적용한 블록은 테스터와 더트(Device Under Testing: DUT) 보드(또는 테스트 보드)를 전기적으로 접속한다.

종래의 포고핀을 도 1 및 도 2을 참조하여 설명하면, 블록(10)에 원형 형상의 포고핀 안착홀(11)이 수직 관통하고, 상기 포고핀 안착홀(11) 내에 원형 관통 형상의 포고핀 케이스들(20)이 각각 삽입 고정되고, 상기 포고핀 케이스들(20) 내에 포고핀들(30)이 하나씩 대응하여 삽입 설치된다. 더트 보드(40)가 상기 포고핀 들(30)에 의해 테스터(60)의 케이블(50)에 전기적으로 연결된다.

여기서, 상기 블럭(10)은 상기 포고핀들(30)을 결합하는 결집판 기능을 하며, 주로 절연성 재질로 구성된다. 상기 포고핀 안착홀(11)이 상기 블록(10)의 상부면에 일정 간격을 두고 다수 개 배치되고, 상기 포고핀 안착홀(11)의 하단부의 블럭(10)에는 상기 포고핀 케이스(20)가 더 이상 하강하지 못하고 걸리도록 하기 위한 포고핀 케이스 걸림턱(13)이 형성된다. 또한, 상기 포고핀 케이스 걸림턱(13)을 기준으로 한 상기 포고핀 안착홀(11)의 상측 부분, 즉 더트 보드(40)를 대향하는 부분의 내경이 상기 포고핀 케이스 걸림턱(13)을 기준으로 한 상기 포고핀 안착 홀(11)의 하측 부분, 상기 테스터(50)의 케이블(60)에 연결된 부분의 내경보다 크다. 그리고, 상기 포고핀들(30)의 하우징(31)이 도전성 재질로 구성되며 상기 포고핀 안착 홀들(11)의 큰 내경과 동일한 외경을 갖는 원형 관통 형상으로 이루어진다. 접촉부(33)가 도전성 재질로 구성되며 상기 하우징(31)의 상측 부분 내에서 상기 하우징(31)에 밀착하며 이동하고 상기 더트 보드(40)의 도전성 패드(41)에 접촉한다. 지지부(35)가 도전성 재질로 구성되고, 상기 포고핀 안착 홀들(11)의 작은 내경과 동일한 외경을 가지며 상기 하우징(31)의 하측 부분에 결합된다. 스프링(37)이 상기 지지부(35)에 의해 지지되고, 상기 접촉부(33)와 상기 지지부(35) 사이에 배치되며 상기 접촉부(33)와 상기 패드(41)의 양호한 접촉을 위해 장력(Tension)을 가하여준다. 또한, 이동 제한부(31a)는 상기 하우징(31)의 일부분이 상기 하우징(31)의 내부 공간을 향해 절곡된 것으로, 상기 접촉부(33)가 상기 지지부(35)를 향해 일정 거리 이상 하향 이동하는 것을 제한하여 주도록 되어 있다.

포고핀의 다른 예인 도 3 을 참조하면, 반도체 제조장비용 포고핀 구조로서, 상부가 개방된 통형의 포고 가이드(2)와, 상기 포고 가이드의 내부에 설치된 스프링(3)과, 상기 스프링의 상부에 설치된 스프링 볼(4)과, 상기 스프링 볼(4)의 상부에 설치되는 포고팁(5)으로 구성되어 있다. 그리고, 상기 포고팁(5)은 상단이 뾰족한 형상으로 되어 상단 일부가 포고 가이드(2)로부터 노출되도록 설치되어 있으며, 하단에는 상기 포고팁(5)으로부터 이탈되는 것을 방지하기 위한 걸림턱(5a)이 형성되어 있다.

이와 같이 구성된 종래의 포고핀(1)중 포고팁(5)의 뾰족한 상단은 많은 접촉이 이루어져야 하므로 마모를 줄이기 위해 견고한 재질로 되어 있으며, 포고팁(5)은 스프링(3)에 의해 탄력지지되어 있으므로 도면상 상/하 방향으로의 탄성유동이 가능하다. 이 때, 상기 포고팁(5)의 하단에는 걸림턱(5a)이 형성되어 포고 가이드(2)의 상단에 걸려 있으므로 상/하 유동되더라도 포고 가이드(2)를 벗어날 수 없도록 되어 있다. 한편, 상기 포고팁(5)과 스프링(3)사이에 설치된 스프링 볼(4)은 스프링(3)의 탄성력을 고르게 포고팁(5)으로 전달하는 역할을 하므로써 포고팁(5)이 상/하 탄력 유동을 함에 있어서, 정확한 동작이 이루어지도록 하였다.

이와 같은 종래의 포고핀들을 도 4를 참조하여 종합해 보면, 상부의 일부분이 개방되며 내부가 중공이며 PCB에 고정된 하우징(71)과, 상기 하우징(71) 내부에 설치된 탄성체(스프링)(74)와, 스프링(74) 상단에 설치되며 상기 하우징(71)의 개방구의 내경보다 긴 직경을 갖는 걸림턱(73)과, 상기 걸림턱(73)과 일체형이며 일부가 하우징 밖으로 노출된 접촉삽입핀(72)과, 상기 접촉삽입핀의 상부에 도전성패 드에 접촉하는 접촉부(75)으로 구성된다.

약간씩은 다르나 대부분의 포고핀은 이와 유사한 구성과 기능을 가지고 있다. 이와 같은 종래의 포고핀은 일단이 반도체 소자와 접촉하고, 타단은 테스트 장치의 PCB 금속 배선과 접촉하며, 포고핀 내부에서도 스프링과 접촉되는 등 많은 전기적인 접촉 부위가 필요하며, 이에 따라 저항이 증가하거나 접촉 불량이 발생될 가능성이 크다.

반도체 소자의 소형화에 따라 소자의 리드핀 또는 볼(BGA의 경우) 사이의 간격이 줄어들고 있으며, 이에 따라 포고핀의 크기 및 길이는 점차적으로 미세화되어 1mm 이하의 두께, 예를 들면 0.35mm 정도의 매우 가는 바늘 형태가 되기도 한다. 이러한 상황에서 종래와 같이 몸체와 접점부 및 내부 스프링이 하나의 포고핀을 구성하는 경우, 각 구성요소들의 사이즈가 너무 작아 제조하기도 어려울 뿐더러 각 구성요소를 하나의 포고핀으로 조립하는데 어려움이 있으며, 제조 단가도 상승하는 문제점이 있다.

따라서, 본 발명의 목적은 포고핀이 갖는 전기적인 접촉점으로서의 역할과 탄성적인 완충장치로서의 역할을 동시에 수행할 수 있는 개선된 포고핀을 제공하는데 있다.

또한, 본 발명의 목적은 제조 및 조립이 용이하고 다양한 구조의 테스트 장치에 적용 가능한 새로운 포고핀을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 제1접촉부를 포함하는 상부 플레이트와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트로부터 형성되는 제1도전성 부재와, 제2접촉부를 포함하는 상부 플레이트와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트로부터 형성되는 제2도전성 부재를 포함한다.

상기 제1도전성 부재 및 제2도전성 부재의 상부 플레이트는 원통형으로 변형시켜 각각 제1접촉부 및 제2접촉부를 형성한다. 또한, 상기 제1도전성 부재 및 제2도전성 부재의 하부 플레이트를 원통형으로 변형시킬 수도 있다.

상기 제1도전성 부재와 제2도전성 부재는 동일 선상에서 제1접촉부와 제2접촉부가 상호 반대되도록 배치되어 하나의 포고핀을 구성하며, 상기 제1도전성 부재 및 제2도전성 부재의 하부 플레이트는 적어도 일부분이 면 접촉하는 것을 특징으로 한다.

상기 제1도전성 부재와 제2도전성 부재 사이에는 탄성 부재를 더 포함할 수 있으며, 탄성 부재로는 도전성 고무 또는 탄성 스프링을 사용할 수 있다.

본 발명에 따르면, 두 개 또는 세 개의 구성 요소만으로 포고핀을 형성하여 제조가 용이하며, 두 개의 도전성 부재 사이에 면 접촉이 이루어지도록 함으로써 반도체 장치의 테스트시 전기적 접점이 감소하며 접촉 불량이 줄어들어 테스트 신뢰성을 향상시킬 수 있다.

또한, 각각의 도전성 부재간의 연결이 상호 일단을 면 접촉이 가능하도록 삽입하며 부가적으로 탄성 부재를 포함함으로써 내구성이 증대되고 반복적인 테스트 시에도 테스트 불량을 줄일 수 있다. 따라서 포고핀 내지 테스트 장치의 수명을 증대시킬 수 있다. 특히 본 발명에 따른 포고핀은 내부에 면 접촉 상태가 유지되므로 고주파 테스트에 유리하며 반도체 장치의 소형화에 따른 테스트 장치 및 포고핀의 소형화에도 매우 유리하다.

이하 도면을 참조하며 구체적인 실시예를 통하여 본 발명을 더욱 상세하게 설명한다.

도 5를 참조하면 본 발명에 따른 포고핀의 도전성 부재를 형성하기 위한 도전성 플레이트(100)가 도시되어 있다. 이 도전성 플레이트는 후술하는 바와 같이 본 발명의 포고핀의 제1도전성 부재 및 제2도전성 부재를 형성할 수 있다. 따라서, 본 발명에 따른 포고핀은 동일 형상의 도전성 플레이트로부터 두 개의 구성 요소를 한번에 형성할 수 있으므로 제조가 용이할 뿐만 아니라 조립성이 크게 향상된다.

상기 도전성 플레이트(100)는 접촉부(130)를 포함하는 상부 플레이트(110)와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트(120)를 포함한다. 하부 플레이트의 끝단(140)은 하부 플레이트의 폭 보다 작게 형성할 수 있다. 상부 플레이트는 상대적으로 폭이 크며 길이가 짧은 반면, 하부 플레이트는 상대적으로 길이가 길고 폭이 작다.

본 발명에서는 이러한 도전성 플레이트를 원통형으로 변형시켜 포고핀의 형태로 형성한다. 즉, 상부 플레이트를 꼬거나 말아서 원통형으로 형성한다. 하부 플레이트 역시 꼬거나 말아서 원통형으로 형성할 수도 있고 그대로 플레이트 형태를 취할 수도 있으며, 경우에 따라서는 길이 방향으로 꼬아서 스프링 형태와 유사하게 변형시킬 수도 있다. 또한, 하부 플레이트를 굴곡지게 변형시킬 수도 있다.

포고핀은 전기적인 접점 내지는 연결부위에 해당되므로 가급적 저항이 작은 소재가 사용되는 것이 바람직하며, 상기 도전성 플레이트로는 알루미늄이나 구리, 은, 백금, 금 등의 전기전도도가 우수한 금속이 사용될 수 있다.

상부 플레이트의 접촉부(130)는 산과 골이 있는 형태를 취하고 있다. 이와 같은 형태는 포고핀에 접촉하는 반도체 소자의 접촉부위, 예를 들어 리드핀이나 볼의 접촉을 더욱 용이하게 하는 역할을 한다. 즉, 테스트시 표면의 평탄도가 일정치 않거나 소자에 따라 리드핀의 높이나 간격이 일정치 않을 때에도 포고핀과의 접촉 불량이 발생하지 않도록 한다.

도 6a 및 6b는 본 발명의 일실시예에 따른 포고핀을 도시한 것으로서, 각각 도전성 플레이트로부터 변형시켜 형성한 제1도전성 부재와 제2도전성 부재를 나타낸다. 각각의 도전성 부재는 원통 형상의 머리부(110')와 일체적으로 연장되어 길게 형성된 다리부(120')를 포함한다. 머리부(110')는 포고핀의 제1접촉부 및 제2접촉부에 해당하며, 다리부(120')는 각각의 도전성 부재가 상호 전기적으로 접촉할 때 면 접촉(surface contact)이 가능하도록 하는 매개체가 된다. 제1도전성 부재와 제2도전성 부재의 다리부는 직선형일 수도 있지만 굴곡진 곡선을 형성하도록 변형을 가할 수 있으며, 제1도전성 부재와 제2도전성 부재가 면 접촉이 양호하기 위해서는 곡선을 형성하거나 스프링 형태로 변형시키는 것이 바람직하다.

본 발명에서는 제1접촉부와 제2접촉부가 상호 반대되도록 배치되어 하나의 포고핀을 구성할 수 있도록 상기 제1도전성 부재와 제2도전성 부재를 동일 선상에 서 서로 반대로 배치하며, 제1도전성 부재 및 제2도전성 부재의 다리부가 적어도 일부분이 면 접촉하도록 밀착시킨다. 도 7을 참조하면 상기 실시예에 따른 제1도전성 부재와 제2도전성 부재의 머리부(110a', 110b')를 서로 반대로 배치하고, 다리부(120a', 120b')는 굴곡지게 변형을 가하여 상호 밀착되도록 하였다. 반도체 소자의 테스트시 제1도전성 부재와 제2도전성 부재 사이의 상대적인 위치 변화(또는 머리부의 거리 변화)에 따라 다리부(120a', 120b')의 끝단은 머리부(110a', 110b') 내부로 삽입될 수 있다.

도 8a 및 8b는 본 발명의 다른 실시예에 따른 포고핀을 도시하며, 도 9는 결합 상태를 도시한다. 제1도전성 부재의 머리부(110a')와 제2도전성 부재의 머리부(110b')는 상호 반대 방향으로 배치되어 있고, 다리부(120a', 120b')는 상호 접촉면(150)을 유지하면서 결합되어 있다. 다리부의 끝단(140a, 140b)은 각각 상대편 머리부(110a', 100b') 내부로 삽입되어 있는 것을 볼 수 있다. 이와 같이 상호 긴밀하게 결합된 상태에서 제1도전성 부재와 제2도전성 부재는 전기적인 면 접촉을 유지하면서 상대적인 거리가 변화될 수 있다. 또한, 각각의 다리부는 탄성적으로 변형 가능하기 때문에 제1도전성 부재와 제2도전성 부재 사이의 상대적인 거리가 탄성적으로 변화되면서 테스트시 반도체 소자에 물리적으로 가해지는 충격을 완화함과 동시에 전기적인 접촉 내지 연결을 가능하게 한다.

한편, 본 발명의 포고핀은 제1도전성 부재와 제2도전성 부재 사이에 삽입되는 탄성 부재를 더 포함할 수 있다. 도 10 및 11은 각각 탄성 부재로서 스프링(200)과 도전성 고무(210)를 사용한 실시예를 도시한다. 도전성 고무는 예를 들 어 도전성 분말과 고분자 물질을 포함하여 도전성과 더불어 탄성을 가지도록 할 수 있으며, 도전성 분말로는 금이나 은 분말을 사용할 수 있다.

본 발명의 포고핀은 양단이 개방된 파이프 형태로 형성되어 있으므로 이물질이 있더라도 포고핀 내부에 쌓이는 것을 방지할 수 있으며, 테스트 과정에서 반도체 소자와 테스트 장치간의 접촉 신뢰성을 더욱더 확보할 수 있다.

다음으로 본 발명에 따른 포고핀을 사용하여 반도체 소자를 테스트하는 과정을 설명한다. 도 12를 참조하면, 테스트 장치의 몸체(410, 420) 내부에 포고핀이 삽입되어 설치된다. (반도체 소자로부터의) 외력이 가해지지 않은 상태에서는 제1도전성 부재의 제1접촉부가 테스트 장치의 몸체(410) 외부로 노출되지 않으며, 반도체 소자(500)와 테스트 장치 및 테스트 보드(450) 간에는 전기적으로 분리되어 있다.

반도체 소자로부터 외력에 의하여 테스트 장치를 누르게 되면, 도 13에 도시된 바와 같이 포고핀의 제1접촉부(130a')와 제2접촉부(130b') 사이의 거리가 탄성적으로 가까와지면서 제1도전성 부재의 제1접촉부(130a')가 외부로 노출되어 반도체 소자의 볼(510)이 제1도전성 부재의 제1접촉부(130a')에 접촉하며 제2접촉부(130b')와 테스트 보드의 금속 배선(455)도 접촉한다. 결과적으로 반도체 소자(500)와 테스트 장치 및 테스트 보드(450) 간에는 포고핀에 의하여 전기적 연결된다.

기존의 포고핀이 반도체 소자의 리드핀 또는 볼과 포고핀의 일단, 포고핀의 일단과 포고핀 내부의 코일, 코일과 포고핀의 타단, 포고핀의 타단과 테스터의 기 판 배선으로 적어도 네 개의 전기적 접촉점이 필요한 반면, 본 발명의 경우, 반도체 소자의 리드핀 또는 볼과 포고핀의 일단, 그리고 포고핀의 타단과 테스트 보드의 배선의 두 곳에서만 접촉점(contact point)이 존재하며, 포고핀 내부에서는 면접촉(surface contact)이 이루어지므로 접촉 불량률이 현저하게 감소된다.

이상에서, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에서 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이다.

이상에서 살펴본 바와 같이, 본 발명은 간단한 구조의 포고핀을 제공하여, 테스트시 접점이 감소하고 따라서 테스트 불량이 크게 줄어들게 된다. 또한 포고핀의 제조가 용이하여 테스트 장치의 제조원가를 현저히 낮출 수 있다. 또한, 각각의 도전성 부재간의 면 접촉이 가능하여 고주파 테스트에 유리하며 반도체 장치의 소형화에 따른 테스트 장치 및 포고핀의 소형화에도 매우 유리하다.

Claims (5)

1. 제1접촉부를 포함하는 상부 플레이트와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트로부터 형성되는 제1도전성 부재와,

   제2접촉부를 포함하는 상부 플레이트와 상기 상부 플레이트로부터 일체적으로 길게 연장된 하부 플레이트로부터 형성되는 제2도전성 부재를 포함하며,

   상기 제1도전성 부재 및 제2도전성 부재의 상부 플레이트를 원통형으로 변형시켜 각각 제1접촉부 및 제2접촉부를 형성한 것을 특징으로 하는

   포고핀.
2. 제1항에 있어서, 상기 제1도전성 부재 및 제2도전성 부재의 하부 플레이트를 원통형으로 변형시킨 것을 특징으로 하는 포고핀.
3. 제1항에 있어서, 상기 제1도전성 부재와 제2도전성 부재는 동일 선상에서 제1접촉부와 제2접촉부가 상호 반대되도록 배치되는 것을 특징으로 하는 포고핀.
4. 제1항에 있어서, 상기 제1도전성 부재 및 제2도전성 부재의 하부 플레이트는 적어도 일부분이 면 접촉하는 것을 특징으로 하는 포고핀.
5. 제1항에 있어서, 상기 제1도전성 부재와 제2도전성 부재 사이에는 탄성 부재 를 더 포함하는 것을 특징으로 하는 포고핀.

Images