KR200451458Y1 - 반도체소자 검사장비용 인터페이스보드 - Google Patents

반도체소자 검사장비용 인터페이스보드 Download PDF

Info

Publication number
KR200451458Y1
KR200451458Y1 KR2020070015489U KR20070015489U KR200451458Y1 KR 200451458 Y1 KR200451458 Y1 KR 200451458Y1 KR 2020070015489 U KR2020070015489 U KR 2020070015489U KR 20070015489 U KR20070015489 U KR 20070015489U KR 200451458 Y1 KR200451458 Y1 KR 200451458Y1
Authority
KR
South Korea
Prior art keywords
test
board
interface board
area
semiconductor device
Prior art date
Application number
KR2020070015489U
Other languages
English (en)
Other versions
KR20090002814U (ko
Inventor
나윤성
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR2020070015489U priority Critical patent/KR200451458Y1/ko
Publication of KR20090002814U publication Critical patent/KR20090002814U/ko
Application granted granted Critical
Publication of KR200451458Y1 publication Critical patent/KR200451458Y1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 고안은 반도체소자 검사장비용 인터페이스보드에 관한 것으로, 본 고안에 따르면, 대용량의 처리가 가능한 테스트핸들러를 소용량의 처리만 수행하도록 전환할 시에 적용할 수 있는 인터페이스보드가 개시된다.
테스트핸들러, 테스터, 반도체소자, 디바이스, 하이픽스보드, 인터페이스보드

Description

반도체소자 검사장비용 인터페이스보드{INTERFACE BOARD FOR SEMICONDUCTOR DEVICE TEST EQUIPMENT}
본 고안은 반도체소자 검사장비용 인터페이스보드에 관한 것이다.
생산된 반도체소자를 출하에 앞서 그 불량여부를 테스트하기 위한 장비로서, 도1의 블록도에서 참조되는 바와 같이, 테스터(100, TESTER)와 테스트핸들러(200, TEST HANDLER)가 구비되어야 한다.
테스터(100)는 반도체소자로부터 오는 전기신호를 분석하여 반도체소자의 불량여부를 테스트하는 장치이며, 테스트핸들러(200)는 반도체소자를 테스터(100)에 전기적으로 접속시킨 후 테스트 결과에 따라 반도체소자를 분류시키는 장치이다.
일반적으로 테스터(100)는, 도2의 개략적인 평면도에서 참조되는 바와 같이, 반도체소자로부터 오는 전기적신호를 분석하여 반도체소자의 불량여부를 판단하는 중앙처리장치(110)와 테스트핸들러(200)에 결합되는 테스트헤드(120)로 구성된다.
그리고 테스트헤드(120)에는 테스트핸들러(200)에 의해 공급되는 반도체소자들과 중앙처리장치(100) 간의 전기적신호를 교환하기 위한 인터페이스보드(121)가 구비되는데, 테스트헤드(120)는 이러한 인터페이스보드(121)를 통해 테스트핸들 러(200)에 결합된다.
그런데, 근래에 제작되는 테스트핸들러(200)는, 반도체소자가 행렬형태로 적재될 수 있는 테스트트레이라는 캐리어보드를 구비하고, 반도체소자가 테스트트레이에 적재된 상태에서 인터페이스보드(121)에 전기적으로 접촉될 수 있도록 하고 있다. 이를 위해 테스트핸들러(200)에는 테스트사이트(T.S)를 테스터(100) 측으로 노출시키기 위한 윈도우(W)가 형성(도2 참조)되어 있으며, 인터페이스보드(121)는 그러한 윈도우(W) 상에서 테스트핸들러(200)에 결합된다. 여기서 인터페이스보드(121)가 윈도우(W) 상에서 테스트핸들러(200)와 결합될 시에 테스트를 위한 환경이 조성된 테스트사이트(T.S)의 기밀성을 유지시키기 위해서 인터페이스보드(121)의 면적이 윈도우(W)의 면적에 대응되는 면적을 가져야 한다.
계속하여 테스트트레이와 인터페이스보드(121) 간의 관계를 도3을 참조하여 더 구체적으로 설명한다. 참고로, 참조의 편의상 인터페이스보드(121)는 반대방향으로 도시하였다.
도3에서 참조되는 바와 같이, 테스트트레이(T.T)에는 반도체소자(D)가 행렬형태로 적재되며, 인터페이스보드(121)에는 테스트트레이(T.T)에 적재된 반도체소자(D)에 일대일로 대응되어 전기적 접촉이 이루어질 수 있는 테스트소켓(121a)이 행렬형태로 설치되어 있다.
또한, 테스트핸들러(200)에는 테스트트레이(T.T)가 테스트사이트(T.S) 상에 위치되면 테스트트레이(T.T)를 인터페이스보드(121) 측으로 밀면서 테스트트레이(T.T)에 적재된 반도체소자를 가압하여 반도체소자(D)와 테스트소켓(121a)이 전 기적으로 연결될 수 있도록 하는 매치플레이트(M.P)가 구비되어 있는데, 이러한 매치플레이트(M.P)에는 반도체소자(D)를 테스트소켓(121a) 측으로 가압하기 위해 테스트트레이(T.T)에 적재된 반도체소자(D)와 동일한 행렬형태로 푸셔(P)가 배열되어 있다. 따라서 매치플레이트(M.P)의 면적, 테스트트레이(T.T)의 면적, 윈도우(W)의 면적 및 인터페이스보드(121)의 면적은 상호 대응된다.
한편, 테스터와 테스트핸들러는 업체를 달리하여 각자 개발되어 상품화되어지고 있는 실정인데, 이러한 점은, 테스터의 테스트용량과 테스트핸들러의 처리용량 간에 편차를 가져온다. 예를 들어, 테스트핸들러가 일회에 640개의 반도체소자가 테스트될 수 있도록 지원하는 수준까지 개발된 경우에도, 테스터는 일회에 320개의 반도체소자만을 테스트할 수 있는 수준을 넘지 못하고 있을 수 있다. 이러한 경우, 테스트업체에서는 장기적인 안목을 위해 640개의 반도체소자가 테스트될 수 있도록 지원하는 테스트핸들러[640para.(parallel)용 테스트핸들러]를 구입하는 것이 바람직하지만, 640para . 용 테스트핸들러를 기존의 테스터에 적용할 수 없다는 문제점이 있었다. 왜냐하면, 640para . 용 테스트핸들러는 640개의 반도체소자가 일회에 테스트될 수 있는 면적의 윈도우가 형성되어 있는데, 이러한 윈도우 상에 320개의 반도체소자를 테스트하기 위한 테스터에 구비된 인터페이스보드를 결합시킬 경우 테스트사이트가 외부로 노출되어 테스트사이트에 테스트환경을 조성하기가 거의 불가능하기 때문이다.
따라서 위와 같은 문제점을 해결하기 위해 본 고안의 출원인은 대한민국 등록특허 10-532626호(고안의 명칭 : 테스트 핸들러, 이하 ‘선행기술’이라 함)를 통해 테스터의 테스트용량과 테스트핸들러의 처리용량 간에 편차가 발생하더라도 테스트작업이 이루어질 수 있는 기술을 제안하였다.
선행기술에 따르면 윈도우를 부분적으로 덮을 수 있는 탈착 가능한 덮개를 구비함으로써 테스트핸들러의 처리용량이 테스터의 테스트용량을 초과하더라도 테스트핸들러가 테스터에 적절히 적용될 수 있도록 하고 있다.
그런데, 선행기술에 따라 덮개로 윈도우를 부분적으로 폐쇄시킬 경우에는, 매치플레이트를 축소된 윈도우의 크기에 대응하는 크기를 가지는 매치플레이트로 교환하는 것이 바람직하다. 왜냐하면 테스트트레이에는 행렬형태로 인서트(반도체소자는 인서트에 적재된다)들이 장착되어 있는데, 매치플레이트를 교환하지 않고 사용하는 경우, 윈도우의 폐쇄된 부분에 위치한 인서트들의 경우에는 매치플레이트의 가압력에 대응하는 테스트소켓의 반대급부가 없어서 테스트트레이에 뒤틀림을 발생시키거나 인서트의 손상을 초래할 수 있기 때문이다.
따라서 위와 같은 선행기술에 의하면 인터페이스보드가 교체되어짐에 따라 윈도우의 크기를 덮개에 의해 조절하고자 할 경우 덮개를 탈착시키기 위한 작업 및 매치플레이트를 교환하는 작업이 수반되어야 하는 번거로움이 발생한다.
본 고안은 상술한 문제점을 해결하기 위해 안출된 것으로 다음과 같은 목적을 가진다.
첫째, 테스터의 테스트용량과 테스트핸들러의 처리용량 간에 편차가 있는 경우에도 덮개가 요구되지 않는 기술을 제공한다.
둘째, 테스트핸들러의 처리용량과 테스터의 테스트용량이 동일한 경우에도 적용될 수 있고 테스트핸들러의 처리용량이 테스터의 테스트용량보다 큰 경우에도 적용될 수 있는 인터페이스보드에 관한 기술을 제공한다.
셋째, 테스트핸들러의 처리용량이 테스터의 테스트용량보다 커서 인터페이스보드를 교체하는 경우에도 매치플레이트를 교환할 필요성이 없는 기술을 제공한다.
상기와 같은 목적을 달성하기 위한 본 고안에 따른 반도체소자 검사장비용 인터페이스보드는, 행렬행태로 배열된 N개의 반도체소자에 대한 테스트가 가능한 제1면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적을 가지는 설치보드; 및 M(M < N)개의 반도체소자에 대한 테스트가 가능하도록 상기 설치보드에 행렬형태의 배열로 설치된 M개의 테스트소켓; 을 포함하는 것을 특징으로 한다.
상기 설치보드는, 행렬형태로 배열된 M개의 반도체소자에 대한 테스트가 가능한 제2면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적을 가지며, 상기 M개의 테스트소켓이 설치된 메인보드; 및 L(L = N - M)개의 테스트소켓이 설치될 수 있는 만큼의 면적을 가지며 상기 메인보드에 탈착 가능하게 결합되어 상기 메인보드의 면적을 확장시킴으로써 상기 제1면적의 윈도우가 형성된 테스트핸들러에 상기 메인보드가 적용될 수 있게 하는 보조보드; 를 포함하는 것을 또 하나의 특징으로 한다. 이러한 경우 상기 메인보드에 설치된 상기 M개의 테스트소켓과 함께 행렬형태를 이루도록 상기 보조보드에 설치되는 L개의 더미소켓 ; 을 더 포함하는 것을 또 다른 특징으로 한다.
상기 M개의 테스트소켓과 함께 행렬형태를 이루도록 상기 설치보드에 설치되는 L개의 더미소켓; 을 더 포함하는 것을 또 하나의 특징으로 한다.
상기 M개의 테스트소켓 간의 상하간격 및 좌우간격은 상기 L개의 더미소켓의 상하간격 및 좌우간격과 일치하는 것을 또 하나의 특징으로 한다.
상기 설치보드에 설치된 상기 M개의 테스트소켓의 상하간격 및 좌우간격은 상기 설치보드에 N개의 테스트소켓을 설치하였을 때의 테스트소켓의 상하간격 및 좌우간격과 일치하는 것을 또 하나의 특징으로 한다.
위와 같은 본 고안에 따르면 다음과 같은 효과가 있다.
첫째, 덮개가 요구되지 않기 때문에 테스트핸들러의 처리용량과 테스터의 테스트용량이 달라 인터페이스보드를 교체하는 경우에도 덮개를 교체하는 작업이 수반되지 않으므로 교체를 위한 작업성이 향상된다.
둘째, 하나의 인터페이스보드가 테스트핸들러의 처리용량과 테스터의 테스트 용량이 동일한 경우에도 적용될 수 있고 테스트핸들러의 처리용량이 테스터의 테스트용량보다 큰 경우에도 적용될 수 있어서 생산성이 향상된다.
셋째, 테스트핸들러의 처리용량이 테스터의 테스트용량보다 커서 인터페이스보드를 교체하는 경우에도 매치플레이트를 교환할 필요성이 없기 때문에 작업성 및 생산성이 향상된다.
이하에서는 상술한 바와 같은 본 고안에 따른 반도체소자 검사장비용 인터페이스보드(이하 ‘인터페이스보드’로 약칭함)에 대한 바람직한 실시예들에 대하여 첨부된 도면을 참조하여 설명하되, 중복되는 부분은 설명의 간결함을 위해 생략한다.
< 제1실시예 >
도4는 본 고안의 제1실시예에 따른 인터페이스보드(400)에 대한 평면도이다.
도4를 참조하면, 인터페이스보드(400)는 설치보드(410) 및 M개(예를 들어 160개)의 테스트소켓(420)을 포함하여 구성된다.
설치보드(410)는 행렬형태로 배열된 N개(N > M, 예를 들어 320개)의 반도체소자에 대한 테스트가 가능한 제1면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적(a × b)을 가진다.
M개의 테스트소켓(420)은 설치보드(410)에 행렬형태의 배열로 설치된다. 도4에서는 M개의 테스트소켓(420)들이 일 측(c × d 면적 부분)에 모아져 설치되어 있지만, 실시하기에 따라서는 도5에서 참조되는 바와 같이 설치보드(510)의 중앙 부분에 모아져 설치될 수 있는 등 M개의 테스트소켓들은 설치보드의 임의의 부분에 모아져 설치되는 것이 얼마든지 가능하다.
도4의 인터페이스보드(400)에서 테스트소켓(420)이 설치되지 아니한 나머지 부분, 즉, 빗금친 부분은 폐쇄면적을 이루는데, 이러한 폐쇄면적에 의해 처리용량이 큰 테스트핸들러에 형성된 윈도우의 기밀이 유지된다.
< 제2실시예 >
도6은 본 고안의 제2실시예에 따른 인터페이스보드(600)에 대한 평면도이다.
도6을 참조하면, 설치보드(610)가 메인보드(611)와 보조보드(612)로 구성된다.
메인보드(611)는 행렬형태로 배열된 M개의 반도체소자에 대한 테스트가 가능한 제2면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적(c × d)을 가진다. 그리고 이러한 메인보드(611)에는 M개의 테스트소켓(620)이 행렬형태의 배열로 설치되어 있다.
보조보드(612)는, 도6의 (a) 및 (b)에서 참조되는 바와 같이, 메인보드(611)에 탈착 가능하게 결합되며, L(L = N - M)개의 테스트소켓이 설치될 수 있는 만큼의 면적을 가진다. 즉, 보조보드(612)가 메인보드(611)로부터 탈착되는지 여부에 따라 설치보드(610)의 면적이 가변될 수 있는데, 보조보드(612)가 메인보드(611)로부터 탈거될 때에는 설치보드(610)의 면적이 제2면적의 윈도우가 형성된 테스트핸들러에 결합되기 적합한 c × d가 되고, 보조보드(612)가 메인보드(611)에 장착될 때에는 설치보드(610)의 면적이 제1실시예에서 언급한 제1면적의 윈도우가 형성된 테스트핸들러에 결합되기 적합한 a × b가 된다.
따라서 도6과 같은 인터페이스보드(600)에 따르면, 보조보드(612)의 탈착에 따라서 처리용량이 M개인 테스트핸들러에 형성된 윈도우에 적절히 적용[도6의 (b)에서와 같이 보조보드 탈거 시]되거나 처리용량이 N개인 테스트핸들러에 형성된 윈도우에 적절히 적용[도6의 (b)에서와 같이 보조보드 장착 시]될 수 있게 된다. 즉, 처리용량이 달라 서로 다른 면적의 윈도우가 형성된 두 종류의 테스트핸들러에 모두 적용이 가능한 것이다.
< 제3실시예 >
도7은 본 고안의 제3실시예에 따른 인터페이스보드(700)에 대한 평면도이다.
도7을 참조하면, 인터페이스보드(700)는 설치보드(710), M개(예를 들어 160개)의 테스트소켓(720) 및 L개의 더미소켓(730)을 포함하여 구성된다.
설치보드(710) 및 M개의 테스트소켓(720)은 제1실시예의 설치보드(410) 및 M개의 테스트소켓(420)과 동일하다.
더미소켓(730)은 그 형태가 테스트소켓(720)과 유사하지만 반도체소자와 테스터 간의 전기적신호의 교환을 매개하지는 않는 단순한 모형이다. 이러한 더미소켓(730)은 매치플레이트의 푸셔가 테스트트레이의 빈 인서트(반도체소자가 적재되지 아니한 인서트)를 가압할 시에 반대급부를 공급함으로써 테스트트레이의 변형을 방지하는 역할을 한다.
물론, 더미소켓(730)들 간의 상하간격 및 좌우간격은 테스트소켓(720)들 간의 상하간격 및 좌우간격과 동일하다.
< 제4실시예 >
도8은 본 고안의 제4실시예에 따른 인터페이스보드(800)에 대한 평면도이다.
도8에서 참조되는 인터페이스보드(800)는 제2실시예에 따른 인서트보드(600)와 제3실시예에 따른 인서트보드(700)를 조합한 것이다. 즉, 도8의 인터페이스보드(800)는 설치보드(810)가 메인보드(811) 및 보조보드(812)가 나뉘어 있고, 보조보드(812)에 더미소켓(830)이 설치되어 있다.
한편, 위에서 설명한 인터페이스보드(400, 600, 700, 800)들은 테스트핸들러에 윈도우가 복수개인 경우에도 얼마든지 적용 가능하다. 예를 들어, 테스트핸들러에 윈도우가 상하에 두개 형성된 경우에도, 도9에서 참조되는 바와 같이, 상하에 위의 실시예들에 따른 인터페이스보드(400, 600, 700, 800)를 배치할 수가 있다. 물론 도5의 인터페이스보드도 동일하게 배치될 수 있다.
참고로, 도10은 도7에 따른 a × b 면적을 가지는 인터페이스보드(700)와 N개(320개)의 반도체소자에 대한 테스트가 가능한 제1면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적(a × b)을 가지는 인터페이스보드(1000)를 비교하고 있다.
도10에서 참조되는 바와 같이, 도7에 도시된 부호 700의 인터페이스보드에 설치된 테스트소켓(720)들 간의 상하간격 및 좌우간격은 부호 1000의 인터페이스보드에 설치된 테스트소켓(1020)들 간의 상하간격 및 좌우간격이 동일함을 알 수 있다. 즉, 처리용량이 큰 테스트핸들러A(부호 1000의 인터페이스보드용으로 제작된 테스트핸들러)에 도7의 인터페이스보드(700)를 적용할 경우에도 인터페이스보드와의 정합이 요구되는 테스트핸드러A에 구비된 부품들(테스트트레이, 매치플레이트, 개방유닛 등)을 그대로 사용할 수 있기 때문에 별도의 교체가 필요 없게 된다. 물론, 이러한 사항은 도7의 인터페이스보드(700) 뿐만 아니라 도4, 도5 도6 및 도8의 인터페이스보드도 동일하게 설명되어질 수 있다.
위에서 설명한 바와 같이 본 고안에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 고안의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 고안이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 고안의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
도1은 반도체소자 검사를 위해 구비되는 검사장비에 대한 블록도이다.
도2는 도1의 검사장비의 일부로 구비되는 테스터에 대한 개략적인 평면도이다.
도3은 도2의 테스터에 구비된 인터페이스보드, 테스트핸들러에 구비되는 테스트트레이의 관계를 설명하기 위한 참조도이다.
도4는 본 고안의 제1실시예에 따른 인터페이스보드에 대한 정면도이다.
도5는 도4의 인터페이스보드에 대한 일 변형예이다.
도6은 본 고안의 제2실시예에 따른 인터페이스보드에 대한 정면도이다.
도7은 본 고안의 제3실시예에 따른 인터페이스보드에 대한 정면도이다.
도8은 본 고안의 제4실시예에 따른 인터페이스보드에 대한 정면도이다.
도9는 윈도우가 두개 형성된 테스트핸들러에 도4 내지 도8의 인터페이스보드를 결합시킬 경우의 배치도이다.
도10은 본 고안의 일 특징을 설명하기 위한 비교도이다.
*도면의 주요 부분에 대한 부호의 설명*
400, 600, 700, 800 : 인터페이스보드
410, 610, 710, 810 : 설치보드
611, 811 : 메인보드 612, 812 : 보조보드
420, 620, 720 : 테스트소켓
730, 830 : 더미소켓

Claims (6)

  1. 삭제
  2. 행렬행태로 배열된 N개의 반도체소자에 대한 테스트가 가능한 제1면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적을 가지는 설치보드; 및
    M(M < N)개의 반도체소자에 대한 테스트가 가능하도록 상기 설치보드에 행렬형태의 배열로 설치된 M개의 테스트소켓; 을 포함하고,
    상기 설치보드는,
    행렬형태로 배열된 M개의 반도체소자에 대한 테스트가 가능한 제2면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적을 가지며, 상기 M개의 테스트소켓이 설치된 메인보드; 및
    L(L = N - M)개의 테스트소켓이 설치될 수 있는 만큼의 면적을 가지며 상기 메인보드에 탈착 가능하게 결합되어 상기 메인보드의 면적을 확장시킴으로써 상기 제1면적의 윈도우가 형성된 테스트핸들러에 상기 메인보드가 적용될 수 있게 하는 보조보드; 를 포함하는 것을 특징으로 하는 반도체소자 검사장비용 인터페이스보드.
  3. 제2항에 있어서,
    상기 메인보드에 설치된 상기 M개의 테스트소켓과 함께 행렬형태를 이루도록 상기 보조보드에 설치되는 L개의 더미소켓; 을 더 포함하는 것을 특징으로 하는 반도체소자 검사장비용 인터페이스보드.
  4. 행렬행태로 배열된 N개의 반도체소자에 대한 테스트가 가능한 제1면적의 윈도우가 형성된 테스트핸들러에 결합되기에 적합한 규격의 면적을 가지는 설치보드; 및
    M(M < N)개의 반도체소자에 대한 테스트가 가능하도록 상기 설치보드에 행렬형태의 배열로 설치된 M개의 테스트소켓; 및
    상기 M개의 테스트소켓과 함께 행렬형태를 이루도록 상기 설치보드에 설치되는 L개의 더미소켓; 을 포함하는 것을 특징으로 하는 반도체소자 검사장비용 인터페이스보드.
  5. 제3항 또는 제4항에 있어서,
    상기 M개의 테스트소켓 간의 상하간격 및 좌우간격은 상기 L개의 더미소켓의 상하간격 및 좌우간격과 일치하는 것을 특징으로 하는 반도체소자 검사장비용 인터페이스보드.
  6. 삭제
KR2020070015489U 2007-09-17 2007-09-17 반도체소자 검사장비용 인터페이스보드 KR200451458Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020070015489U KR200451458Y1 (ko) 2007-09-17 2007-09-17 반도체소자 검사장비용 인터페이스보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020070015489U KR200451458Y1 (ko) 2007-09-17 2007-09-17 반도체소자 검사장비용 인터페이스보드

Publications (2)

Publication Number Publication Date
KR20090002814U KR20090002814U (ko) 2009-03-20
KR200451458Y1 true KR200451458Y1 (ko) 2010-12-17

Family

ID=43658256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020070015489U KR200451458Y1 (ko) 2007-09-17 2007-09-17 반도체소자 검사장비용 인터페이스보드

Country Status (1)

Country Link
KR (1) KR200451458Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327772B1 (ko) * 2015-09-08 2021-11-19 (주)테크윙 반도체소자 테스트용 핸들러의 개방기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204552A (ja) * 1986-03-05 1987-09-09 Hitachi Electronics Eng Co Ltd Ｉｃハンドラのソケツトボ−ド機構
KR100839667B1 (ko) 2007-02-07 2008-06-19 미래산업 주식회사 핸들러의 테스트 트레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204552A (ja) * 1986-03-05 1987-09-09 Hitachi Electronics Eng Co Ltd Ｉｃハンドラのソケツトボ−ド機構
KR100839667B1 (ko) 2007-02-07 2008-06-19 미래산업 주식회사 핸들러의 테스트 트레이

Also Published As

Publication number Publication date
KR20090002814U (ko) 2009-03-20

Similar Documents

Publication Publication Date Title
US20060012389A1 (en) Test socket, test system and test method for semiconductor components with serviceable nest
US7692433B2 (en) Sawing tile corners on probe card substrates
KR101039857B1 (ko) 테스트 핸들러용 소자 접속장치 및 이를 이용한 테스트 핸들러
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
KR20090007135A (ko) 메모리 모듈 실장 테스터기용 착탈 지그
WO2015046786A1 (ko) 반도체 칩 검사장치
US7872469B2 (en) Apparatus and methods of integrated-circuit device testing
JP2004184415A (ja) 半導体パッケージの検査装置及びこれを利用した検査方法
US6298738B1 (en) Removable fixture adapter with RF connections
KR200451458Y1 (ko) 반도체소자 검사장비용 인터페이스보드
US20040108848A1 (en) Adapter method and apparatus for interfacing a tester with a device under test
KR20010030486A (ko) 반도체장치의 제조방법
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
CN100483145C (zh) 用于使测试仪与被测器件面接的适配器方法和装置
US6507203B1 (en) Test head assembly
KR100882512B1 (ko) 프로브 카드
KR102305873B1 (ko) 삽발 기구 및 블록 부재의 교환 방법
KR102198301B1 (ko) 소켓 보드 조립체
US20140232425A1 (en) Multi-purpose integrated circuit device contactor
KR20060035074A (ko) 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓
US6037788A (en) Docking station for automated test fixture
KR102511698B1 (ko) 반도체 패키지의 신호 속도 테스트 장치
KR102369323B1 (ko) 반도체 소자들을 테스트하기 위한 테스트 헤드
US10698001B2 (en) Integrated modular integrated circuit test fixture and handler interface
US20100019790A1 (en) Test handler having size-changeable test site

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 7

EXPY Expiration of term