KR20060125563A - 프린트 배선 기판 및 반도체 시험 장치 - Google Patents

프린트 배선 기판 및 반도체 시험 장치 Download PDF

Info

Publication number
KR20060125563A
KR20060125563A KR1020060049047A KR20060049047A KR20060125563A KR 20060125563 A KR20060125563 A KR 20060125563A KR 1020060049047 A KR1020060049047 A KR 1020060049047A KR 20060049047 A KR20060049047 A KR 20060049047A KR 20060125563 A KR20060125563 A KR 20060125563A
Authority
KR
South Korea
Prior art keywords
wiring layer
board
distance
hole
wiring
Prior art date
Application number
KR1020060049047A
Other languages
English (en)
Inventor
슈지 우치야마
아키후미 사토
Original Assignee
니혼엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼엔지니어링 가부시키가이샤 filed Critical 니혼엔지니어링 가부시키가이샤
Publication of KR20060125563A publication Critical patent/KR20060125563A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

프린트 배선 기판은, 스루홀(thru-hole)로부터 제1 거리만큼 이간되어 형성되어 있는 제1 배선층, 상기 스루홀로부터 상기 제1 거리보다 작은 제2 거리만큼 이간되어 형성되어 있는 제2 배선층, 상기 스루홀에 삽입되는 접속 핀과 전기적으로 접속하는 콘택층, 상기 콘택층에 전기적으로 접속되어 있는 제3 배선층, 상기 스루홀로부터 제3 거리만큼 이간되어 형성되어 있는 제4 배선층, 상기 스루홀로부터 상기 제3 거리보다 큰 제4 거리만큼 이간되어 형성되어 있는 제5 배선층을 구비하여 구성되어 있다. 이에 따라, 스루홀을 통하여 피시험 디바이스와 이상적인 파형의 신호를 송수신할 수 있는 프린트 배선 기판을 제공할 수 있다.
프린트 배선 기판, 배선층, 스루홀, 접속 핀, 콘택층, 피시험 디바이스

Description

프린트 배선 기판 및 반도체 시험 장치{PRINTED WIRING SUBSTRATE AND SEMICONDUCTOR TEST DEVICE}
도1은 종래의 프린트 배선 기판의 구성을 도시한 단면도.
도2는 본 발명의 일실시형태에 따른 번인(Burn-In) 장치의 전체 구성을 도시한 정면도.
도3은 도2에 도시한 번인 장치의 측면도.
도4는 본 발명의 일실시형태에 따른 번인 보드의 구성을 도시한 사시도.
도5는 도4에 도시한 번인 보드의 평면도.
도6은 도5에 도시한 번인 보드의 정면도.
도7은 도5에 도시한 번인 보드의 측면도.
도8은 도5의 번인 보드에 설치되어 있는 서브 보드를 확대하여 도시한 평면도.
도9는 도8에 도시한 서브 보드의 정면도.
도10은 도8에 도시한 서브 보드의 측면도.
도11은 서브 보드를 구성하는 프린트 배선 기판의 평면도.
도12는 프린트 배선 기판의 스루홀 부분의 확대단면도.
도13은 프린트 배선 기판에 있어서 제6 배선층(그랜드 배선층)의 평면 레이아웃도.
도14는 프린트 배선 기판에 있어서 제7 배선층(그랜드 배선층)의 평면 레이아웃도.
도15는 프린트 배선 기판에 있어서 제8 배선층(신호 배선층)의 평면 레이아웃도.
도16은 프린트 배선 기판에 있어서 제9 배선층(신호 배선층)의 평면 레이아웃도.
도17은 프린트 배선 기판에 있어서 제10 배선층(전원 배선층)의 평면 레이아웃도.
도18은 프린트 배선 기판에 있어서 제11 배선층(전원 배선층)의 평면 레이아웃도.
도19는 본 실시형태에 따른 신호 배선층에서 송수신되는 신호 파형과 종래의 신호 파형을 비교하여 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명
10: 번인 장치 20: 챔버
30: 슬롯
본 발명은 프린트 배선 기판 및 반도체 시험 장치에 관한 것으로, 특히, 복수의 배선층을 갖는 프린트 배선 기판 및 그와 같은 프린트 배선 기판을 번인 보드에 이용한 반도체 시험 장치에 관한 것이다.
전자 부품 등의 디바이스의 초기 불량을 현재화(顯在化)하고, 초기 고장품의 제거를 실시하기 위한 스크리닝(Screening) 시험의 일종인 번인 시험을 실시하는 장치로서 번인 장치가 알려져 있다. 이 번인 장치에서는 피시험 디바이스(DUT: Device Under Test)인 전자 부품을 복수 실장(實裝)한 번인 보드를 번인 챔버 내에 수용하고, 소정의 전압을 인가하여 전기적 스트레스를 주는 것과 함께, 번인 챔버 내의 공기를 가열하여 소정 온도의 열 스트레스를 줌으로써 초기 불량을 현재화시킨다.
이와 같은 번인 장치에서는, 수 시간 내지 수십 시간에 걸친 장시간의 번인 시험이 실시되는 것에서 시험 효율을 향상시키기 위해 복수의 피시험 디바이스를 하나의 번인 보드에 삽입하는 것과 함께, 이 번인 보드를 복수개마다 번인 장치에 수납하여 번인 시험을 실시하는 것이 일반적이다(예를 들면, 일본국 특개평 11-94900호 공보 참조).
번인 보드는 일반적으로 복수의 배선층을 갖는 프린트 배선 기판에 의해 구성되어 있다. 도1은 종래의 프린트 배선 기판의 구성을 설명하기 위해 프린트 배선 기판의 스루홀의 단면을 도시한 도면이다.
이 도1에 도시한 바와 같이, 프린트 배선 기판에는 복수의 배선층이 포함되어 있다. 예를 들면, 도1의 예에서는 배선층으로서 그랜드 배선층(1010, 1010), 신호 배선층(1020), 전원 배선층(1030, 1030)이 포함되어 있다. 실제로는 이보다 많은 배선층이 포함되어 있는데, 도1에서는 그 일부만을 예시하고 있다.
이 도1에 도시한 스루홀(1040)은 도전성의 콘택층(1050)을 통하여 신호 배선층(1020)에 접속되어 있다. 이 때문에, 스루홀(1040)에 삽입된 접속 핀은 콘택층(1050)을 통하여 신호 배선층(1020)에 접속되고, 이 신호 배선층(1020)을 통하여 피시험 디바이스와 신호의 송수신을 실시한다.
그러나, 콘택층(1050)과 그랜드 배선층(1010, 1010) 사이 및 콘택층(1050)과 전원 배선층(1030, 1030) 사이에는 정전 용량이 발생한다. 이 정전 용량이 커지면 신호 배선층(1020)에 있어서 신호 파형의 변화가 완만해져 버리고, 파형의 상승이나 하강에 시간이 걸린다는 문제가 발생한다. 즉, 스루홀(1040)을 통하여 신호 배선층(1020)으로부터 이상적인 파형을 송수신할 수 없게 되어 버린다.
따라서, 본 발명은 상기 과제를 감안하여 이루어진 것으로, 스루홀을 통하여 피시험 디바이스와 이상적인 파형의 신호를 송수신할 수 있는 프린트 배선 기판을 제공하는 것을 목적으로 한다. 또한, 그와 같은 프린트 배선 기판을 번인 보드에 이용한 반도체 시험 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명에 따른 프린트 배선 기판은,
스루홀로부터 제1 거리만큼 이간되어 형성되어 있는 제1 배선층,
상기 스루홀로부터 상기 제1 거리보다 작은 제2 거리만큼 이간되어 형성되어 있는 제2 배선층,
상기 스루홀에 삽입되는 접속 핀과 전기적으로 접속하는 콘택층,
상기 콘택층에 전기적으로 접속되어 있는 제3 배선층,
상기 스루홀로부터 제3 거리만큼 이간되어 형성되어 있는 제4 배선층,
상기 스루홀로부터 상기 제3 거리보다 큰 제4 거리만큼 이간되어 형성되어 있는 제5 배선층
을 구비하는 것을 특징으로 한다.
이 경우, 상기 제3 배선층은 신호를 송수신하기 위한 배선층이어도 된다.
또한, 상기 제2 배선층은 그랜드 배선층이고, 상기 제4 배선층은 전원 배선층이어도 된다.
또한, 상기 제2 거리와 상기 제3 거리가 동등해지고, 또한, 상기 제1 거리와 상기 제4 거리가 동등해지도록 해도 된다.
또한, 상기 제2 배선층은 상기 제3 배선층의 제1 면 측에서 상기 제3 배선층에 가장 근접해 있는, 신호 배선층 이외의 배선층이며,
상기 제4 배선층은 상기 제3 배선층의 상기 제1 면과 반대 측의 제2 면 측에서 상기 제3 배선층에 가장 근접해 있는, 신호 배선 이외의 배선층이 되도록 해도 된다.
이 경우, 상기 제2 배선층과 상기 제4 배선층 사이에서 상기 제3 배선층에 추가하여 제6 배선층을 더 구비하도록 해도 된다.
본 발명에 따른 반도체 시험 장치는,
피시험 디바이스가 부착되는 번인 보드와,
상기 번인 보드를 지지하기 위한 슬롯을 갖는 번인 장치
를 구비하는 반도체 시험 장치로서,
상기 번인 보드를 구성하는 프린트 배선 기판은,
스루홀로부터 제1 거리만큼 이간되어 형성되어 있는 제1 배선층,
상기 스루홀로부터 상기 제1 거리보다 작은 제2 거리만큼 이간되어 형성되어 있는 제2 배선층,
상기 스루홀에 삽입되는 접속 핀과 전기적으로 접속하는 콘택층,
상기 콘택층에 전기적으로 접속되어 있는 제3 배선층,
상기 스루홀로부터 제3 거리만큼 이간되어 형성되어 있는 제4 배선층,
상기 스루홀로부터 상기 제3 거리보다 큰 제4 거리만큼 이간되어 형성되어 있는 제5 배선층
을 구비하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다. 또한, 이하에 설명하는 실시형태는 본 발명의 기술적 범위를 한정하는 것은 아니다.
도2는 본 발명의 일실시형태에 따른 번인 장치의 전체적인 정면도이며, 도3 은 도2에 도시한 번인 장치의 전체적인 측면도이다.
이들 도2 및 도3에 도시한 바와 같이, 본 실시형태에 따른 번인 장치(10)의 내실(內室)인 챔버(20)는 단열벽 등에 의해 구획되어 있으며, 복수의 번인 보드(BIB)가 수납된다. 본 실시형태의 예에서는 번인 보드(BIB) 를 지지하기 위한 슬롯(30)이 16단 2열로 배치되어 있으며, 총 32개의 번인 보드(BIB)를 이 챔버(20) 내에 수납하는 것이 가능하다. 다만, 이 챔버(20) 내에 수납하는 것이 가능한 번인 보드(BIB)의 수(數)나 챔버(20) 내에 있어서 번인 보드(BIB)의 배치는 임의로 변경 가능하다. 또한, 이들 번인 보드(BIB)와 번인 장치(10)에 의해 본 실시형태에 따른 반도체 시험 장치가 구성되어 있다.
또한, 이 번인 장치(10)에는 도어(40)가 설치되어 있으며, 도어(40)를 개방 상태로 함으로써 번인 보드(BIB)를 챔버(20)로부터 출납할 수 있게 되고, 한편, 도어(40)를 폐쇄 상태로 함으로써 챔버(20)가 폐쇄 공간을 구성하게 된다. 이 챔버(20)는, 예를 들면, 단순한 폐쇄 공간을 구성하기만 하는 상자이어도 되고, 내부 공간의 온도를 일정하게 유지하는 기능이 있는 항온조(恒溫槽)이어도 되며, 내부 공간을 제습하는 기능이 있는 상자이어도 된다.
도4는 본 실시형태에 있어서 하나의 번인 보드(BIB)의 구성을 설명하는 사시도이다. 또한, 도5는 도4에 도시한 번인 보드(BIB)의 평면도이고, 도6은 도5의 번인 보드(BIB)의 정면도(도5의 화살표 A방향에서 본 도면)이며, 도7은 도5의 번인 보드(BIB)의 측면도(도5의 화살표 B방향에서 본 도면)이다.
이들 도면에 도시한 같이, 본 실시형태에 있어서, 번인 보드(BIB)는 주로 하 나의 메인 보드(MNB)와, 이 메인 보드에 착탈(着脫) 가능하게 부착된 복수의 서브 보드(SBB)를 구비하여 구성되어 있다. 이들 메인 보드(MNB)와 서브 보드(SBB)는 어느 쪽이나 복수의 배선층을 갖는 프린트 배선 기판에 의해 구성되어 있다.
본 실시형태에서의 예에서는 하나의 메인 보드(MNB) 상에 4행 5열의 배치로 서브 보드(SBB)가 부착되어 있다. 다만, 메인 보드(MNB) 상에 부착하는 서브 보드(SBB)의 수나 메인 보드(MNB) 상에 있어서 서브 보드(SBB)의 배치는 임의로 변경 가능하다.
여기에서 도5에 나타내는 바와 같이, 번인 보드(BIB)가 슬롯(30)에 삽입되는 방향을 삽입방향이라고 정의하고, 반대로, 번인 보드(BIB)가 슬롯(30)으로부터 인출되는 방향을 인출 방향이라고 정의하면, 메인 보드(MNB)의 삽입 방향측에는 신호용 커넥터가 설치되어 있는 서브 보드인 커넥터 서브 보드(CSBB)가 메인 보드(MNB)에 착탈 가능하게 부착되어 있다. 한편, 메인 보드(CSBB)의 인출 방향 단부에는 이 번인 보드(BIB)를 오퍼레이터가 슬롯(30)으로부터 삽입 및 인출할 때에 사용하는 핸들부(50)가 설치되어 있다. 이 때문에, 예를 들면, 오퍼레이터가 슬롯(30)에 삽입되어 있는 번인 보드(BIB)를 인출할 때에는 핸들부(50)를 잡고 인출 방향으로 당김으로써 번인 보드(BIB)를 챔버(20)로부터 빼낼 수 있다.
도8은 하나의 서브 보드(SBB)를 확대하여 도시한 평면도이고, 도9는 도8의 정면도(도8의 화살표 C방향에서 본 도면)이며, 도10은 도8의 측면도(도8의 화살표 D방향에서 본 도면)이다.
이들 도면에서 알 수 있는 바와 같이, 서브 보드(SBB)의 4개의 모서리에는 이 서브 보드(SBB)를 착탈 가능하게 메인 보드(MNB)에 부착하기 위한 부착부(100)가 각각 설치되어 있다.
이 부착부(100)는 볼트(102), 너트(104), 스페이서(106)를 구비하여 구성되어 있다. 서브 보드(SBB)를 메인 보드(MNB)에 부착할 때에는, 우선, 서브 보드 기판(120)에 형성되어 있는 부착 구멍(122)과 메인 보드에 형성되어 있는 부착 구멍(130)을 위치를 맞춘다. 그리고, 스페이서(106)를 서브 보드 기판(120)과 메인 보드(MNB) 사이에 끼우고, 볼트(102)가 부착 구멍(122), 스페이서(106), 부착 구멍(130)을 관통한 상태에서 너트(104)를 조임으로써 서브 보드(SBB)를 메인 보드(MNB)에 부착할 수 있다.
또한, 서브 보드 기판(120)의 중앙 부분에는 소켓(140)이 설치되어 있다. 이 소켓(140)에는 번인 시험의 시험 대상인 피시험 디바이스가 삽입 및 인출이 가능하게 부착된다. 이 소켓(140)은 복수의 비스(150)에 의해 서브 보드 기판(120)의 이면에 부착되어 있다.
이 때문에, 피시험 디바이스의 설계가 변경되거나 다른 피시험 디바이스의 번인 시험을 실시할 수 있도록 하기 위해, 소켓(140)은 임의로 상이한 사양의 것으로 교체하는 것이 가능하다.
한편, 도9 및 도10에 도시한 바와 같이, 서브 보드(SBB)의 서브 보드 기판(120)에는 복수의 숫형의 접속 핀(160)이 설치되어 있으며, 이 숫형의 접속 핀(160)에 대응하는 메인 보드(MNB)의 위치에는 암형의 접속 시스(sheath)(170)가 복수 개 설치되어 있다. 이들 접속 핀(160)과 접속 시스(170)에 의해, 본 실시형태 에 있어서, 서브 보드(SBB)와 메인 보드(MNB) 사이를 전기적으로 접속하는 서브 보드 전기 접속부가 구성되어 있다.
도11은 서브 보드(SBB)의 서브 보드 기판(120)의 평면도이며, 도8에 대응하고 있는 도면이다. 이 도11에 도시한 바와 같이, 프린트 배선 기판으로 구성된 서브 보드 기판(120)에는 복수의 스루홀(200)이 형성되어 있다. 이 스루홀(200)에는 상기 접속 핀(160)이 삽입되고, 메인 보드(MNB)와 서브 보드(SBB) 사이의 전기적 접속이 확보된다.
도12는 서브 보드 기판(120)에 형성되어 있는 스루홀(200) 부분의 단면을 도시한 도면이다. 이 스루홀(200)에는 도전성 재료로 형성된 원통 형상의 콘택층(210)이 형성되어 있다. 따라서, 이 콘택층(210)은 접속 핀(160)과 전기적으로 접속되게 된다.
서브 보드 기판(120) 자체는 소정 두께의 절연성 재료에 의해 형성되어 있으며, 그 두께 방향 내에 복수의 배선층이 포함되어 있다. 구체적으로 본 실시형태에 있어서는, 24개 층의 배선층이 포함되어 있다. 이 도11에 있어서는, 24개 층의 배선층 중 제4 배선층(220(4))으로부터 제13 배선층(220(13))까지의 단면을 예시하고 있다.
도13은 제6 배선층(220(6))의 평면 패턴을 도시한 도면이고, 도14는 제7 배선층(220(7))의 평면 패턴을 도시한 도면이며, 도15는 제8 배선층(220(8))의 평면 패턴을 도시한 도면이고, 도16은 제9 배선층(220(9))의 평면 패턴을 도시한 도면이며, 도17은 제10 배선층(220(10))의 평면 패턴을 도시한 도면이고, 도18은 제11 배 선층(220(11))의 평면 패턴을 도시한 도면이다.
이들 도13 내지 도18로부터 알 수 있는 바와 같이, 본 실시형태에 따른 서브 보드 기판(120)은 복수의 배선층과 절연층을 번갈아 중첩시킨 프린트 배선 기판에 의해 형성되어 있다. 또한, 도12에 도시한 스루홀(200)은 도13 내지 도18에서의 200(X)에 대응하는 위치에 있는 스루홀이다.
도12 및 도13에 도시한 바와 같이, 본 실시형태에 있어서, 제6 배선층(220(6))은 그랜드 배선층이며, 스루홀(200)의 주위를 제외하도록 도전층이 형성되어 있다. 스루홀(200)의 주위에서 도전층이 형성되어 있지 않은 원형 영역의 클리어런스(clearance)(직경)는, 예를 들면, 2.8㎜이다. 이 도전층이 형성되어 있지 않은 원형 영역의 클리어런스를 종래보다 크게 함으로써 스루홀(200)과 제6 배선층(220(6)) 사이에 발생하는 정전 용량이 작아지도록 하고 있다.
도12 및 도14에 도시한 바와 같이, 본 실시형태에 있어서, 제7 배선층(220(7))은 그랜드 배선층이며, 스루홀(200)의 주위를 제외하도록 도전층이 형성되어 있다. 스루홀(200)의 주위에서 도전층이 형성되어 있지 않은 원형 영역의 클리어런스(직경)는, 예를 들면, 2.0㎜이다. 즉, 본 실시형태에 있어서, 이 제7 배선층(220(7))이 스루홀(200)로부터 이간되어 있는 거리는 제6 배선층(220(6))이 스루홀(200)로부터 이간되어 있는 거리보다 작다.
도12 및 도15에 도시한 바와 같이, 본 실시형태에 따른 제8 배선층(220(8))은 신호 배선층이며, 스루홀(200)에 설치되어 있는 콘택층(210)과 전기적으로 접속되어 있다.
도12 및 도16에 도시한 바와 같이, 본 실시형태에 따른 제9 배선층(220(9))도 신호 배선층이다. 다만, 본 실시형태에 있어서, 이 도12의 스루홀(200)과 제9 배선층(220(9))은 전기적으로 접속되어 있지 않고, 별도의 스루홀(200)과 접속되어 있다.
도12 및 도17에 도시한 바와 같이, 본 실시형태에 있어서, 제10 배선층(220(10))은 전원 배선층이며, 스루홀(200)의 주위를 제외하도록 도전층이 형성되어 있다. 스루홀(200)의 주위에서 도전층이 형성되어 있지 않은 원형 영역의 클리어런스(직경)는, 예를 들면, 2.0㎜이다.
도12 및 도18에 도시한 바와 같이, 본 실시형태에 있어서, 제11 배선층(220(11))은 전원 배선층이며, 스루홀(200)의 주위를 제외하도록 도전층이 형성되어 있다. 스루홀(200)의 주위에서 도전층이 형성되어 있지 않은 원형 영역의 클리어런스(직경)는, 예를 들면, 2.8㎜이다. 즉, 본 실시형태에 있어서, 이 제11 배선층(220(11))이 스루홀(200)로부터 이간되어 있는 거리는 제10 배선층(220(10))이 스루홀(200)로부터 이간되어 있는 거리보다 크다. 이와 같이, 종래보다 크게 스루홀(200)로부터 이간함으로써 스루홀(200)과 제11 배선층(220(11)) 사이에 발생하는 정전 용량이 작아지도록 하고 있다.
또한, 도12에 도시한 제4 배선층(220(4)), 제5 배선층(220(5)), 제12 배선층(220(12)) 및 제13 배선층(220(13))에 있어서 스루홀(200)의 주위에서 도전층이 형성되어 있지 않은 원형 영역의 클리어런스(직경)는, 예를 들면, 2.8㎜이다. 즉, 이들 배선층이 스루홀(200)로부터 이간되어 있는 거리는 종래보다 크다.
이상과 같이, 본 실시형태에 따른 서브 보드 기판(120)인 프린트 배선 기판에 따르면, 스루홀(200)과, 이 스루홀(200)과 전기적으로 접속하지 않는 배선층의 클리어런스(직경)를 종래보다 크게 설정했기 때문에, 스루홀(200)과 배선층 사이에 발생하는 정전 용량을 작게 억제할 수 있다. 특히, 하나의 프린트 배선 기판을 보다 다층으로 하면 할수록 스루홀(200)과 배선층 사이의 정전 용량이 증대하는데, 본 실시형태와 같이, 스루홀(200)과 배선층(220) 사이의 거리를 크게 확보함으로써 이 정전용량의 증대를 억지(抑止)할 수 있다.
이 때문에, 신호 배선층인 제8 배선층(220(8)) 및 제9 배선층(220(9))을 통하여 하강 시간 및 상승 시간이 짧은 신호 파형을 송수신할 수 있다. 도19는 본 실시형태에 따른 제8 배선층(220(8)) 및 제9 배선층(220(9))에서 송수신되는 신호 파형을 종래의 신호 파형과 비교하는 그래프이다. 이 도19에서 알 수 있는 바와 같이, 본 실시형태의 신호 파형(실선) 쪽이 종래의 신호 파형(파선)보다 상승 시간도, 하강 시간도 짧아지고, 이상 파형에 보다 가까운 신호의 송수신이 가능하게 된다.
또한, 본 실시형태에 따른 프린트 배선 기판에 의하면, 신호 배선층인 제8 배선층(220(8)) 및 제9 배선층(220(9))의 상면 측에서 이들 제8 배선층(220(8)) 및 제9 배선층(220(9))에 가장 근접해 있는, 신호 배선 이외의 배선층인 제7 배선층(200(7))과, 신호 배선층인 제8 배선층(220(8)) 및 제9 배선층(220(9))의 하면 측에서 이들 제8 배선층(220(8)) 및 제9 배선층(220(9))에 가장 근접해 있는, 신호 배선 이외의 배선층인 제10 배선층(200(10))의 클리어런스를, 다른 배선층과 비교 하여 작게 했기 때문에, 신호 배선의 임피던스 매칭을 취할 수 있어서 신호 배선층에서 송수신되는 신호의 반사를 방지할 수 있다.
또한, 여기에서는 서브 보드(SBB)의 서브 보드 기판(120)의 구성을 설명했는데, 본 실시형태에 따른 메인 보드(MNB)도 서브 보드 기판(120)과 동일한 구성이다. 즉, 메인 보드(MNB)도 서브 보드(SBB)와 동일한 구성인 복수의 배선층을 포함하여 형성되어 있다.
또한, 본 발명은 상기 실시형태에 한정되지 않고, 여러 가지로 변형 가능하다. 예를 들면, 상기 실시형태에서는 그랜드 배선층인 제7 배선층(220(7))과 전원 배선층인 제10 배선층(220(10)) 사이에, 2개의 신호 배선층(220(8), 220(9))을 설치했는데, 이 신호 배선층은 하나이어도 된다.
또한, 상기 실시형태에서는 스루홀(200)로부터 제7 배선층(220(7))이 이간되어 있는 거리와 스루홀(200)로부터 제10 배선층(220(10))이 이간되어 있는 거리를 동등하게 했는데, 이들은 반드시 동등하지 않아도 된다. 마찬가지로, 상기 실시형태에서는 스루홀(200)로부터 제6 배선층(220(6))이 이간되어 있는 거리와 스루홀(200)로부터 제11 배선층(220(11))이 이간되어 있는 거리를 동등하게 했는데, 이들은 반드시 동등하지 않아도 된다. 즉, 본 발명에 있어서는, 제6 배선층(220(6))이 제7 배선층(220(7))보다 스루홀(200)로부터 더 이간되어 있으면 되고, 제11 배선층(220(11))이 제10 배선층(220(10))보다 스루홀(200)로부터 더 이간되어 있으면 된다.
이상에서 살펴본 바와 같이, 본 발명에 따르면, 스루홀을 통하여 피시험 디바이스와 이상적인 파형의 신호를 송수신할 수 있는 프린트 배선 기판이 제공된다.

Claims (12)

  1. 스루홀(thru-hole)로부터 제1 거리만큼 이간되어 형성되어 있는 제1 배선층;
    상기 스루홀로부터 상기 제1 거리보다 작은 제2 거리만큼 이간되어 형성되어 있는 제2 배선층;
    상기 스루홀에 삽입되는 접속 핀과 전기적으로 접속하는 콘택층;
    상기 콘택층에 전기적으로 접속되어 있는 제3 배선층;
    상기 스루홀로부터 제3 거리만큼 이간되어 형성되어 있는 제4 배선층; 및
    상기 스루홀로부터 상기 제3 거리보다 큰 제4 거리만큼 이간되어 형성되어 있는 제5 배선층
    을 구비하는 프린트 배선 기판.
  2. 제1항에 있어서,
    상기 제3 배선층은 신호를 송수신하기 위한 배선층인
    프린트 배선 기판.
  3. 제2항에 있어서,
    상기 제2 배선층은 그랜드 배선층이고, 상기 제4 배선층은 전원 배선층인
    프린트 배선 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 거리와 상기 제3 거리는 동등하고, 또한, 상기 제1 거리와 상기 제4 거리는 동등한
    프린트 배선 기판.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 배선층은 상기 제3 배선층의 제1 면 측에서 상기 제3 배선층에 가장 근접해 있는, 신호 배선층 이외의 배선층이며,
    상기 제4 배선층은 상기 제3 배선층의 상기 제1 면과 반대 측의 제2 면 측에서 상기 제3 배선층에 가장 근접해 있는, 신호 배선 이외의 배선층인
    프린트 배선 기판.
  6. 제5항에 있어서,
    상기 제2 배선층과 상기 제4 배선층 사이에서 상기 제3 배선층에 추가하여 제6 배선층
    을 더 구비하는 프린트 배선 기판.
  7. 피시험 디바이스가 부착되는 번인(Burn-In) 보드; 및
    상기 번인 보드를 지지하기 위한 슬롯을 갖는 번인 장치
    를 구비하고,
    여기서,
    상기 번인 보드를 구성하는 프린트 배선 기판은,
    스루홀로부터 제1 거리만큼 이간되어 형성되어 있는 제1 배선층;
    상기 스루홀로부터 상기 제1 거리보다 작은 제2 거리만큼 이간되어 형성되어 있는 제2 배선층;
    상기 스루홀에 삽입되는 접속 핀과 전기적으로 접속하는 콘택층;
    상기 콘택층에 전기적으로 접속되어 있는 제3 배선층;
    상기 스루홀로부터 제3 거리만큼 이간되어 형성되어 있는 제4 배선층; 및
    상기 스루홀로부터 상기 제3 거리보다 큰 제4 거리만큼 이간되어 형성되어 있는 제5 배선층을 구비하는
    반도체 시험 장치.
  8. 제7항에 있어서,
    상기 제3 배선층은 신호를 송수신하기 위한 배선층인
    반도체 시험 장치.
  9. 제8항에 있어서,
    상기 제2 배선층은 그랜드 배선층이며, 상기 제4 배선층은 전원 배선층인
    반도체 시험 장치.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2 거리와 상기 제3 거리는 동등하고, 또한, 상기 제1 거리와 상기 제4 거리는 동등한
    반도체 시험 장치.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2 배선층은 상기 제3 배선층의 제1 면 측에서 상기 제3 배선층에 가장 근접해 있는, 신호 배선층 이외의 배선층이며,
    상기 제4 배선층은 상기 제3 배선층의 상기 제1 면과 반대 측의 제2 면 측에서 상기 제3 배선층에 가장 근접해 있는, 신호 배선 이외의 배선층인
    반도체 시험 장치.
  12. 제11항에 있어서,
    상기 제2 배선층과 상기 제4 배선층 사이에서 상기 제3 배선층에 추가하여 제6 배선층을 더 구비하는
    반도체 시험 장치.
KR1020060049047A 2005-06-01 2006-05-30 프린트 배선 기판 및 반도체 시험 장치 KR20060125563A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005161783A JP2006337159A (ja) 2005-06-01 2005-06-01 プリント配線基板、及び、半導体試験装置
JPJP-P-2005-00161783 2005-06-01

Publications (1)

Publication Number Publication Date
KR20060125563A true KR20060125563A (ko) 2006-12-06

Family

ID=37484840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049047A KR20060125563A (ko) 2005-06-01 2006-05-30 프린트 배선 기판 및 반도체 시험 장치

Country Status (4)

Country Link
JP (1) JP2006337159A (ko)
KR (1) KR20060125563A (ko)
CN (1) CN1874647B (ko)
TW (1) TW200704329A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394246B1 (ko) 2012-08-20 2014-05-16 (주) 예스티 수직 구조의 번인보드 랙
JP6873217B1 (ja) * 2019-12-05 2021-05-19 三菱電機株式会社 電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319282U (ko) * 1986-07-21 1988-02-08
JPH0720943Y2 (ja) * 1989-05-18 1995-05-15 株式会社東芝 多層プリント配線板
JPH0463086U (ko) * 1990-10-05 1992-05-29
JPH0968557A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP3539331B2 (ja) * 2000-02-28 2004-07-07 日本電気株式会社 多層プリント配線板

Also Published As

Publication number Publication date
CN1874647A (zh) 2006-12-06
TW200704329A (en) 2007-01-16
JP2006337159A (ja) 2006-12-14
CN1874647B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
US7604502B2 (en) Electrical connector having improved shielding means
US7364461B1 (en) Direct attachment of coaxial cables
KR20040065274A (ko) 테스트 헤드용 가요성 인터페이스
JP2006344595A (ja) 回路基板用の同軸コネクタ
JP2000171514A (ja) 検査治具
CN108432355A (zh) 凹穴式电路板
KR102464321B1 (ko) 카메라 모듈
CN110133473B (zh) 具有灵活且稳健的形状因子的半导体测试系统
TWI383161B (zh) Electrical connection construction, terminal fittings, sockets, and electronic component test devices
EP1221829A2 (en) Segmented replaceable backplane system for electronic apparatus
US5429510A (en) High-density interconnect technique
US7271581B2 (en) Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
US7128616B1 (en) High speed data transmission cable connector system
US7695309B2 (en) Sensor strip for a connectivity management system
US7724106B2 (en) Coaxial connecting part
US6863562B1 (en) Pin mounted circuit board retainer
KR20060125563A (ko) 프린트 배선 기판 및 반도체 시험 장치
US20080238584A1 (en) Reducing crosstalk in electronic devices having microstrip lines
US11018464B2 (en) Pin bridge connector for modular building block system for RF and microwave design
US6650134B1 (en) Adapter assembly for connecting test equipment to a wireless test fixture
US5406199A (en) Test fixture carrying a channel card for logic level translation
US6160394A (en) Burn-in board
US9263832B2 (en) Male connector and electronic device with electrostatic discharge function
KR101754991B1 (ko) 프로브 카드
KR100905030B1 (ko) 범용 접지 접속판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application