JP2004241680A - 多層プリント基板 - Google Patents

多層プリント基板 Download PDF

Info

Publication number
JP2004241680A
JP2004241680A JP2003030488A JP2003030488A JP2004241680A JP 2004241680 A JP2004241680 A JP 2004241680A JP 2003030488 A JP2003030488 A JP 2003030488A JP 2003030488 A JP2003030488 A JP 2003030488A JP 2004241680 A JP2004241680 A JP 2004241680A
Authority
JP
Japan
Prior art keywords
land
signal
hole
ground
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003030488A
Other languages
English (en)
Inventor
Yasuhiro Shiraki
康博 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003030488A priority Critical patent/JP2004241680A/ja
Priority to US10/663,723 priority patent/US6969808B2/en
Publication of JP2004241680A publication Critical patent/JP2004241680A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】信号周波数が高い場合でもインピーダンスマッチングを向上させることができる多層プリント基板を提供する。
【解決手段】信号線11が配設された複数の信号層1と、異なる信号層1の信号線11を相互に接続するスルーホール21と、当該多層プリント基板の複数のグランド層間または複数の配線層間を電気的に接続するグランドスルーホール41とを備えた多層プリント基板において、信号層1には、スルーホール31と信号線11とを接続するランド31を設けている。ランド31の外周は、ランド31の中心からの距離が最大の最大径部分32と、最大径部分32よりランド31の中心からの距離が小さい小径部分とを有し、ランド外周の、ランド31の中心から最も近いグランドスルーホール41に対向する部分を、小径部分33で構成している。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、複数層を有する多層プリント基板に関する。より特定的には、信号線が配設された複数の信号層と、異なる信号層の信号線を相互に電気的に接続するスルーホールと、複数のグランド層間または複数の電源層間を相互に電気的に接続するグランドスルーホールと、を備えた多層プリント基板に関する。
【0002】
【従来の技術】
通信機器等に用いられるプリント基板では、高密度実装と信号の高速化が望まれている。これに対応して、高密度実装を達成するためにプリント基板を多層化し、各層の信号線をスルーホールで接続することが一般的に行なわれている。このスルーホールを形成するには、まず信号線に連続して設けたランドと呼ばれる面積を拡大した電極を貫通するように、ドリルなどで貫通孔を形成する。この貫通孔の内部に導電材のめっきを行なったり、導電材を充填することで異なる信号層のランドを相互に接続し、信号配線相互を電気的に接続する。このランドは、貫通孔を形成する時の位置精度を考慮して、貫通孔の位置に誤差が生じた場合でも導通を確保して、歩留まりを向上させるために設けるものである。
【0003】
このような多層に構成したプリント基板においては、信号が高速になると、スルーホールと信号線のインピーダンスマッチングが悪化し、信号波形に歪が生じるなど、信号に劣化が発生するという問題がある。
【0004】
このインピーダンスマッチングを改善するものとしては、たとえば次のものがある。特許文献1記載の多層プリント基板では、信号線であるマイクロストリップ線路に接続されたスルーホール近傍にグランドスルーホールを設け、このグランドスルーホールの直径やマイクロストリップ線路に接続されたスルーホールとの距離を調節することにより、インピーダンスマッチングを改善している。また、特許文献2記載の多層プリント基板では、信号線より幅が広がったパッド部におけるインピーダンスの不整合を回避するため、パッド部の直下のグランド/電源層に繰り抜き部を設けて、容量カップリングを低減している。特許文献3記載の多層プリント基板は、信号線に接続されたスルーホール近傍に設けたグランドスルーホールの個数を増減させてインピーダンスマッチングを改善している。
【0005】
【特許文献1】
特開平11−54869号公報
【0006】
【特許文献2】
特開2002−111230号公報
【0007】
【特許文献3】
特開2000−216510号公報
【0008】
【発明が解決しようとする課題】
信号の高速化にともない、信号の周波数が高くなっている。このような高周波の信号に対応できるようにインピーダンスマッチングの改善を図るためには、上記の特許文献1や特許文献3に記載の多層プリント基板では、グランドスルーホールの個数を増やしたり、信号線に接続されたスルーホールとの距離を縮めなければならない。しかし、製造上の限界があり、ある程度以上は困難である。
【0009】
また、特許文献2に記載の多層プリント基板のようにパッドの直下のグランド/電源層を繰り抜くと、グランド/電源層の直下の信号線のインピーダンスマッチングが悪化する恐れがある。
【0010】
したがって、この発明は、上記課題を解決するためになされたものであり、信号周波数が高い場合でもインピーダンスマッチングを向上させることができる多層プリント基板を提供することを目的とする。
【0011】
【課題を解決するための手段】
この発明に基づいた多層プリント基板に従えば、信号線が配設された複数の信号層と、上記異なる信号層の信号線を相互に電気的に接続するスルーホールと、複数のグランド層間または複数の電源層間を相互に電気的に接続するグランドスルーホールと、を備えた多層プリント基板であって、上記信号層には、上記スルーホールと上記信号線とを接続するランドが設けられ、上記ランドの外周は、ランドの中心からの距離が最大の最大径部分と、上記最大径部分よりランドの中心からの距離が小さい小径部分とを有し、上記ランド外周の、上記ランドの中心から最も近いグランドスルーホールに対向する部分を、上記小径部分で構成している。
【0012】
【発明の実施の形態】
以下、本発明に基づく実施の形態における多層プリント基板について説明する。
【0013】
(実施の形態1)
本実施の形態における多層プリント基板について、図1から図7を参照して説明する。なお、図1は本実施の形態における多層プリント基板の信号層のスルーホール周辺部の構造を示す平面図であり、図2は、図1におけるII−II矢視断面の構造を示す縦断面図であり、図3は、図1におけるIII−III矢視断面の構造を示す縦断面図であり、図4は信号層およびその下層の一部の構造を示す斜視図であり、図5はランドとスルーホールの位置関係を示す斜視図であり、図6(a)は、反射する信号の特性を示すグラフであり、図6(b)は、伝送する信号の特性を示すグラフであり、図7は信号層のスルーホール周辺の構造を示す拡大図である。
【0014】
(多層プリント基板の構造)
図2に示すように、本実施の形態の多層プリント基板は、7層で構成され、第1層、第3層、第5層、および第7層がグランド層、第4層が電源層であり、第2層および第6層が信号層である。
【0015】
図1に示すように、信号層1には、信号線11が設けられている。信号線11とスルーホール21とを電気的に接続する箇所には、ランド31が形成されており、図5に示すように、スルーホール21がその略中心を貫通している。
【0016】
このスルーホール21を形成するには、まず異なる信号層のランド31,31を貫通するように、ドリルなどで貫通孔を形成する。次に、この貫通孔の内部に導電材のめっきを行なったり、導電材を充填したりする。図5に示すように、これにより異なる信号層の、互いに重なる位置にあるランド31,31が、相互に電気的に接続される。このようにすることで、信号線11,11相互を電気的に接続するスルーホール21を構成することができる。このランド31は、貫通孔を形成する時の位置精度を考慮して、貫通孔を形成する位置に誤差が生じた場合でも導通を確保するために設けるものである。なお、本明細書において、スルーホールには、貫通孔のみならず、貫通孔の内部に設けられた導電材も含むものとする。
【0017】
図2に示すように、グランド層にはそれぞれグランド配線26が、電源層には電源配線27が設けられている。グランド配線26および電源配線27は、スルーホール21の周辺を除きグランド層および電源層の略全面に広がるように面状に配設されている。グランド層のグランド配線間には、適宜箇所においてグランドスルーホール41が設けられ、グランド配線26,26の間を相互に電気的に接続している。このグランドスルーホール41は、多層プリント基板全体に一定間隔で配置されている。図1ではその一部のみを図示しており、信号線11の両側に複数のグランドスルーホール41が配設されている。グランドスルーホール41は、多層プリント基板の大きさに依存する電気的共振により発生した信号や、スルーホール21で反射した信号を信号源に帰還させるために設けている。
【0018】
図3および図4に示すように第2層の信号線11aと第6層の信号線11bとは、スルーホール21で接続されている。第2層の信号線11aにより伝送される信号は、スルーホール21を経由して、第6層の信号線11bに導かれる。このとき同時に信号線11aにより伝送される信号が、スルーホール21で反射するが、この反射した信号は、主にスルーホール21からグランドスルーホール41に容量カップリングで伝送され、さらにその信号がグランドスルーホール41を介して伝送されて、図示しない信号源に帰還する。
【0019】
このように、スルーホール21を介して、他層に信号を伝送する場合には、スルーホール21およびそれに接続するランド31の電気的特性が重要である。その中で、スルーホール21自体のインダクタンスの低減、スルーホール21のランド31と、グランドスルーホール41との間のキャパシタンスの低減が特に重要である。また、上記のようにインダクタンスとキャパシタンスを有することにより、信号周波数がある特定の共振周波数のときに、伝送する信号が極小値となり、一方反射する信号が極大値となり、信号が特に伝送しにくくなる。
【0020】
図6は、そのような状態を説明するものであり、図6(a)は、反射する信号の特性を示すグラフであり、縦軸はS11特性(反射する信号振幅/入力する信号振幅)、横軸は周波数である。図6(b)は、伝送する信号の特性を示すグラフであり、縦軸はS21特性(伝送する信号振幅/入力する信号振幅)を示す。
一般的に図6に示すような共振周波数は、インダクタンスとキャパシタンスが大きいほど低くなるので、より高い周波数の信号に対応するには、インダクタンスとキャパシタンスを小さくして、その共振周波数をさらに高くする必要がある。
【0021】
そこで、本実施の形態では、図1に示すように、スルーホール21のランド31の外周の、最も近接するグランドスルーホール41に対向する部分をカットするようにした。図7に示すように、スルーホール21のランド31の外周が、ランド31の中心Cからの距離が最大(Lmax)の最大径部分32と、最大径部分32よりランド31の中心Cからの距離が小さい小径部分33とを有するように構成し、ランド31の外周の、ランド31の中心Cから最も近いグランドスルーホール41に対向する部分を、小径部分33で構成した。本明細書中ランドの中心Cとは、それに接続される信号線11の中心線上でかつ、それらの線が延びる方向の中央部を言うものとする。
【0022】
従来のスルーホール21のランド31は、図5に示すような円形形状であるが、図7に示すように、ランド31の中心から最も近いグランドスルーホール41対向する部分を含む周辺部(斜線S3で示す)を直線的にカットしたような形状に構成し、この円弧を延長した線(点線で示す)より、小径部分33が内側に後退するように構成している。図7のランド31の外周の直線部分が、小径部分33で、その外側の斜線S3で示した部分が、従来のランドより後退した部分である。
【0023】
また、本実施の形態では、ランド31の図6における上下方向、すなわちランド31の中心Cを基準点として、信号線11の方向に対して直角方向にグランドスルーホール41が位置している。さらに、本実施の形態では、ランド31の小径部分33が、ランド31の最小径部分34を含むように構成されている。
【0024】
(作用・効果)
信号線11により伝送されスルーホール21で反射した信号は、図4に破線の矢印で示すように、スルーホール21から最も近いグランドスルーホール41に、そのスルーホール21に電気的に接続したランド31を介して伝送される。その伝送は、そのランド31のグランドスルーホール41に対向する部分と、グランドスルーホールのキャパシタンスによる容量カップリングにより行なわれる。
本実施の形態のように、ランド31の中心Cから最も近いグランドスルーホール41に対向する部分をカットして小径部分33で構成することにより、スルーホール21のランド31とグランドスルーホール41との間隔を広くすることができるので、キャパシンタンスを低減できる。その結果、共振周波数をより高くすることができるので、インピーダンスマッチングを改善して、より高い周波数の信号に対応することができるようになる。
【0025】
また、本実施の形態では、スルーホール21のランド31の図7における上下方向、すなわちランド31の中心Cを基準点として、信号線11の方向に対して直角方向にグランドスルーホール41が位置することにより、ランド31のカットする箇所が信号線11とランド31との接続箇所から90°ずれている。これにより、スルーホール21の形成位置が多少ずれても導通を確保するというランド31の本来の機能を損ないにくい。さらに、本実施の形態では、スルーホール21のランド31の小径部分33の最小径部分34とグランドスルーホール41に対向する部分とが一致しており、さらに効果的にインピーダンスマッチングを改善することができる。
【0026】
本実施の形態では、スルーホール21のランド31の小径部分33が最小径部分34を含むように構成したが、信号周波数がそれほど高くなければ、必ずしもそのようにしなくてもよい。また、本実施の形態では、ランド31の中心Cから最も近いグランドスルーホール41に対向する部分のみではなく、その周辺部も小径部分33で構成したが、上記グランドスルーホール41に対向する部分のみ(グランドスルーホール41の直径に対応する部分のみ)を小径部分33で構成するようにしてもよい。
【0027】
本実施の形態では、電源層が一層のみであるので、電源層間を接続するグランドスルーホールは存在しない。しかし、複数の電源層を設けた場合には、これらの間をグランドスルーホールで接続することができる。その場合には、ランド31の、電源層間を接続するグランドスルーホールに対向する部分を後退させるようにする。
【0028】
本明細書において、スルーホールには、ビアホールなど異なる層間を電気的に接続する構造を全て含む。
【0029】
(実施の形態2)
次に異なる実施の形態について、上記実施の形態と異なる点のみを説明する。
ここで、図8は本実施の形態における多層プリント基板の信号層の一部の構造を示す平面図であり、図9は、図8におけるIX−IX断面の構造を示す説明図である。
【0030】
図9に示すように本実施の形態の多層プリント基板は、16層で構成されており、複数の信号層を有している。また、図8に示すように、スルーホール21は、グランドスルーホール41のちょうど中間部に位置している。言いかえると、4つのグランドスルーホール41から等距離にスルーホール21の中心が位置している。この場合には、4つのグランドスルーホール41から等距離であるので、ランド31の対向する4箇所を後退させ小径部分33を4箇所形成するようにしている。この場合もキャパシタンスが小さくなり、伝送する信号が極小値、反射する信号が極大値となる共振周波数を高くすることができるので、より高速な伝送が可能となる。また、この実施の形態のように、層の数が多くなると、本発明の効果はより顕著となる。
【0031】
この効果を、本実施の形態の多層プリント基板について電磁界解析であるFDTD法(Finite Difference Time Domain Method)を用いて検証した。その結果、ランド31をカットせず円形のランドを構成した場合には、共振周波数が4.99GHzであったが、本実施の形態のように、スルーホール21のランド31の一部をカットすることにより5.94GHzとなり、より高い周波数の信号にも対応できるようになった。
【0032】
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【図面の簡単な説明】
【図1】この発明に基づいた実施の形態1における多層プリント基板の信号層のスルーホール周辺の構造を示す平面図である。
【図2】この発明に基づいた実施の形態1における多層プリント基板の図1におけるII−II矢視断面の構造を示す縦断面図である。
【図3】この発明に基づいた実施の形態1における多層プリント基板の図1におけるIII−III矢視断面の構造を示す縦断面図である。
【図4】この発明に基づいた実施の形態1における多層プリント基板の信号層およびその下層の一部構造を示す斜視図である。
【図5】この発明に基づいた実施の形態1における多層プリント基板の信号層の一部構造を示す斜視図である。
【図6】(a)は、多層プリント基板において、反射する信号の特性を示すグラフであり、(b)は、伝送する信号の特性を示すグラフである。
【図7】この発明に基づいた実施の形態1における多層プリント基板の信号層のスルーホール周辺の構造を示す拡大図である。
【図8】この発明に基づいた実施の形態2における多層プリント基板の信号層の一部の構造を示す平面図である。
【図9】この発明に基づいた実施の形態2における多層プリント基板の、図8におけるIX−IX矢視断面の構造を示す説明図である。
【符号の説明】
1 信号層、11 信号線、21 スルーホール、31 ランド、32 最大径部分、33 小径部分、34 最小径部分、41 グランドスルーホール。

Claims (4)

  1. 信号線が配設された複数の信号層と、前記異なる信号層の信号線を相互に電気的に接続するスルーホールと、当該多層プリント基板の複数のグランド層間または複数の電源層間を相互に電気的に接続するグランドスルーホールと、を備えた多層プリント基板であって、
    前記信号層には、前記スルーホールと前記信号線とを接続するランドが設けられ、前記ランドの外周は、ランドの中心からの距離が最大の最大径部分と、前記最大径部分よりランドの中心からの距離が小さい小径部分とを有し、
    前記ランド外周の、前記ランドの中心から最も近いグランドスルーホールに対向する部分を、前記小径部分で構成した、多層プリント基板。
  2. 前記ランドの最大径部分が略円弧状であり、前記小径部分は、最大径部分の外形線を円弧状に延長した線より内側に位置するように構成した、請求項1に記載の多層プリント基板。
  3. 前記ランドに最も近いグランドスルーホールまたはスルーホールは、前記ランドの中心を基準点として、前記信号線の延びる方向に対して略直角方向に位置し、前記小径部分の最小径部分は、前記略直角方向に位置する、請求項1または2のいずれかに記載の多層プリント基板。
  4. 前記信号線の両側には、グランドスルーホールが複数個配列されている、請求項1〜3のいずれかに記載の多層プリント基板。
JP2003030488A 2003-02-07 2003-02-07 多層プリント基板 Withdrawn JP2004241680A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003030488A JP2004241680A (ja) 2003-02-07 2003-02-07 多層プリント基板
US10/663,723 US6969808B2 (en) 2003-02-07 2003-09-17 Multi-layer printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003030488A JP2004241680A (ja) 2003-02-07 2003-02-07 多層プリント基板

Publications (1)

Publication Number Publication Date
JP2004241680A true JP2004241680A (ja) 2004-08-26

Family

ID=32957366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003030488A Withdrawn JP2004241680A (ja) 2003-02-07 2003-02-07 多層プリント基板

Country Status (2)

Country Link
US (1) US6969808B2 (ja)
JP (1) JP2004241680A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2016082381A1 (zh) * 2014-11-26 2016-06-02 田艺儿 一种减小过孔串扰的pcb板结构
JP2016158112A (ja) * 2015-02-24 2016-09-01 古河電気工業株式会社 無線装置
JP2021150432A (ja) * 2020-03-18 2021-09-27 沖電気工業株式会社 通信装置、及び多層基板
WO2023045276A1 (zh) * 2021-09-23 2023-03-30 中兴通讯股份有限公司 印制电路板及信号传输系统
JP7556201B2 (ja) 2020-03-18 2024-09-26 沖電気工業株式会社 通信装置、及び多層基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583513B2 (en) * 2003-09-23 2009-09-01 Intel Corporation Apparatus for providing an integrated printed circuit board registration coupon
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
TWI247565B (en) * 2004-02-17 2006-01-11 Via Tech Inc Pad structure for improving stray capacitance
US7154047B2 (en) * 2004-02-27 2006-12-26 Texas Instruments Incorporated Via structure of packages for high frequency semiconductor devices
US7237218B2 (en) * 2004-08-26 2007-06-26 Lsi Corporation Optimizing dynamic power characteristics of an integrated circuit chip
CN100502614C (zh) * 2004-10-09 2009-06-17 鸿富锦精密工业(深圳)有限公司 适用于高速信号的印刷电路板结构
CN100518435C (zh) * 2005-04-23 2009-07-22 鸿富锦精密工业(深圳)有限公司 具有改良焊盘的印刷电路板
TWI300264B (en) * 2006-03-27 2008-08-21 Advanced Semiconductor Eng Signal transmission structure, package structure and bonding method thereof
KR100762395B1 (ko) * 2006-04-10 2007-10-02 엘지전자 주식회사 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법
US20070278001A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a high frequency coaxial through hole via in multilayer printed circuit boards
US8089005B2 (en) * 2008-03-17 2012-01-03 Liquid Design Systems Inc. Wiring structure of a substrate
JP4489133B2 (ja) * 2008-09-10 2010-06-23 株式会社東芝 プリント配線板、電子機器
US9825194B2 (en) * 2012-05-29 2017-11-21 Essence Solar Solutions Ltd. Self aligning soldering
JP2019040924A (ja) * 2017-08-22 2019-03-14 新光電気工業株式会社 配線基板及びその製造方法と電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668596B2 (ja) 1997-08-07 2005-07-06 株式会社日立製作所 実装基板とそれを用いた電子装置
JP2000216510A (ja) 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP3583706B2 (ja) * 2000-09-28 2004-11-04 株式会社東芝 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
US6828513B2 (en) * 2002-04-30 2004-12-07 Texas Instruments Incorporated Electrical connector pad assembly for printed circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2016082381A1 (zh) * 2014-11-26 2016-06-02 田艺儿 一种减小过孔串扰的pcb板结构
JP2016158112A (ja) * 2015-02-24 2016-09-01 古河電気工業株式会社 無線装置
JP2021150432A (ja) * 2020-03-18 2021-09-27 沖電気工業株式会社 通信装置、及び多層基板
JP7556201B2 (ja) 2020-03-18 2024-09-26 沖電気工業株式会社 通信装置、及び多層基板
WO2023045276A1 (zh) * 2021-09-23 2023-03-30 中兴通讯股份有限公司 印制电路板及信号传输系统

Also Published As

Publication number Publication date
US20050173150A1 (en) 2005-08-11
US6969808B2 (en) 2005-11-29

Similar Documents

Publication Publication Date Title
JP2004241680A (ja) 多層プリント基板
US8309863B2 (en) Printed wiring board
EP2489248B1 (en) Printed circuit board
KR100651414B1 (ko) 동축 비아홀을 구비한 인쇄회로기판
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
KR100651559B1 (ko) 잡음 특성이 개선된 고주파 신호 전송 선로
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8604357B2 (en) Wiring board having via and method forming a via in a wiring board
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
CN107969065B (zh) 一种印刷电路板
US20060237228A1 (en) Printed circuit board having reduced parasitic capacitance pad
US20080236881A1 (en) Multilayer printed wiring board and method for manufacturing the same
JP2007035710A (ja) 多層プリント配線板
JP2004146810A (ja) プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器
EP1951009B1 (en) Printed circuit board
JP3539331B2 (ja) 多層プリント配線板
JP3654095B2 (ja) 高周波プリント配線板及びその製造方法
JP2015035468A (ja) プリント回路基板
JP6238605B2 (ja) プリント回路板及び電子機器
JP6996948B2 (ja) 高周波伝送線路
US9084351B2 (en) Structure and circuit board having repeatedly arranged connection members
JP4867359B2 (ja) 伝送線路層間接続構造
JP2007305756A (ja) 回路基板
US20100000778A1 (en) Printed circuit board
JP4026052B2 (ja) 半導体装置及び半導体装置の設計方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509