JP3668596B2

JP3668596B2 - 実装基板とそれを用いた電子装置

Info

Publication number: JP3668596B2
Application number: JP21346497A
Authority: JP
Inventors: 徳男中條; 林　　良彦; 卓須賀; 裕美村上; 正剛尾林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 2005-07-06
Anticipated expiration: 2017-08-07
Also published as: JPH1154869A

Description

【０００１】
【発明の属する技術分野】
本発明は、高速信号伝送に適した実装基板とそれを用いた電子装置に関する。
【０００２】
【従来の技術】
近年では、伝送コストの低廉化などの点から、伝送路での伝送情報の高密度化が図られ、これとともに、伝送速度の高速化が進められてきている。また、パソコンなどにおいても、多機能化が進むにつれて、処理を高速化することが必要となり、このため、ＩＣ間の伝送速度を高めることが必要となってきている。
【０００３】
図７は、例えば、光伝送での中継装置や光送信装置，光受信装置などに用いられる実装基板の一従来例を示す要部斜視図であって、１は基板、２はマルチプレクサ/デマルチプレクサ、３は光モジュール、４は同軸線、５はマイクロストリップ線路、６ａ，６ｂは同軸コネクタ、７は光ファイバである。
【０００４】
この実装基板は、複数の電気信号を時分割多重化して光伝送する光伝送装置に用いるものである。
【０００５】
同図において、基板１上には、マルチプレクサ/デマルチプレクサ２と光モジュール３とが搭載され、これら間が同軸線４によって接続されているが、マルチプレクサ/デマルチプレクサ２の入出力線としてのマイクロストリップ線路５が同軸線４と同軸コネクタ６ａによって接続され、また、同軸線４と光モジュール３とが同軸コネクタ６ｂによって接続されている。
【０００６】
夫々が、例えば、１５０Ｍｂ/secの速度の複数の電気信号がマルチプレクサ/デマルチプレクサ２で時分割多重されて１つの、例えば、２.５Ｇｂ/secの電気信号となり、マイクロストリップ線路５及び同軸線４を伝送されて光モジュール３に供給され、そこで光信号に変換されて光ファイバ７により伝送される。
【０００７】
また、光ファイバ７で伝送されてきた光信号は、光モジュール３で２.５Ｇ/secの時分割多重の電気信号に変換され、同軸線４及びマイクロストリップ線路５を伝送されてマルチプレクサ/デマルチプレクサ２に供給され、この電気信号が複数の１５０Ｍｂ/sec の電気信号に分配される。
【０００８】
しかし、このようにマルチプレクサ／デマルチプレクサ２と光モジュール３との間を同軸線４を用いて接続すると、高価な同軸コネクタ６を必要とする。これを避けるために、従来、これら間をマイクロストリップ線路で接続する方法がある。
【０００９】
図８はかかる方法を用いた実装基板を示す要部斜視図であって、１ａは表面、１ｂは裏面、３ａは端子ピン、３ｂは非絶縁面、８はマイクロストリップ線路、９はスルーホール、１０はマイクロストリップ線路、１１は配線禁止領域であり、図７に対応する部分には同一符号を付けて重複する説明を省略する。
【００１０】
同図において、基板１の一方の面、即ち、表面１ａには、マルチプレクサ/デマルチプレクサ２と光モジュール３とが載置されているのであるが、この表面１ａでの配線禁止領域１１がこの光モジュール３が載置される領域である。この基板１の配線禁止領域１１には、光モジュール３の非絶縁面３ｂに設けられた複数の取付ピン（そのうちの１つが、信号の入出力も兼ねた端子ピン３ａである）夫々が嵌合するスルーホールが設けられている（ここで、スルーホールには、その壁面にメッキ層が設けられ、これを信号線路またはグランドや電源に接続しているが、以下では、単にスルーホールと表現することにする）。そして、この配線禁止領域１１外には、このスルーホール９ａと基板１の裏面１ｂ側でマイクロストリップ線路１０と接続されるスルーホール９ｂが設けられている。基板１の表面１ａでは、このスルーホール９ｂがマイクロストリップ線路８を介してマルチプレクサ/デマルチプレクサ２に接続されている。
【００１１】
光モジュール３は、その非絶縁面３ｂに設けられている取付ピンを基板１上の配線禁止領域１１の対応するスルーホールに嵌め込むことにより、基板１の配線禁止領域１１に取り付けられる。これにより、光モジュール３は、端子ピン３ａ，スルーホール９ａ，マイクロストリップ線路１０，スルーホール９ｂ及びマイクロストリップ線路８を介して、マルチプレクサ/デマルチプレクサ２と接続されることになる。
【００１２】
このように、スルーホールを利用することにより、高価な同軸コネクタを用いることなしに、光モジュール３，マルチプレクサ／デマルチプレクサ２間を接続することができることになる。
【００１３】
図９は、例えば、パソコンなどに用いられる実装基板の一例を示す要部斜視図であって、１２ａ，１２ｂはＩＣ、１３ａ，１３ｂはマイクロストリップ線路、１４ａ，１４ｂはスルーホールである。
【００１４】
同図において、この従来例は、基板１上に設けられた２つのＩＣ１２ａ，１２ｂ間で、高速信号を伝送するための２つのマイクロストリップ線路１３ａ，１３ｂが交差するものとしており、このような場合、その交差部分で、一方のマイクロストリップ線路１３ｂを、スルーホール１４ａ，１４ｂを用いることにより、基板１の裏面側に設けるようにしている。
【００１５】
このように、スルーホールを用いることにより、高速信号の伝送線としてマイクロストリップ線路を用いても、基板上の配線禁止領域を避けて配線することや他の線路と立体交差して配線することが容易となり、高価な同軸コネクタを必要としない。
【００１６】
【発明が解決しようとする課題】
ところで、このように、マイクロストリップ線路をスルーホールと接続すると、その接続点で電気信号の反射が発生し、その反射信号によって電気信号に波形歪みが生ずるという問題がある。勿論、かかる信号線路では、特性インピーダンスを５０Ωに設定してインピーダンスマッチングを図っているが、それでも、スルーホールとマイクロストリップ線路との接続点で生ずる反射をなくすことは非常に難しく、これによる波形歪みを避けることができなかった。以下、この点について説明する。
【００１７】
図１０（ａ）は基板のスルーホールの部分を示す斜視図であって、１５はスルーホール（基板内にあるため、破線で示している）、１６ａ，１６ｂはマイクロストリップ線路（マイクロストリップ線路１６ｂは、基板の裏側にあるため、破線で示している）である。また、図１０（ｂ）は同図（ａ）の分断線Ａ−Ａに沿う縦断面図であって、１７は信号線、１８はグランド線であり、図１０（ａ）に対応する部分には同一符号を付けている。
【００１８】
図１０において、マイクロストリップ線路１６ａ，１６ｂは夫々、基板１の面に平行な信号線１７とグランド線１８とが対となって構成されており、これに対し、スルーホール１５では、その壁面にメッキされてなる信号線が、基板１の面に垂直で、かつそのメッキ層のみから構成されている。このように、構成が全く異なるマイクロストリップ線路１６ａ，１６ｂがスルーホール１５の信号線と互いに垂直な関係で接続されると、これらの接続点Ｐで信号の反射が生ずる。
【００１９】
図１１はかかるスルーホールを有する信号線路の等価回路図であって、１５はスルーホール、１６はマイクロストリップ線路、１９ａ，１９ｂは特性インピーダンス、２０は信号源である。
【００２０】
例えば、図９において、ＩＣ１２ａからマイクロストリップ線路１３ｂを介して電気信号を送る場合の等価回路としては、図１１図のように表わされる。この場合、信号源２０はＩＣ１２ａに相当し、スルーホール１５がスルーホール１４ａ，１４ｂに、マイクロストリップ線路１６がマイクロストリップ線路１３ｂに夫々相当する。ここで、信号源２０と伝送線路とのインピーダンスマッチングを取るために、信号源２０側に伝送線路の特性インピーダンスと等しい抵抗値を持つ抵抗１９ａが設けられ、また、図示しない電気信号の供給先（図９でのＩＣ１２ｂに相当する）にも、伝送線路とのインピーダンスマッチングをとるために、伝送線路の特性インピーダンスと等しい抵抗値を持つ抵抗１９ａが設けられている。
【００２１】
いま、信号源２０から高速の電気信号が伝送されるものとすると、そのビットの立上りや立下りのときに、その一部がミスマッチングの程度に応じてマイクロストリップ線路１６とスルーホール１５との接続点Ｐで反射し、マイクロストリップ線路１６を逆方向に進む。このとき、特性インピーダンス１９ａが正確に５０Ωでインピーダンスマッチングがとられていれば、この反射信号はこの特性インピーダンス１９ａで吸収され、各別問題は生じないが、この特性インピーダンス１９ａによって正確にインピーダンスマッチングをとることは非常に難しく、このため、ミスマッチングが生じて、ここでも、接続点Ｐからの反射信号が反射する。ここで反射した反射信号は、信号源２０から伝送される電気信号と同じ方向に進むことになるから、この電気信号に重畳されることになり、これによって伝送される電気信号に波形歪みが生ずることになる。
【００２２】
図１２は伝送信号の立上り時の反射信号による波形歪みを示すものであって、ここでは、マイクロストリップ線路１６の伝送時間をＴとし、また、伝送信号の立上り時間もＴとした場合を示しており、反射信号による波形歪みは、立上り後時間Ｔを経過して現われる。
【００２３】
スルーホール１５は、その形状などにより、伝送信号に対し、容量性のインピーダンスとして作用する場合と誘導性のインピーダンスとして作用する場合とがあり、前者の場合には、反射信号は逆極性で、また、後者の場合には、反射信号は同極性で夫々伝送信号に重畳することになる。従って、図１２において、スルーホール１５が容量性のインピーダンスとして作用する場合には、反射信号分電圧が減少した凹状の波形歪みＤ_-が生じ、スルーホール１５が誘導性のインピーダンスとして作用する場合には、反射信号分電圧が増加した凸状の波形歪みＤ₊が生ずる。
【００２４】
そして、特に、凹状の波形歪みＤ_-が生じてその歪みが大きい場合には、１,０ビットの判定に影響を及ぼすことになる。
【００２５】
また、マイクロストリップ線路１６の伝送時間Ｔが長くなったり、あるいは伝送信号がさらに高速になって１ビットの周期が短くなったりすると、ビットの立上りエッジや立下りエッジで生ずる反射信号がその後のビットのエッジに影響するようにもなり、これによってエッジの時間的な変動、即ち、ジッターが生じて、１，０ビットの判定に誤りを生じさせることもある。
【００２６】
なお、長距離伝送において、その中継装置に図８に示すような実装基板を用いた場合、個々の中継装置では、上記のような波形歪みが小さい場合でも、伝送中夫々の中継装置での波形歪みが累積されるものであり、目的地点での信号には大きな波形歪みが生ずることになる。
【００２７】
パソコンなどの実装基板上での短距離伝送の場合でも、信号振幅が大きくかつ立上り，立下りが急峻な場合には、さらには、ミスマッチングの程度により、反射信号の振幅が大きくなって波形歪みが大きくなる。
【００２８】
本発明の目的は、かかる問題を解消し、高速伝送信号に対しても、スルーホールでの反射信号の発生を抑圧し、この反射信号による伝送信号の波形歪みを防止することができるようにした実装基板とそれを用いた電子機器を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的を達成するためには、本発明は、スルーホールの周りに該スルーホールと等しい直径の複数個のグランドスルーホールを設ける。該スルーホールと該グランドスルーホールとでマイクロストリップ線路に類似した機能の線路が形成され、該スルーホールにマイクロストリップ線路を接続したときには、該スルーホールと該マイクロストリップ線路との接続点での信号の反射が低減される。
【００３０】
また、該スルーホールと該グランドスルーホールとの直径及び間隔に応じて、これらからなる線路の特性インピーダンスが異なり、従って、この間隔を決められたスルーホール間隔である１，２７ｍｍとして、該スルーホールと該グランドスルーホールの直径を適宜設定することにより、この特性インピーダンスを所定の値に設定することができ、該スルーホールと該グランドスルーホールとからなる線路とこれに接続されるマイクロストリップ線路とのインピーダンスマッチングがとれて、これら線路の接続点での信号反射を抑圧できる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面により説明する。
【００３２】
図１は本発明による実装基板とそれを用いた電子機器の一実施形態を示す構成図であって、２１はグランドスルーホール、２２は電子機器、２３は実装基板であり、図９に対応する部分には同一符号を付けている。
【００３３】
同図において、電子機器２２は、例えば、伝送装置や交換機などであり、これに使用される実装基板２３を取り出して示している。
【００３４】
この実装基板２３においては、図９に示した従来の実装基板と同様に、２つのＩＣ１２ａ，１２ｂとの間に夫々がマイクロストリップ線路からなる２つの信号線路１３ａ，１３ｂが設けられ、一方の信号線路１３ｂの一部をスルーホール１４ａ，１４ｂを介して基板１の裏側に設けることにより、これら信号線路１３ａ，１３ｂを立体交差させている。
【００３５】
かかる構成において、この実施形態では、さらに、スルーホール１４ａ，１４ｂ毎に、その近傍に２つずつグランドに接続したスルーホール２１が設けられている。
【００３６】
これらグランドスルーホール２１は、スルーホール１４ａ，１４ｂに対して平行であり、スルーホール１４ａ，１４ｂの信号線に対し、グランド線として作用する。従って、スルーホール１４ａとグランドスルーホール２１とはマイクロストリップ線路と類似した作用の信号線路を構成し、また、スルーホール１４ｂとグランドスルーホール２１もマイクロストリップ線路と類似した作用の信号線路を構成する。
【００３７】
そこで、スルーホール１４ａとグランドスルーホール２１とからなる信号線路やスルーホール１４ｂとグランドスルーホール２１とからなる信号線路を信号線路１３ｂとインピーダンスマッチングさせることにより、これら信号線路の接続点での信号の反射を抑圧することができる。
【００３８】
図９に示した従来技術のように、スルーホール１４ａ，１４ｂだけが用いられる場合には、その特性インピーダンスがその形状によって決まるため、その特性インピーダンスを信号線路１３ｂとインピーダンスマッチングする５０Ωに正確に設定することは非常に難しいが、この実施形態の場合には、グランドスルーホール２１の直径やスルーホール１４ａ，１４ｂとの間隔に応じてスルーホール１４ａ，１４ｂとグランドスルーホール２１とからなる信号線路の特性インピーダンスが異なるものであることから、これら直径や間隔を適宜設定することにより、かかるインピーダンスをマイクロストリップ線路１３ｂとインピーダンスマッチングするように、精度良く設定することができる。以下、この点について、図２により説明する。
【００３９】
図２（ａ）に示すように、いま、信号線としてのスルーホール１４の両側に夫々、グランドスルーホール２１が設けられているものとする。ここでは、スルーホール１４に接続されるマイクロストリップ線路１３に沿い、かつスルーホール１４の中心軸と交差する直線に関して対称な位置にグランドスルーホール２１が配置されており、スルーホール１４の中心軸と両側のグランドスルーホール２１の中心軸との間隔（即ち、スルーホール間隔）Ｌは等しく、また、これらスルーホール１４とグランドスルーホール２１との直径（即ち、スルーホール径）φも等しいとする。
【００４０】
かかる構成において、スルーホール間隔Ｌを一定としてスルーホール径φを変化させると、図２（ｂ）で特性Ｓとして示すように、スルーホール径φを大きくしていくとともに、スルーホール１４とグランドスルーホール２１とからなる信号線路の特性インピーダンスＺ０が減少する。ここで、スルーホール間隔Ｌ＝１．２７ｍｍとすると、スルーホール径φ＝０．５ｍｍのとき、５０Ωの特性インピーダンスＺ０が得られた。
【００４１】
また、設けられるグランドスルーホールの個数としては、２個のみに限るものではなく、１個あるいは３個以上としてもよい。グランドスルーホールを１個設けた場合には、スルーホール間隔Ｌ＝１．２７ｍｍとして、同様にスルーホール径φを変化させたところ、図２（ｂ）で特性Ｓ’として示すような特性インピーダンスＺ０の変化が得られた。この場合も、スルーホール径φを大きくするにつれて特性インピーダンスＺ０が減少するが、スルーホール間隔Ｌ＝１．２７ｍｍのときには、図２（ａ）から、
スルーホール径φ＜Ｌ＝１．２７ｍｍ
とスルーホール径φが制限されるが、図２（ｂ）では図示してしないが、この範囲内で特性インピーダンスＺ０を５０Ωにすることができる。
【００４２】
図３は以上のようにグランドスルーホールを設けたときの伝送波形を示す図であって、破線は、図１２で示したのと同様、グランドスルーホールを設けない場合の波形歪みを示すものであり、これに対し、この実施形態では、実線で示すように、波形歪みを大幅に低減することができる。これは、上記のように、スルーホールによって生ずる反射信号を大幅に抑圧できたことによるものである。
【００４３】
なお、図２の説明では、スルーホール１４とグランドスルーホール２１との直径をφと等しくしたが、必ずしも等しくする必要はない。しかし、これらスルーホール１４とグランドスルーホール２１との直径を等しくすると、実装基板の製造の点で有利であることはいうまでもない。
【００４４】
このように、スルーホール１４とグランドスルーホール２１との直径が異なる場合でも、グランドスルーホール２１がスルーホール１４に近づく程、スルーホール１４による信号線路の特性インピーダンスは小さくなる。要するに、この特性インピーダンスは、スルーホール１４とグランドスルーホール２１との形状（直径など）によっても影響されるが、一般に、スルーホール１４とグランドスルーホール２１との間の距離が小さいほど、特性インピーダンスは小さくなる。
【００４５】
また、図２（ｂ）に示すような特性は、基板１の材料などによっても異なる。従って、基板１の材料によっては、例えば、図２（ｂ）に示す特性Ｓ’を全体として小さくすることもでき、この場合には、図示するよりもさらに小さいスルーホール径φで所望の特性インピーダンスを得ることができる。
【００４６】
また、図２において、スルーホール間隔Ｌを１．２７ｍｍとしたのは、一般に、スルーホールの間隔がこのように決められているからである。このように決められたスルーホール間隔を用いると、実装基板の製造に際して、既存の設備や既存の方法をとることができて有利であるが、この実施形態では、勿論、これに限定されるものではない。
【００４７】
図８で示した従来の光伝送での中継装置や光送信装置，光受信装置においても、本発明を適用することができる。図４はその適用例を示す図であって、スルーホール９ｂの近傍に１以上のグランドスルーホール２１を設けるとともに、他方の配線禁止領域１１でのスルーホール９ａに対しては、その両側のスルーホール２２をグランドに接続し、これらグランドスルーホール２２に光モジュール３での取付端子ピン３ｃ，３ｄが嵌入するようにすればよい。
【００４８】
さらに、図５に示すように、信号線路１３の一部をスルーホール１４ａ，１４ｂによって基板１の裏面に設けることにより、このスルーホール１４ａ，１４ｂ間に他のＩＣを配置することができ、ＩＣなどの電子部品の基板１上での配置設計に余裕が得られるが、この場合でも、夫々のスルーホール１４ａ，１４ｂの近傍にグランドスルーホール２１を設けることにより、同様にして、スルーホール１４ａ，１４ｂでの信号反射を抑圧することができる。
【００４９】
図７，図８に示した光伝送での中継装置や光送信装置，光受信装置において、さらに光伝送速度を１０Ｇｂ/secなどのように高める場合、マルチプレクサ/デマルチプレクサ２から光モジュール３に５Ｇｂ/secずつ２系統でパラレルに伝送し、光モジュール３で１０Ｇｂ/secの１系統の信号として光伝送することが考えられるが、このような場合においても、図６に示すように、夫々の系統の信号線路８ａ，８ｂ毎にスルーホール９ｂ，９ｄを設けるとともに、配線禁止領域１１においても、これらスルーホール９ｂ，９ｄに対してスルーホール９ａ，９ｃを設け、基板１の裏面側でのスルーホール９ａ，９ｂ間に信号線８ａの一部となる信号線路を、また、基板１の裏面側でのスルーホール９ｃ，９ｄ間に信号線８ｂの一部となる信号線路を夫々設けるとともに、それらスルーホール９ａ〜９ｄの近傍にグランドスルーホール２１ａ〜２２ｃ，２２ａ〜２２ｃを設ければよい。
【００５０】
但し、スルーホール９ａ，９ｃは光モジュール３の端子ピン３ａ，３ｅが嵌合するスルーホールであり、また、グランドスルーホール２２ａ，２２ｂ，２２ｃは同じく取付ピン３ｃ，３ｄ，３ｆが嵌合するホールである。
【００５１】
また、ここでは、図示するように、スルーホール９ｂ，９ｄ間に１つのグランドスルーホール２１ｂを設け、これらスルーホール９ｂ，９ｄとに共用させており、同様にして、配線禁止領域１１でのスルーホール９ａ，９ｃ間に１つのグランドスルーホール２２ｂを設け、これらスルーホール９ａ，９ｃに共用させている。勿論、グランドスルーホール２１ａ，２１ｃを省いて、夫々のスルーホール９ｂ，９ｄに１つずつのグランドスルーホールが設けられている状態としてもよい。
【００５２】
さらに、上記実施形態では、信号線路の２つのスルーホール間の部分を基板１の裏側に設けるとしたが、基板が複数の層からなる場合には、それらの層間に設けるようにしてもよい。勿論、このスルーホールの近傍に設けられるグランドスルーホールも、この信号線路が設けられる層間までとするものであり、スルーホールとグランドスルーホールとを同じ長さとすればよい。これによると、３以上の信号線路も立体交差させることができ、実装基板の設計の余裕度がさらに増すことになる。
【００５３】
【発明の効果】
以上説明したように、本発明によると、スルーホールでの信号の反射を効果的に抑圧することができ、基板上の信号線路の一部にスルーホールを設けても、伝送信号の波形歪みの発生を防止することができる。
【図面の簡単な説明】
【図１】本発明による実装基板とそれを用いた電子機器の一実施形態を示す構成図である。
【図２】図１におけるグランドスルーホールの作用，効果を説明した図である。
【図３】図１に示した実施形態による波形歪みの抑圧効果を示す図である。
【図４】本発明による電子機器の他の実施形態を示す斜視図である。
【図５】本発明による実装基板とそれを用いた電子機器の他の実施形態を示す斜視図である。
【図６】本発明による実装基板とそれを用いた電子機器のさらに他の実施形態を示す斜視図である。
【図７】従来の実装基板とそれを用いた電子機器の一例を示す斜視図である。
【図８】従来の実装基板とそれを用いた電子機器の他の例を示す斜視図である。
【図９】従来の実装基板とそれを用いた電子機器のさらに他の例を示す斜視図である。
【図１０】従来の実装基板でのスルーホールと信号線路との接続部での構成を示す図である。
【図１１】スルーホールを備えた従来の実装基板での伝送路を示す等価回路である。
【図１２】従来の実装基板でのスルーホールを備えた伝送路による信号の波形歪みを示す図である。
【符号の説明】
１基板
２マルチプレクサ/デマルチプレクサ
３光モジュール
３ａ，３ｅ端子ピン
３ｃ，３ｄ，３ｆ取付ピン
７光ファイバ
８，８ａ，８ｂマイクロストリップ線路
９ａ〜９ｄスルーホール
１０信号線路
１１配線禁止領域
１２ａ〜１２ｃＩＣ
１３ａ，１３ｂマイクロストリップ線路
１４ａ，１４ｂスルーホール
２１，２１ａ〜２１ｃ，２２ａ〜２２ｃグランドスルーホール

Claims

基板の一方の面に設けた信号線路の一部を、２つのスルーホールを介して、該基板の他方の面もしくは該基板内の層間に設けるようにした実装基板において、
該スルーホール夫々の周りに、該スルーホールに対して該スルーホールの直径に等しい直径のグランド線をなすグランドスルーホールを複数個設け、
該スルーホールの中心軸と該スルーホールに対該グランドスルーホール夫々の中心軸と該スルーホールの中心軸との間隔を等しくし、
該スルーホールの中心軸と該スルーホールの周りに設けられた複数個の該グランドスルーホール夫々の中心軸との間隔を全て等しく、決められたスルーホール間隔の１．２７ｍｍとして、該スルーホールとその周りに設けられた複数個の該グランドスルーホールとの直径を該スルーホールと該信号線路とがインピーダンスマッチングする値に設定したことを特徴とする実装基板。
請求項１において、
前記基板の前記一方の面での前記２つのスルーホール間を通過するように、他の信号線路を設けたことを特徴とする実装基板。
請求項１において、
前記基板の前記一方の面での前記２つのスルーホール間に、回路部品を設けたことを特徴とする実装基板。
請求項１において、
前記２つのスルーホールの一方を前記基板に取り付ける回路部品の端子ピンが嵌合するホールとし、その近傍の前記グランドスルーホールが該回路部品の取付ピンが嵌合するホールとして、該回路部品を前記基板に取り付けたことを特徴とする実装基板。
基板の一方の面に設けられた信号線路の一部を２つのスルーホールによって該基板の他方の面もしくは該基板内の層間に設けるようにした実装基板を用いた電子装置において、
該実装基板を請求項１〜４のいずれかに記載の実装基板とすることを特徴とする電子装置。