JPH1154869A

JPH1154869A - 実装基板とそれを用いた電子装置

Info

Publication number: JPH1154869A
Application number: JP21346497A
Authority: JP
Inventors: Tokuo Nakajo; 徳男中條; Yoshihiko Hayashi; 林　　良彦; Taku Suga; 卓須賀; Hiromi Murakami; 裕美村上; Masatake Obayashi; 正剛尾林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 1999-02-26
Anticipated expiration: 2017-08-07
Also published as: JP3668596B2

Abstract

(57)【要約】【課題】スルーホールが接続された信号線路が設けら
れた実装基板において、スルーホールでの信号の反射を
抑圧し、伝送信号の波形歪みを防止する。【解決手段】基板表面に設けられたマイクロストリッ
プ線路１３に接続されたスルーホール１４の近傍に、グ
ランドスルーホール２１を設け、このスルーホール２１
の直径φやスルーホール１４からの間隔Ｌの少なくとも
いずれかを適宜設定することにより、スルーホール１４
をマイクロストリップ線路１３とインピーダンスマッチ
ングし、マイクロストリップ線路１３とスルーホール１
４との接続点での信号反射を効果的に抑圧する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速信号伝送に適
した実装基板とそれを用いた電子装置に関する。

【０００２】

【従来の技術】近年では、伝送コストの低廉化などの点
から、伝送路での伝送情報の高密度化が図られ、これと
ともに、伝送速度の高速化が進められてきている。ま
た、パソコンなどにおいても、多機能化が進むにつれ
て、処理を高速化することが必要となり、このため、Ｉ
Ｃ間の伝送速度を高めることが必要となってきている。

【０００３】図７は、例えば、光伝送での中継装置や光
送信装置，光受信装置などに用いられる実装基板の一従
来例を示す要部斜視図であって、１は基板、２はマルチ
プレクサ/デマルチプレクサ、３は光モジュール、４は
同軸線、５はマイクロストリップ線路、６ａ，６ｂは同
軸コネクタ、７は光ファイバである。

【０００４】この実装基板は、複数の電気信号を時分割
多重化して光伝送する光伝送装置に用いるものである。

【０００５】同図において、基板１上には、マルチプレ
クサ/デマルチプレクサ２と光モジュール３とが搭載さ
れ、これら間が同軸線４によって接続されているが、マ
ルチプレクサ/デマルチプレクサ２の入出力線としての
マイクロストリップ線路５が同軸線４と同軸コネクタ６
ａによって接続され、また、同軸線４と光モジュール３
とが同軸コネクタ６ｂによって接続されている。

【０００６】夫々が、例えば、１５０Ｍｂ/secの速度の
複数の電気信号がマルチプレクサ/デマルチプレクサ２
で時分割多重されて１つの、例えば、２.５Ｇｂ/secの
電気信号となり、マイクロストリップ線路５及び同軸線
４を伝送されて光モジュール３に供給され、そこで光信
号に変換されて光ファイバ７により伝送される。

【０００７】また、光ファイバ７で伝送されてきた光信
号は、光モジュール３で２.５Ｇ/secの時分割多重の電
気信号に変換され、同軸線４及びマイクロストリップ線
路５を伝送されてマルチプレクサ/デマルチプレクサ２
に供給され、この電気信号が複数の１５０Ｍｂ/sec の
電気信号に分配される。

【０００８】しかし、このようにマルチプレクサ／デマ
ルチプレクサ２と光モジュール３との間を同軸線４を用
いて接続すると、高価な同軸コネクタ６を必要とする。
これを避けるために、従来、これら間をマイクロストリ
ップ線路で接続する方法がある。

【０００９】図８はかかる方法を用いた実装基板を示す
要部斜視図であって、１ａは表面、１ｂは裏面、３ａは
端子ピン、３ｂは非絶縁面、８はマイクロストリップ線
路、９はスルーホール、１０はマイクロストリップ線
路、１１は配線禁止領域であり、図７に対応する部分に
は同一符号を付けて重複する説明を省略する。

【００１０】同図において、基板１の一方の面、即ち、
表面１ａには、マルチプレクサ/デマルチプレクサ２と
光モジュール３とが載置されているのであるが、この表
面１ａでの配線禁止領域１１がこの光モジュール３が載
置される領域である。この基板１の配線禁止領域１１に
は、光モジュール３の非絶縁面３ｂに設けられた複数の
取付ピン（そのうちの１つが、信号の入出力も兼ねた端
子ピン３ａである）夫々が嵌合するスルーホールが設け
られている（ここで、スルーホールには、その壁面にメ
ッキ層が設けられ、これを信号線路またはグランドや電
源に接続しているが、以下では、単にスルーホールと表
現することにする）。そして、この配線禁止領域１１外
には、このスルーホール９ａと基板１の裏面１ｂ側でマ
イクロストリップ線路１０と接続されるスルーホール９
ｂが設けられている。基板１の表面１ａでは、このスル
ーホール９ｂがマイクロストリップ線路８を介してマル
チプレクサ/デマルチプレクサ２に接続されている。

【００１１】光モジュール３は、その非絶縁面３ｂに設
けられている取付ピンを基板１上の配線禁止領域１１の
対応するスルーホールに嵌め込むことにより、基板１の
配線禁止領域１１に取り付けられる。これにより、光モ
ジュール３は、端子ピン３ａ，スルーホール９ａ，マイ
クロストリップ線路１０，スルーホール９ｂ及びマイク
ロストリップ線路８を介して、マルチプレクサ/デマル
チプレクサ２と接続されることになる。

【００１２】このように、スルーホールを利用すること
により、高価な同軸コネクタを用いることなしに、光モ
ジュール３，マルチプレクサ／デマルチプレクサ２間を
接続することができることになる。

【００１３】図９は、例えば、パソコンなどに用いられ
る実装基板の一例を示す要部斜視図であって、１２ａ，
１２ｂはＩＣ、１３ａ，１３ｂはマイクロストリップ線
路、１４ａ，１４ｂはスルーホールである。

【００１４】同図において、この従来例は、基板１上に
設けられた２つのＩＣ１２ａ，１２ｂ間で、高速信号を
伝送するための２つのマイクロストリップ線路１３ａ，
１３ｂが交差するものとしており、このような場合、そ
の交差部分で、一方のマイクロストリップ線路１３ｂ
を、スルーホール１４ａ，１４ｂを用いることにより、
基板１の裏面側に設けるようにしている。

【００１５】このように、スルーホールを用いることに
より、高速信号の伝送線としてマイクロストリップ線路
を用いても、基板上の配線禁止領域を避けて配線するこ
とや他の線路と立体交差して配線することが容易とな
り、高価な同軸コネクタを必要としない。

【００１６】

【発明が解決しようとする課題】ところで、このよう
に、マイクロストリップ線路をスルーホールと接続する
と、その接続点で電気信号の反射が発生し、その反射信
号によって電気信号に波形歪みが生ずるという問題があ
る。勿論、かかる信号線路では、特性インピーダンスを
５０Ωに設定してインピーダンスマッチングを図ってい
るが、それでも、スルーホールとマイクロストリップ線
路との接続点で生ずる反射をなくすことは非常に難し
く、これによる波形歪みを避けることができなかった。
以下、この点について説明する。

【００１７】図１０（ａ）は基板のスルーホールの部分
を示す斜視図であって、１５はスルーホール（基板内に
あるため、破線で示している）、１６ａ，１６ｂはマイ
クロストリップ線路（マイクロストリップ線路１６ｂ
は、基板の裏側にあるため、破線で示している）であ
る。また、図１０（ｂ）は同図（ａ）の分断線Ａ−Ａに
沿う縦断面図であって、１７は信号線、１８はグランド
線であり、図１０（ａ）に対応する部分には同一符号を
付けている。

【００１８】図１０において、マイクロストリップ線路
１６ａ，１６ｂは夫々、基板１の面に平行な信号線１７
とグランド線１８とが対となって構成されており、これ
に対し、スルーホール１５では、その壁面にメッキされ
てなる信号線が、基板１の面に垂直で、かつそのメッキ
層のみから構成されている。このように、構成が全く異
なるマイクロストリップ線路１６ａ，１６ｂがスルーホ
ール１５の信号線と互いに垂直な関係で接続されると、
これらの接続点Ｐで信号の反射が生ずる。

【００１９】図１１はかかるスルーホールを有する信号
線路の等価回路図であって、１５はスルーホール、１６
はマイクロストリップ線路、１９ａ，１９ｂは特性イン
ピーダンス、２０は信号源である。

【００２０】例えば、図９において、ＩＣ１２ａからマ
イクロストリップ線路１３ｂを介して電気信号を送る場
合の等価回路としては、図１１図のように表わされる。
この場合、信号源２０はＩＣ１２ａに相当し、スルーホ
ール１５がスルーホール１４ａ，１４ｂに、マイクロス
トリップ線路１６がマイクロストリップ線路１３ｂに夫
々相当する。ここで、信号源２０と伝送線路とのインピ
ーダンスマッチングを取るために、信号源２０側に伝送
線路の特性インピーダンスと等しい抵抗値を持つ抵抗１
９ａが設けられ、また、図示しない電気信号の供給先
（図９でのＩＣ１２ｂに相当する）にも、伝送線路との
インピーダンスマッチングをとるために、伝送線路の特
性インピーダンスと等しい抵抗値を持つ抵抗１９ａが設
けられている。

【００２１】いま、信号源２０から高速の電気信号が伝
送されるものとすると、そのビットの立上りや立下りの
ときに、その一部がミスマッチングの程度に応じてマイ
クロストリップ線路１６とスルーホール１５との接続点
Ｐで反射し、マイクロストリップ線路１６を逆方向に進
む。このとき、特性インピーダンス１９ａが正確に５０
Ωでインピーダンスマッチングがとられていれば、この
反射信号はこの特性インピーダンス１９ａで吸収され、
各別問題は生じないが、この特性インピーダンス１９ａ
によって正確にインピーダンスマッチングをとることは
非常に難しく、このため、ミスマッチングが生じて、こ
こでも、接続点Ｐからの反射信号が反射する。ここで反
射した反射信号は、信号源２０から伝送される電気信号
と同じ方向に進むことになるから、この電気信号に重畳
されることになり、これによって伝送される電気信号に
波形歪みが生ずることになる。

【００２２】図１２は伝送信号の立上り時の反射信号に
よる波形歪みを示すものであって、ここでは、マイクロ
ストリップ線路１６の伝送時間をＴとし、また、伝送信
号の立上り時間もＴとした場合を示しており、反射信号
による波形歪みは、立上り後時間Ｔを経過して現われ
る。

【００２３】スルーホール１５は、その形状などによ
り、伝送信号に対し、容量性のインピーダンスとして作
用する場合と誘導性のインピーダンスとして作用する場
合とがあり、前者の場合には、反射信号は逆極性で、ま
た、後者の場合には、反射信号は同極性で夫々伝送信号
に重畳することになる。従って、図１２において、スル
ーホール１５が容量性のインピーダンスとして作用する
場合には、反射信号分電圧が減少した凹状の波形歪みＤ
_-が生じ、スルーホール１５が誘導性のインピーダンス
として作用する場合には、反射信号分電圧が増加した凸
状の波形歪みＤ₊が生ずる。

【００２４】そして、特に、凹状の波形歪みＤ_-が生じ
てその歪みが大きい場合には、１,０ビットの判定に影
響を及ぼすことになる。

【００２５】また、マイクロストリップ線路１６の伝送
時間Ｔが長くなったり、あるいは伝送信号がさらに高速
になって１ビットの周期が短くなったりすると、ビット
の立上りエッジや立下りエッジで生ずる反射信号がその
後のビットのエッジに影響するようにもなり、これによ
ってエッジの時間的な変動、即ち、ジッターが生じて、
１，０ビットの判定に誤りを生じさせることもある。

【００２６】なお、長距離伝送において、その中継装置
に図８に示すような実装基板を用いた場合、個々の中継
装置では、上記のような波形歪みが小さい場合でも、伝
送中夫々の中継装置での波形歪みが累積されるものであ
り、目的地点での信号には大きな波形歪みが生ずること
になる。

【００２７】パソコンなどの実装基板上での短距離伝送
の場合でも、信号振幅が大きくかつ立上り，立下りが急
峻な場合には、さらには、ミスマッチングの程度によ
り、反射信号の振幅が大きくなって波形歪みが大きくな
る。

【００２８】本発明の目的は、かかる問題を解消し、高
速伝送信号に対しても、スルーホールでの反射信号の発
生を抑圧し、この反射信号による伝送信号の波形歪みを
防止することができるようにした実装基板とそれを用い
た電子機器を提供することにある。

【００２９】

【課題を解決するための手段】上記目的を達成するため
には、本発明は、スルーホールの近傍に１以上のグラン
ドスルーホールを設ける。該スルーホールと該グランド
スルーホールとでマイクロストリップ線路に類似した機
能の線路が形成され、該スルーホールにマイクロストリ
ップ線路を接続したときには、該スルーホールと該マイ
クロストリップ線路との接続点での信号の反射が低減さ
れる。

【００３０】また、該スルーホールと該グランドスルー
ホールとの直径及び間隔に応じて、これらからなる線路
の特性インピーダンスが異なり、従って、かかる直径及
び間隔を適宜設定することにより、この特性インピーダ
ンスを所定の値に設定することができ、該スルーホール
と該グランドスルーホールとからなる線路とこれに接続
されるマイクロストリップ線路とのインピーダンスマッ
チングがとれて、これら線路の接続点での信号反射を抑
圧できる。

【００３１】

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。

【００３２】図１は本発明による実装基板とそれを用い
た電子機器の一実施形態を示す構成図であって、２１は
グランドスルーホール、２２は電子機器、２３は実装基
板であり、図９に対応する部分には同一符号を付けてい
る。

【００３３】同図において、電子機器２２は、例えば、
伝送装置や交換機などであり、これに使用される実装基
板２３を取り出して示している。

【００３４】この実装基板２３においては、図９に示し
た従来の実装基板と同様に、２つのＩＣ１２ａ，１２ｂ
との間に夫々がマイクロストリップ線路からなる２つの
信号線路１３ａ，１３ｂが設けられ、一方の信号線路１
３ｂの一部をスルーホール１４ａ，１４ｂを介して基板
１の裏側に設けることにより、これら信号線路１３ａ，
１３ｂを立体交差させている。

【００３５】かかる構成において、この実施形態では、
さらに、スルーホール１４ａ，１４ｂ毎に、その近傍に
２つずつグランドに接続したスルーホール２１が設けら
れている。

【００３６】これらグランドスルーホール２１は、スル
ーホール１４ａ，１４ｂに対して平行であり、スルーホ
ール１４ａ，１４ｂの信号線に対し、グランド線として
作用する。従って、スルーホール１４ａとグランドスル
ーホール２１とはマイクロストリップ線路と類似した作
用の信号線路を構成し、また、スルーホール１４ｂとグ
ランドスルーホール２１もマイクロストリップ線路と類
似した作用の信号線路を構成する。

【００３７】そこで、スルーホール１４ａとグランドス
ルーホール２１とからなる信号線路やスルーホール１４
ｂとグランドスルーホール２１とからなる信号線路を信
号線路１３ｂとインピーダンスマッチングさせることに
より、これら信号線路の接続点での信号の反射を抑圧す
ることができる。

【００３８】図９に示した従来技術のように、スルーホ
ール１４ａ，１４ｂだけが用いられる場合には、その特
性インピーダンスがその形状によって決まるため、その
特性インピーダンスを信号線路１３ｂとインピーダンス
マッチングする５０Ωに正確に設定することは非常に難
しいが、この実施形態の場合には、グランドスルーホー
ル２１の直径やスルーホール１４ａ，１４ｂとの間隔に
応じてスルーホール１４ａ，１４ｂとグランドスルーホ
ール２１とからなる信号線路の特性インピーダンスが異
なるものであることから、これら直径や間隔を適宜設定
することにより、かかるインピーダンスをマイクロスト
リップ線路１３ｂとインピーダンスマッチングするよう
に、精度良く設定することができる。以下、この点につ
いて、図２により説明する。

【００３９】図２（ａ）に示すように、いま、信号線と
してのスルーホール１４の両側に夫々、グランドスルー
ホール２１が設けられているものとする。ここでは、ス
ルーホール１４に接続されるマイクロストリップ線路１
３に沿い、かつスルーホール１４の中心軸と交差する直
線に関して対称な位置にグランドスルーホール２１が配
置されており、スルーホール１４の中心軸と両側のグラ
ンドスルーホール２１の中心軸との間隔（即ち、スルー
ホール間隔）Ｌは等しく、また、これらスルーホール１
４とグランドスルーホール２１との直径（即ち、スルー
ホール径）φも等しいとする。

【００４０】かかる構成において、スルーホール間隔Ｌ
を一定としてスルーホール径φを変化させると、図２
（ｂ）で特性Ｓとして示すように、スルーホール径φを
大きくしていくとともに、スルーホール１４とグランド
スルーホール２１とからなる信号線路の特性インピーダ
ンスＺ０が減少する。ここで、スルーホール間隔Ｌ＝
１．２７ｍｍとすると、スルーホール径φ＝０．５ｍｍ
のとき、５０Ωの特性インピーダンスＺ０が得られた。

【００４１】また、設けられるグランドスルーホールの
個数としては、２個のみに限るものではなく、１個ある
いは３個以上としてもよい。グランドスルーホールを１
個設けた場合には、スルーホール間隔Ｌ＝１．２７ｍｍ
として、同様にスルーホール径φを変化させたところ、
図２（ｂ）で特性Ｓ’として示すような特性インピーダ
ンスＺ０の変化が得られた。この場合も、スルーホール
径φを大きくするにつれて特性インピーダンスＺ０が減
少するが、スルーホール間隔Ｌ＝１．２７ｍｍのときに
は、図２（ａ）から、スルーホール径φ＜Ｌ＝１．２７ｍｍとスルーホール径φが制限されるが、図２（ｂ）では図
示してしないが、この範囲内で特性インピーダンスＺ０
を５０Ωにすることができる。

【００４２】図３は以上のようにグランドスルーホール
を設けたときの伝送波形を示す図であって、破線は、図
１２で示したのと同様、グランドスルーホールを設けな
い場合の波形歪みを示すものであり、これに対し、この
実施形態では、実線で示すように、波形歪みを大幅に低
減することができる。これは、上記のように、スルーホ
ールによって生ずる反射信号を大幅に抑圧できたことに
よるものである。

【００４３】なお、図２の説明では、スルーホール１４
とグランドスルーホール２１との直径をφと等しくした
が、必ずしも等しくする必要はない。しかし、これらス
ルーホール１４とグランドスルーホール２１との直径を
等しくすると、実装基板の製造の点で有利であることは
いうまでもない。

【００４４】このように、スルーホール１４とグランド
スルーホール２１との直径が異なる場合でも、グランド
スルーホール２１がスルーホール１４に近づく程、スル
ーホール１４による信号線路の特性インピーダンスは小
さくなる。要するに、この特性インピーダンスは、スル
ーホール１４とグランドスルーホール２１との形状（直
径など）によっても影響されるが、一般に、スルーホー
ル１４とグランドスルーホール２１との間の距離が小さ
いほど、特性インピーダンスは小さくなる。

【００４５】また、図２（ｂ）に示すような特性は、基
板１の材料などによっても異なる。従って、基板１の材
料によっては、例えば、図２（ｂ）に示す特性Ｓ’を全
体として小さくすることもでき、この場合には、図示す
るよりもさらに小さいスルーホール径φで所望の特性イ
ンピーダンスを得ることができる。

【００４６】また、図２において、スルーホール間隔Ｌ
を１．２７ｍｍとしたのは、一般に、スルーホールの間
隔がこのように決められているからである。このように
決められたスルーホール間隔を用いると、実装基板の製
造に際して、既存の設備や既存の方法をとることができ
て有利であるが、この実施形態では、勿論、これに限定
されるものではない。

【００４７】図８で示した従来の光伝送での中継装置や
光送信装置，光受信装置においても、本発明を適用する
ことができる。図４はその適用例を示す図であって、ス
ルーホール９ｂの近傍に１以上のグランドスルーホール
２１を設けるとともに、他方の配線禁止領域１１でのス
ルーホール９ａに対しては、その両側のスルーホール２
２をグランドに接続し、これらグランドスルーホール２
２に光モジュール３での取付端子ピン３ｃ，３ｄが嵌入
するようにすればよい。

【００４８】さらに、図５に示すように、信号線路１３
の一部をスルーホール１４ａ，１４ｂによって基板１の
裏面に設けることにより、このスルーホール１４ａ，１
４ｂ間に他のＩＣを配置することができ、ＩＣなどの電
子部品の基板１上での配置設計に余裕が得られるが、こ
の場合でも、夫々のスルーホール１４ａ，１４ｂの近傍
にグランドスルーホール２１を設けることにより、同様
にして、スルーホール１４ａ，１４ｂでの信号反射を抑
圧することができる。

【００４９】図７，図８に示した光伝送での中継装置や
光送信装置，光受信装置において、さらに光伝送速度を
１０Ｇｂ/secなどのように高める場合、マルチプレクサ
/デマルチプレクサ２から光モジュール３に５Ｇｂ/sec
ずつ２系統でパラレルに伝送し、光モジュール３で１０
Ｇｂ/secの１系統の信号として光伝送することが考えら
れるが、このような場合においても、図６に示すよう
に、夫々の系統の信号線路８ａ，８ｂ毎にスルーホール
９ｂ，９ｄを設けるとともに、配線禁止領域１１におい
ても、これらスルーホール９ｂ，９ｄに対してスルーホ
ール９ａ，９ｃを設け、基板１の裏面側でのスルーホー
ル９ａ，９ｂ間に信号線８ａの一部となる信号線路を、
また、基板１の裏面側でのスルーホール９ｃ，９ｄ間に
信号線８ｂの一部となる信号線路を夫々設けるととも
に、それらスルーホール９ａ〜９ｄの近傍にグランドス
ルーホール２１ａ〜２２ｃ，２２ａ〜２２ｃを設ければ
よい。

【００５０】但し、スルーホール９ａ，９ｃは光モジュ
ール３の端子ピン３ａ，３ｅが嵌合するスルーホールで
あり、また、グランドスルーホール２２ａ，２２ｂ，２
２ｃは同じく取付ピン３ｃ，３ｄ，３ｆが嵌合するホー
ルである。

【００５１】また、ここでは、図示するように、スルー
ホール９ｂ，９ｄ間に１つのグランドスルーホール２１
ｂを設け、これらスルーホール９ｂ，９ｄとに共用させ
ており、同様にして、配線禁止領域１１でのスルーホー
ル９ａ，９ｃ間に１つのグランドスルーホール２２ｂを
設け、これらスルーホール９ａ，９ｃに共用させてい
る。勿論、グランドスルーホール２１ａ，２１ｃを省い
て、夫々のスルーホール９ｂ，９ｄに１つずつのグラン
ドスルーホールが設けられている状態としてもよい。

【００５２】さらに、上記実施形態では、信号線路の２
つのスルーホール間の部分を基板１の裏側に設けるとし
たが、基板が複数の層からなる場合には、それらの層間
に設けるようにしてもよい。勿論、このスルーホールの
近傍に設けられるグランドスルーホールも、この信号線
路が設けられる層間までとするものであり、スルーホー
ルとグランドスルーホールとを同じ長さとすればよい。
これによると、３以上の信号線路も立体交差させること
ができ、実装基板の設計の余裕度がさらに増すことにな
る。

【００５３】

【発明の効果】以上説明したように、本発明によると、
スルーホールでの信号の反射を効果的に抑圧することが
でき、基板上の信号線路の一部にスルーホールを設けて
も、伝送信号の波形歪みの発生を防止することができ
る。

【図面の簡単な説明】

【図１】本発明による実装基板とそれを用いた電子機器
の一実施形態を示す構成図である。

【図２】図１におけるグランドスルーホールの作用，効
果を説明した図である。

【図３】図１に示した実施形態による波形歪みの抑圧効
果を示す図である。

【図４】本発明による電子機器の他の実施形態を示す斜
視図である。

【図５】本発明による実装基板とそれを用いた電子機器
の他の実施形態を示す斜視図である。

【図６】本発明による実装基板とそれを用いた電子機器
のさらに他の実施形態を示す斜視図である。

【図７】従来の実装基板とそれを用いた電子機器の一例
を示す斜視図である。

【図８】従来の実装基板とそれを用いた電子機器の他の
例を示す斜視図である。

【図９】従来の実装基板とそれを用いた電子機器のさら
に他の例を示す斜視図である。

【図１０】従来の実装基板でのスルーホールと信号線路
との接続部での構成を示す図である。

【図１１】スルーホールを備えた従来の実装基板での伝
送路を示す等価回路である。

【図１２】従来の実装基板でのスルーホールを備えた伝
送路による信号の波形歪みを示す図である。

【符号の説明】

１基板２マルチプレクサ/デマルチプレクサ３光モジュール３ａ，３ｅ端子ピン３ｃ，３ｄ，３ｆ取付ピン７光ファイバ８，８ａ，８ｂマイクロストリップ線路９ａ〜９ｄスルーホール１０信号線路１１配線禁止領域１２ａ〜１２ｃＩＣ１３ａ，１３ｂマイクロストリップ線路１４ａ，１４ｂスルーホール２１，２１ａ〜２１ｃ，２２ａ〜２２ｃグランドスル
ーホール

フロントページの続き (72)発明者村上裕美神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者尾林正剛神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内

Claims

【特許請求の範囲】

【請求項１】基板の一方の面に設けた信号線路の一部
を、２つのスルーホールを介して、該基板の他方の面も
しくは該基板内の層間に設けるようにした実装基板にお
いて、該スルーホール夫々の近傍に、該スルーホールに対して
グランド線をなすグランドスルーホールを１以上設けた
ことを特徴とする実装基板。
【請求項２】請求項１において、前記グランドスルーホールの直径と前記スルーホールに
対する前記グランドスルーホールの間隔との少なくとも
いずれか一方を、前記スルーホールと前記信号線路とが
インピーダンスマッチングする値としたことを特徴とす
る実装基板。
【請求項３】請求項１または２において、前記基板の前記一方の面での前記２つのスルーホール間
を通過するように、他の信号線路を設けたことを特徴と
する実装基板。
【請求項４】請求項１または２において、前記基板の前記一方の面での前記２つのスルーホール間
に、回路部品を設けたことを特徴とする実装基板。
【請求項５】請求項１または２において、前記２つのスルーホールの一方を前記基板に取り付ける
回路部品の端子ピンが嵌合するホールとし、その近傍の
前記グランドスルーホールが該回路部品の取付ピンが嵌
合するホールとして、該回路部品を前記基板に取り付け
たことを特徴とする実装基板。
【請求項６】基板の一方の面に設けられた信号線路の
一部を２つのスルーホールによって該基板の他方の面も
しくは該基板内の層間に設けるようにした実装基板を用
いた電子機器において、該実装基板を請求項１〜５のいずれかに記載の実装基板
とすることを特徴とする電子機器。