JPH06268588A - 電子回路アセンブリ - Google Patents

電子回路アセンブリ

Info

Publication number
JPH06268588A
JPH06268588A JP6024285A JP2428594A JPH06268588A JP H06268588 A JPH06268588 A JP H06268588A JP 6024285 A JP6024285 A JP 6024285A JP 2428594 A JP2428594 A JP 2428594A JP H06268588 A JPH06268588 A JP H06268588A
Authority
JP
Japan
Prior art keywords
electronic
optical
circuit assembly
circuit board
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6024285A
Other languages
English (en)
Inventor
Phillip G B Hamilton
ジョージ ブルートン ハミルトン フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of JPH06268588A publication Critical patent/JPH06268588A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【目的】 その両面上に電子的構成要素を設けた印刷回
路基板を有する電子回路アセンブリにおいて、回路基板
の両面間で多数の接続を設ける必要がある場合でもその
接続に必要な孔の数を従来と比較して著しく減少させ得
るものを提供する。 【構成】 回路基板は、その基板両面間に延びる光学的
に送信可能な透孔（光学的透孔）を有しており、回路基
板両面の電子的構成要素は光学的透孔を介して送信され
た光信号により相互間の通信を行う。構成要素は処理チ
ップ及びキャッシュメモリチップを具備するものであっ
てもよく、透孔はマスクを用いたエクサイマ・レーザ融
除方法によって形成され得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子回路アセンブリに
関する。本発明は、特に、その両面(side)に設けられた
電子的構成要素(electronic components)を有する印刷
回路基板を具備する電子回路アセンブリに関する。
【０００２】
【従来の技術】その両面に電子的構成要素が設けられた
印刷回路基板を具備するこのようなアセンブリについて
生じる問題は、回路基板の両面の構成要素間でどのよう
に信号の送受信、即ち通信を行うかということである。
それを行う１つの従来的な方法としては、回路基板の両
面間に延びる電気的に導通する、例えばメッキされたス
ルーホール等の透孔（via：以下、単に「透孔」とい
う。）によるものが挙げられる。多数の接続が要求され
る場合には多数のそのような透孔を設ける必要がある
が、回路基板上の使用可能な領域内に必要な多数の透孔
全てを適合させるのは困難である。回路基板の一方の面
上の処理ユニット(processing unit)と同基板の他方の
面上のキャッシュメモリ(cache memory)との接続を行う
必要がある場合、特にこの問題は深刻である。この場
合、処理ユニットとキャッシュメモリとの間のデータ／
アドレスバスの幅に応じて多数の接続が必要とされ、ま
た全ての接続の経路長(path length)は信号伝搬におけ
る遅延を減少させるために可能な限り短くしなければな
らない。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上述
の問題を解消する新規な方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明によると、少なく
とも第１及び第２の電子的構成要素を有する印刷回路基
板を具備する電子回路アセンブリであって、第１の電子
的構成要素がその基板の一方の面(side)上に、また第２
の電子的構成要素がその基板の反対の面(side)上に夫々
設けられ、その基板が基板両面間において延びる光学的
に送信可能な透孔（以下、「光学的透孔」という。）を
有し、そして第１及び第２の電子的構成要素が光学的透
孔を介して送信される光信号によって相互に通信を行う
ものが提供される。
【０００５】光信号は潜在的に非常に高い帯域幅を有す
るため、単一の光学的透孔は非常に多数の透孔に取って
代わることができる。これにより、例えば、単一の光学
的透孔のみを用いて基板の一方の面上の処理ユニットか
ら他方の面上のキャッシュメモリへの接続を行うことが
可能となり、それによって両面間で多数の接続が必要な
場合における上述の問題を回避することになる。
【０００６】
【実施例】本発明による１つの電子回路アセンブリにつ
いて、以下、添付図面を参照しつつその一例を説明す
る。
【０００７】図１において、電子回路アセンブリは多層
印刷回路基板(multi-layer printedcircuit board)１０
を具備している。
【０００８】回路基板１０は、その中に形成された多数
の光学的透孔１２を有している。各光学的透孔１２は、
回路基板１０の一方の面から他方の面へ延びる直径５ミ
クロンの孔からなっている。光学的透孔１２は、好まし
くは、孔の形状を規定するマスクを用いたエクサイマ・
レーザ融除方法(excimer laser ablation)によって形成
される。
【０００９】多数の電子的構成要素１４が回路基板１０
の一方の面(side)上に設けられ、ほぼ同数の電子的構成
要素１６が回路基板１０の他方の面上に設けられる。１
対の構成要素１４及び１６の各々が１つの光学的透孔１
２の両端部に設けられる。各構成要素は光送信器及び光
受信器を有している（図面中では両者を合わせて符号１
８で示している）。光送信器はデータ信号によって変調
された光信号を生成し、一方、光受信器は変調された光
信号を受信し、そしてデータ信号を生成するため受信し
た変調光信号を復調する。これにより、各構成要素１４
が回路基板の反対面上の対応する構成要素１６と光学的
透孔１２を介して光データ信号の通信を行うことができ
るということが分かる。
【００１０】本実施例においては、構成要素１４は処理
ユニットチップであってもよく、一方、構成要素１６は
キャッシュメモリチップであってもよい。この場合、光
学的透孔１２を介しての構成要素１４及び１６間の接続
が、高速かつ高帯域幅の処理ユニット及びキャッシュメ
モリ間の接続を提供することになる。
【００１１】本発明の他の実施例においては、全ての電
子的構成要素１４及び１６がメモリチップであってもよ
い。この場合、光学的透孔の使用は、アドレス線におけ
る遅延を減少させたいわゆる両面格納構成(double side
d store arrangement)を可能にする。
【００１２】上述の実施例において、光学的接続は双方
向の接続となっている。しかし、回路基板の両面間で一
方向の接続のみが必要とされる場合もあるので、このよ
うな場合には各要素は光送信器又は光受信器のいずれか
のみを有するものであってもよい。
【００１３】
【発明の効果】以上の説明から明らかなように、本発明
では、回路基板の両面間に延びる電気的に導通するメッ
キされたスルーホール等の透孔の代わりに光学的透孔を
用いるので、電気的信号と比較して非常に高帯域幅を有
する光信号を両面間の電子的構成要素間の通信に利用す
ることができ、そのため回路基板の両面間で多数の接続
を設ける必要がある場合でも従来と比較して孔の数を非
常に減少させることが可能となるという顕著な効果がも
たらされる。
【図面の簡単な説明】
【図１】本発明による電子回路アセンブリの断面を表し
た立面図である。
【符号の説明】
１０ 多層印刷回路基板 １２ 光学的透孔 １４ 電子的構成要素 １６ 電子的構成要素 １８ 光送信器／光受信器

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも第１及び第２の電子的構成要
    素を有する印刷回路基板を具備する電子回路アセンブリ
    であって、前記第１の電子的構成要素が前記基板の一方
    の面上に設けられ、前記第２の電子的構成要素が前記基
    板の反対側の面上に設けられ、前記印刷回路基板が前記
    両面間において延びる光学的に送信可能な光学的透孔を
    有し、そして前記第１及び第２の電子的構成要素が前記
    光学的透孔を介して送信される光信号によって相互に通
    信を行うことを特徴とする電子回路アセンブリ。
  2. 【請求項２】 請求項１に記載の電子回路アセンブリで
    あって、前記光学的透孔が、レーザ融除方法によって形
    成された孔を具備することを特徴とする電子回路アセン
    ブリ。
  3. 【請求項３】 請求項１に記載の電子回路アセンブリで
    あって、前記電子的構成要素の一方が処理ユニットであ
    り、前記電子的構成要素の他方がキャッシュメモリユニ
    ットであることを特徴とする電子回路アセンブリ。
  4. 【請求項４】 請求項１に記載の電子回路アセンブリで
    あって、前記電子的構成要素の各々が、変調された光信
    号を発生する光送信器を有し、また変調された光信号を
    受信する光受信器をも有することを特徴とする電子回路
    アセンブリ。
JP6024285A 1993-02-26 1994-02-22 電子回路アセンブリ Withdrawn JPH06268588A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9303989.9 1993-02-26
GB939303989A GB9303989D0 (en) 1993-02-26 1993-02-26 Electronic circuit assembly

Publications (1)

Publication Number Publication Date
JPH06268588A true JPH06268588A (ja) 1994-09-22

Family

ID=10731138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6024285A Withdrawn JPH06268588A (ja) 1993-02-26 1994-02-22 電子回路アセンブリ

Country Status (2)

Country Link
JP (1) JPH06268588A (ja)
GB (2) GB9303989D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406308A (en) * 1993-02-01 1995-04-11 Nec Corporation Apparatus for driving liquid crystal display panel for different size images

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242617A (ja) 1997-02-28 1998-09-11 Murata Mfg Co Ltd セラミックグリーンシートの加工方法及びレーザ加工装置
ATE388613T1 (de) * 2001-11-02 2008-03-15 Imego Ab Trägeranordnung für optische komponenten und zum verbinden optischer signale und verfahren zu deren herstellung
WO2012047220A1 (en) 2010-10-07 2012-04-12 Empire Technology Development Llc Data transmission through optical vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406308A (en) * 1993-02-01 1995-04-11 Nec Corporation Apparatus for driving liquid crystal display panel for different size images

Also Published As

Publication number Publication date
GB2275576A (en) 1994-08-31
GB9402565D0 (en) 1994-04-06
GB2275576B (en) 1996-04-24
GB9303989D0 (en) 1993-04-14

Similar Documents

Publication Publication Date Title
US6853557B1 (en) Multi-channel memory architecture
US6407930B1 (en) Structure of printed circuit board with stacked daughter board
KR100615606B1 (ko) 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
CA2455568C (en) Stacked backplane assembly
US20060118331A1 (en) Printed circuit boards for use in optical transceivers
KR970701885A (ko) 고대역폭 컴퓨터를 위한 모듈 구조(modular architecture for high bandwidth computers)
US11153971B2 (en) Printed circuit board configuration to facilitate a surface mount double density QSFP connector footprint in a belly-to-belly alignment
US20070156938A1 (en) Interconnect structure between HyperTransport bus interface boards
US20070133247A1 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
US7282649B2 (en) Printed circuit board
JPH06268588A (ja) 電子回路アセンブリ
JP2003283093A (ja) 多層プリント配線板
US20190208633A1 (en) Signal trace fan-out method for double-sided mounting on printed circuit board and printed circuit board
JPS6193694A (ja) 集積回路装置
US6362997B1 (en) Memory system for use on a circuit board in which the number of loads are minimized
US7106145B2 (en) Signal transmission structure having salients aligned with non-reference regions
US20060085585A1 (en) Main board with a slot-sharing circuit for pci express x16 and x1 slot to be connected to
US6108228A (en) Quad in-line memory module
US6934163B2 (en) Capacitor for dram connector
CA2251084C (en) High speed databus utilizing point to multi-point interconnect non-contact coupler technology achieving a multi-point to multi-point interconnect
JPH1154869A (ja) 実装基板とそれを用いた電子装置
JPH06318906A (ja) 電子回路アセンブリ
JP2009505570A (ja) 厚さがテーパーされた基板ランチ
KR100702016B1 (ko) 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈
KR100384880B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508