KR100384880B1 - 인쇄회로기판 - Google Patents
인쇄회로기판 Download PDFInfo
- Publication number
- KR100384880B1 KR100384880B1 KR10-2000-0084389A KR20000084389A KR100384880B1 KR 100384880 B1 KR100384880 B1 KR 100384880B1 KR 20000084389 A KR20000084389 A KR 20000084389A KR 100384880 B1 KR100384880 B1 KR 100384880B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- printed circuit
- signal line
- circuit board
- region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명은 전기 회로 기술에 관한 것으로, 특히 모듈(module), 메인 보드(main board), 어댑터 카드(adaptor card) 등에 사용되는 인쇄회로기판(printed circuit board, PCB)의 라인 임피던스 정합(impedance matching) 기술에 관한 것이며, 라인 라우팅이 용이하고, 전력 소모를 줄이며, 메탈 손실을 줄일 수 있는 인쇄회로기판을 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 그라운드/파워 플레이트와 그 상부에 라우팅된 신호 라인을 구비한 인쇄회로기판에 있어서, 소자가 실장되는 영역의 상기 신호 라인 하부의 상기 그라운드/파워 플레이트에 라인 임피던스 정합을 위한 홈 - 상기 소자가 실장되는 영역의 상기 신호 라인의 선폭에 비해 좁은 선폭을 가짐 - 을 구비하는 인쇄회로기판이 제공된다. 즉, 본 발명은 인쇄회로기판의 그라운드/파워 플레이트의 소자 실장 영역에 홈을 형성함으로써 홈 상부에 오버랩된 신호 라인의 캐패시턴스를 줄이는 방식으로 그 부분의 라인 임피던스를 증가시키는 기술로써, 라인 임피던스 정합을 위한 신호 라인의 선폭 변화를 최소화하여 라인 라우팅이 용이하고, 전력 소모를 줄이며, 메탈 손실을 줄일 수 있다.
Description
본 발명은 전기 회로 기술에 관한 것으로, 특히 모듈(module), 메인 보드(main board), 어댑터 카드(adaptor card) 등에 사용되는 인쇄회로기판(printed circuit board, PCB)의 라인 임피던스 정합(impedance matching) 기술에 관한 것이다.
임피던스 정합이라 함은 전원과 부하 또는 두 개의 회로를 접속할 경우, 반사 손실이 없도록 양자의 임피던스를 같게 만드는 것으로, 모듈이나 보드 제작시 신호 무결성(signal integrity)을 확보하기 위해서는 임피던스 정합이 필요하다.
첨부된 도면 도 1a는 종래기술에 따른 인쇄회로기판의 사시도이며, 도 1b는 그 평면도이다. 종래기술에 따르면, 그라운드/파워 플레이트(ground/power plate)(10) 상에 라우팅된 신호 라인(11)의 폭이 소자가 실장되지 않는 영역(B)에서는 W1인데 비해 소자가 실장되는 영역(A)에서는 W2로 줄어들었음을 확인할 수 있다. 이 때, 소자가 실장되지 않는 영역(B)의 신호 라인(11)의 임피던스는 Z1이며, 소자가 실장되는 영역(A)의 신호 라인(11)의 임피던스는 Z2로 신호 라인(11) 자체의 임피던스만 비교한다면 임피던스 Z2가 임피던스 Z1에 비해 크다(Z1). 이는 소자가 실장되는 영역(A)에 소자가 실장되면 캐패시턴스가 줄어드는데 따르는 임피던스 저하를 보상하기 위한 것으로, 종래의 임피던스 정합 기술은 이처럼 소자가 실장되지 않는 영역(B)에 대해 실장되는 영역(A)의 신호 라인(11)의 폭을 조절하는 방식을 사용하고 있다.
첨부된 도면 도 2는 소자가 실장된 인쇄회로기판의 평면도로서, 그라운드/파워 플레이트(20) 상에 라우팅된 신호 라인(21)의 폭이 소자(22)가 실장되는 영역에서 줄어든 상태를 나타내고 있으며, 소자(22)가 실장된 상태에서의 라인 임피던스(Z2*)와 소자(22)가 실장되지 않는 영역의 라인 임피던스(Z1)를 일치시켜야만 임피던스 정합이 이루어지게 된다. 미설명 도면 부호 '23'은 소자(22)와 신호 라인(21)의 콘택을 나타낸 것이다.
하기의 수학식 1은 소자(22)가 실장된 상태에서의 라인 임피던스(Z2*)를 정의한 것이다.
여기서, Z2는 소자(22)가 실장되기 전의 라인 임피던스이며, Cd는 소자(22)의 입/출력 캐패시턴스를, Cw는 신호 라인(21)의 캐패시턴스를 각각 나타낸 것이다.
상기 수학식 1을 참조하면, 소자(22)가 실장되기 전의 라인 임피던스(Z2)와 소자의 입/출력 캐패시턴스(Cd)는 상수이기 때문에 임피던스를 정합시키기 위해서는 즉, Z2*=Z1이 되도록 하기 위해서는 신호 라인(21)의 캐패시턴스(Cw)를 조절할 수 밖에 없으며, 이를 위해 종래에는 신호 라인(21)의 폭을 줄이는 방식을 사용해왔던 것이다.
이러한 종래의 라인 임피던스 정합 방식은 여러 가지 문제점을 내포하고 있다. 우선, 라인 임피던스 정합을 위해 신호 라인의 폭을 줄여야 하기 때문에 라인 라우팅(routing)이 어렵게 된다. 한편, 라인 라우팅 마진을 개선하기 위하여 소자가 실장되지 않는 영역의 신호 라인의 폭을 늘리게 되면 라인 임피던스가 필요 이상으로 낮아지며, 이에 따라 동일한 신호 레벨(전압)을 유지하는데 불필요한 전력 소모가 발생하게 된다. 하기의 수학식 2는 전력(P)을 신호 스윙 전압(V)과 라인 임피던스(Z1)로 정의한 것이다.
상기 수학식 2를 참조하면, 신호 라인의 폭을 늘려 라인 임피던스(Z1)가 줄어들면 전력은 증가하게 됨을 확인할 수 있다.
또한, 신호 라인의 폭이 불필요하게 증가하게 되면 라우팅 면적 또한 커지기 때문에 신호 라인의 라우팅시 면적 상의 제한을 받게 된다. 그리고, 라인 임피던스 정합을 위해 소자가 실장되는 영역의 신호 라인의 폭을 줄이면 라인 저항(line resistance) 증가에 따른 메탈 손실(metal loss)이 크게 발생한다. 하기의 수학식 3은 메탈 손실에 의한 감쇠 상수(attenuation constant for metal loss)(α)를 정의한 것이다.
여기서, Rw는 신호 라인 저항을 나타낸 것이다.
결론적으로, 전술한 종래기술의 여러 가지 문제점들은 소자가 실장되는 영역과 소자가 실장되지 않는 영역의 임피던스 정합 방식의 문제로 귀결된다.
본 발명의 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 라인 라우팅이 용이하고, 전력 소모를 줄이며, 메탈 손실을 줄일 수 있는 인쇄회로기판을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래기술에 따른 인쇄회로기판의 사시도 및 평면도.
도 2는 소자가 실장된 인쇄회로기판의 평면도.
도 3a는 본 발명의 일 실시예에 따른 인쇄회로기판의 사시도.
도 3b는 본 발명의 일 실시예에 따른 인쇄회로기판의 평면도.
도 3c는 상기 도 3b의 C-C' 절단면에 따른 단면도.
도 3d는 상기 도 3b의 D-D' 절단면에 따른 단면도.
도 4는 본 발명의 일 실시예에 따라 소자가 실장된 인쇄회로기판의 평면도.
* 도면의 주요 부분에 대한 부호의 설명
40 : 그라운드/파워 플레이트
41 : 신호 라인
42 : 소자
43 : 콘택
44 : 홈
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 그라운드/파워 플레이트와 그 상부에 라우팅된 신호 라인을 구비한 인쇄회로기판에 있어서, 소자가 실장되는 영역의 상기 신호 라인 하부의 상기 그라운드/파워 플레이트에 라인 임피던스 정합을 위한 홈 - 상기 소자가 실장되는 영역의 상기 신호 라인의 선폭에 비해 좁은 선폭을 가짐 - 을 구비하는 인쇄회로기판이 제공된다.
즉, 본 발명은 인쇄회로기판의 그라운드/파워 플레이트의 소자 실장 영역에 홈을 형성함으로써 홈 상부에 오버랩된 신호 라인의 캐패시턴스를 줄이는 방식으로 그 부분의 라인 임피던스를 증가시키는 기술로써, 라인 임피던스 정합을 위한 신호 라인의 선폭 변화를 최소화하여 라인 라우팅이 용이하고, 전력 소모를 줄이며, 메탈 손실을 줄일 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 3a는 본 발명의 일 실시예에 따른 인쇄회로기판의 사시도이며, 도 3b는 그의 평면도이다.
도 3a 및 도 3b를 참조하면, 본 실시예에 따른 인쇄회로기판은 소자가 실장되는 영역(A)과 소자가 실장되지 않는 영역(B)에서 신호 라인(31)의 폭이 W1으로 동일하다. 즉, 신호 라인(31)의 폭의 변화가 없다. 한편, 소자가 실장되는 영역(A)의 신호 라인(31)이 지나가는 그라운드/파워 플레이트(30)에 홈(groove)(32)을 형성하였다.
첨부된 도면 도 3c은 상기 도 3b의 C-C' 절단면에 따른 단면도이며, 도 3d는 상기 도 3d의 D-D' 절단면에 따른 단면도이다.
도 3c에 도시된 바와 같이 그라운드/파워 플레이트(30)에 형성된 홈(32)의 폭(W2)은 신호 라인(31)의 폭(W1)보다 좁게 라우팅하여야 한다. 그리고, 도 3d에 도시된 바와 같이 소자가 실장되지 않는 영역(B)의 그라운드/파워 플레이트(30)에는 종래와 마찬가지로 홈(32)을 형성하지 않는다.
그라운드/파워 플레이트(30) 상의 홈(32)은 주로 캐패시턴스를 감소시켜 신호 라인(31)의 폭을 줄이지 않으면서 소자가 실장되는 영역(A)의 임피던스(Z2)를 증가시키는 역할을 한다.
하기의 수학식 4는 소자가 실장되지 않는 영역(B)의 라인 임피던스(Z1)과 소자가 실장되는 영역(A)의 라인 임피던스(Z2)를 캐패시턴스와 인덕턴스로 정의한 것이다.
Z2=(L2/C2)1/2
여기서, C1, L1은 각각 소자가 실장되지 않는 영역(B)의 캐패시턴스 및 인덕턴스, C2, L2는 각각 소자가 실장되는 영역(A)의 캐패시턴스 및 인덕턴스를 나타낸다.
소자가 실장되는 영역(A)에서는 홈(32)에 의해 신호 라인(32)의 캐패시턴스(C2)가 떨어지게 되며, 인덕턴스(L1)는 같거나 높아지게 된다. 따라서, 상기 수학식 4를 참조하면, 임피던스가 캐패시턴스의 1/2승에 반비례하고, 인덕턴스의 1/2승에 비례한다. 따라서, 소자가 실장되는 영역(A)의 라인 임피던스(Z2)는 소자가 실장되지 않는 영역(B)의 라인 임피던스(Z1)에 비해 높아지게 된다(Z1〈 Z2).
한편, 상기와 같이 인쇄회로기판의 그라운드/파워 플레이트(30) 및 신호 라인(32)을 구현하는 경우, 소자가 실장되는 영역(A)과 소자가 실장되지 않는 영역(B)에서 신호 라인(32)의 폭이 동일하기 때문에 그 라인 저항 역시 동일하게 나타난다. 따라서, 종래의 라인 임피던스 정합 방식에 비해 메탈 손실이 적고, 그에 의한 신호 감쇠 또한 줄어들게 된다. 그리고, 소자가 실장되는 영역(A)의 라인 폭을 줄이지 않아도 되기 때문에 그 부분의 라인 라우팅시 보다 용이하게 라우팅할 수 있게 되며, 같은 이유로 종래와 같이 소자가 실장되지 않는 영역(B)의 임피던스를 필요 이상으로 낮게 가져가야할 이유가 없게 되어 전력 소모를 줄일 수 있는 장점이 있다.
첨부된 도면 도 4는 본 발명의 일 실시예에 따라 소자가 실장된 인쇄회로기판의 평면도로서, 그라운드/파워 플레이트(40) 상에 신호 라인(41)이 라우팅 되어 있으며, 그 라인 폭은 변화가 없다. 콘택(43)을 통해 소자(42)는 신호 라인(41)과 연결되며, 소자(42)가 실장된 영역의 신호 라인(41) 하부의 그라운드/파워 플레이트(40)에는 홈(44)이 형성되어 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 신호 라인의 폭을 변경하지 않고 홈만으로 라인 임피던스 정합을 이루는 경우를 일례로 들어 설명하였으나, 본 발명은 홈의 형성과 함께 신호 라인의 폭을 변경하여 라인 임피던스 정합을 이루는 경우에도 적용되며, 이 경우 라인 폭의 변경 정도를 줄일 수 있어 앞에서 언급한 종래기술에 비해 효과적인 라인 임피던스 정합을 이룰 수 있다.
전술한 본 발명은 다음과 같은 장점을 가진다.
첫째로, 소자가 실장되지 않는 영역의 라인 임피던스를 크게 가져갈 수 있어 전력 소모를 줄일 수 있다. 둘째로, 신호 라인의 폭을 전체적으로 넓히지 않아도 되기 때문에 라우팅이 용이하다. 세째로, 소자가 실장되는 영역의 라인 폭 감소에 따른 라인 저항 증가를 최소화하며, 이에 따라 신호의 감쇠 및 왜곡을 최소화하여 모듈 및 소자의 시그널링 페일을 감소시키고, 동작 주파수를 효과적으로 증가시킬 수 있다.
Claims (5)
- 삭제
- 삭제
- 삭제
- 그라운드/파워 플레이트와 그 상부에 라우팅된 신호 라인을 구비한 인쇄회로기판에 있어서,소자가 실장되는 영역의 상기 신호 라인 하부의 상기 그라운드/파워 플레이트에 라인 임피던스 정합을 위한 홈 - 상기 소자가 실장되는 영역의 상기 신호 라인의 선폭에 비해 좁은 선폭을 가짐 - 을 구비하는 인쇄회로기판.
- 제4항에 있어서,상기 신호 라인은,상기 소자가 실장되지 않는 영역에서 상기 소자가 실장되는 영역에 비해 실질적으로 동일하거나 좁은 선폭을 가지는 것을 특징으로 하는 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0084389A KR100384880B1 (ko) | 2000-12-28 | 2000-12-28 | 인쇄회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0084389A KR100384880B1 (ko) | 2000-12-28 | 2000-12-28 | 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020055038A KR20020055038A (ko) | 2002-07-08 |
KR100384880B1 true KR100384880B1 (ko) | 2003-05-22 |
Family
ID=27687789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0084389A KR100384880B1 (ko) | 2000-12-28 | 2000-12-28 | 인쇄회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100384880B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083136B2 (en) | 2015-02-05 | 2018-09-25 | Samsung Electronics Co., Ltd. | Electronic component, semiconductor package, and electronic device using the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030084511A (ko) * | 2002-04-27 | 2003-11-01 | 삼성전자주식회사 | 타이 바의 부하효과를 보상하는 수단을 구비한 반도체메모리 모듈 |
KR100726458B1 (ko) * | 2006-01-16 | 2007-06-11 | 삼성전자주식회사 | 기판조립체 |
US11019719B2 (en) * | 2019-08-06 | 2021-05-25 | Canon Kabushiki Kaisha | Printed circuit board, printed wiring board, and electronic device |
-
2000
- 2000-12-28 KR KR10-2000-0084389A patent/KR100384880B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083136B2 (en) | 2015-02-05 | 2018-09-25 | Samsung Electronics Co., Ltd. | Electronic component, semiconductor package, and electronic device using the same |
Also Published As
Publication number | Publication date |
---|---|
KR20020055038A (ko) | 2002-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432484A (en) | Connector for communication systems with cancelled crosstalk | |
US4904968A (en) | Circuit board configuration for reducing signal distortion | |
US5488540A (en) | Printed circuit board for reducing noise | |
US7352059B2 (en) | Low loss interconnect structure for use in microelectronic circuits | |
US8049118B2 (en) | Printed circuit board | |
US20060081990A1 (en) | Circuit structure | |
RU2150799C1 (ru) | Печатная плата для штекерных разъемов | |
US5907265A (en) | High-frequency circuit board trace crossing and electronic component therefor | |
US20050001692A1 (en) | Transmission line parasitic element discontinuity cancellation | |
JP2006352347A (ja) | 高周波伝送線路 | |
US5731960A (en) | Low inductance decoupling capacitor arrangement | |
US20040016569A1 (en) | Add-in card edge-finger design/stackup to optimize connector performance | |
KR100384880B1 (ko) | 인쇄회로기판 | |
US7106145B2 (en) | Signal transmission structure having salients aligned with non-reference regions | |
US20080042775A1 (en) | Design for transmission line on over split plane structure | |
US7002432B2 (en) | Signal transmission structure | |
US6934163B2 (en) | Capacitor for dram connector | |
US6515563B2 (en) | Print board and electronic device equipped with the print board | |
WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
JP4190606B2 (ja) | 集積回路における経路配線 | |
JP7456516B2 (ja) | 信号電源分離回路が構成される多層回路基板 | |
KR100505641B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
JP2001257509A (ja) | マイクロストリップライン | |
US5291072A (en) | Crosstalk-reduced transmission device | |
KR100329771B1 (ko) | 옵션용 라인과 함께 디자인된 집적회로의 메탈라인 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |