JP4190606B2 - 集積回路における経路配線 - Google Patents
集積回路における経路配線 Download PDFInfo
- Publication number
- JP4190606B2 JP4190606B2 JP33961297A JP33961297A JP4190606B2 JP 4190606 B2 JP4190606 B2 JP 4190606B2 JP 33961297 A JP33961297 A JP 33961297A JP 33961297 A JP33961297 A JP 33961297A JP 4190606 B2 JP4190606 B2 JP 4190606B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- logic block
- routing
- layer
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、超大規模集積回路（ＶＬＳＩ）の設計及び製造に関するものであり、とりわけ、集積回路の論理ブロック間における改良された経路配線に関するものである。
【０００２】
【従来の技術】
集積回路を設計する場合、論理ブロックは、集積回路上に配置される。論理ブロック間の領域は、経路配線チャネルとして利用される。経路配線チャネル内には、電力信号、接地信号、クロック信号、及び、各種データ信号を伝送する導電性線路が配置される。これらの信号は、論理ブロックに対して経路配線される。
【０００３】
経路配線チャネルは、一般に、いくつかの金属層を備えている。基板から最も遠い上部層は、最も導電性が高く、一般に、電力信号及び接地信号の分配に利用される。基板により近い下方の層は、一般に、データ信号の経路配線に利用される。これら下方層は、上部層よりも導電性が低い。
【０００４】
経路配線層の一般的な割り当てに関する問題の１つは、クリティカル信号の中には、設計の目標周波数を満たさないものもあり得るという点である。これを取り扱う方法の１つは、これらのクリティカルな信号を上部層に流れるように「促す」ことである。しかし、この解決案には、いくつかの欠点がある。例えば、上部層は、一般に、電力信号及び接地信号のために予約されているので、クリティカル信号を上部層に流すのは、電力信号及び接地信号のために上部層を予約する一般規則に対する例外である。この例外を実施すると、実施コストが増大する可能性がある。また、上部層へと促されるクリティカル信号が下方層の信号のすぐ上に位置することになると、クロストークとしても知られる、過剰な結合ノイズが生じる可能性があるので、そうならないように注意しなければならない。
【０００５】
【発明が解決しようとする課題】
本発明は、経路配線チャネル内においてデータ信号、電力信号、及び、接地信号の経路配線を効率良く行うための方法および装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の望ましい実施例によれば、第１の論理ブロックと第２の論理ブロックとの間の経路配線チャネル内において、信号の経路配線が行われる。電力導体によって伝送される電力信号は、経路配線チャネルの底部層の一部として経路配線される。底部層は、集積回路用基板の上方に位置している。接地導体によって伝送される接地信号は、やはり、経路配線チャネルの底部層の一部として経路配線される。データ線路は、経路配線チャネルの上部層において経路配線される。データ線路は、経路配線チャネル内においてデータ信号を伝送する。接続線路は、経路配線チャネルの中間層内において経路配線される。中間層は、経路配線チャネルの底部層と経路配線チャネルの上部層の間に位置している。接続線路によって、上部層におけるデータ線路のサブセット、底部層における接地導体、及び、底部層における電力導体が第１の論理ブロック及び第２の論理ブロックに接続される。
【０００７】
望ましい実施例の１つでは、経路配線チャネルの上部層に、クロック信号を伝送するクロック線路、接地信号を伝送する接地線路、及び、電力信号を伝送する電力線路も含まれている。中間層の第１の接続線路によって、上部層の接地線路が底部層の接地導体に接続される。中間層の第２の接続線路によって、上部層の電力線路が底部層の電力導体に接続される。
【０００８】
本発明の代替実施例の場合、データ線路は、経路配線チャネルの中間層において経路配線される。接続線路は、経路配線チャネルの上部層内において経路配線される。接続線路によって、上部層のデータ線路のサブセットが第１の論理ブロック及び第２の論理ブロックに接続される。この実施例の場合、経路配線チャネルの中間層には、クロック信号を伝送するクロック線路、接地信号を伝送する接地線路、及び、電力信号を伝送する電力線路を含むことも可能である。経路配線チャネルのそれぞれのポイントにおいて、中間層の接地線路が、底部層の接地導体に接続され、中間層の電力線路が、底部層の電力導体に接続される。
【０００９】
本発明によれば、経路配線チャネル内においてデータ信号、電力信号、及び、接地信号の経路配線を行うための効率がよく、有効な方法が得られる。
【００１０】
【実施例】
図１には、本発明の望ましい実施例による経路配線チャネルにおけるサンプル底部層の平面図が示されている。経路配線チャネルは、論理ブロック１１と論理ブロック１２の間を矢印１５の方向に延びている。底部層は、電力（ＶＤＤ）導体１３による電力信号の伝送、及び、接地（ＧＮＤ）導体１４による接地信号の伝送専用である。
【００１１】
図２には、本発明の望ましい実施例による経路配線チャネルにおけるサンプル中間層の平面図が示されている。中間層は、底部チャネル層における電力（ＶＤＤ）導体１３と接地信号、及び、上部チャネル層におけるデータ線路とクロック線路を論理ブロック１１及び論理ブロック１２に接続するために利用される。中間層は、底部チャネル層における電力（ＶＤＤ）導体１３と接地（ＧＮＤ）導体１４を、それぞれ、上部チャネル層内の電力線路及びデータ線路に接続するためにも利用される。図２に示すように、接続線路３１、接続線路３２、接続線路３３、接続線路３４、接続線路３５、接続線路３６、接続線路３７、接続線路３８、接続線路３９、接続線路４０、接続線路４１は、経路配線チャネルの中間層内に含まれている。
【００１２】
図３には、本発明の望ましい実施例による経路配線チャネル内におけるサンプル上部層の平面図が示されている。上部層は、主としてデータ信号に利用される。これらのデータ信号は、経路配線データ線路２１及び経路配線データ線路２２によって伝送される。さらに、クロック線路２４が、上部経路配線チャネル層において経路配線される。また、図３に示す本発明の実施例の場合、接地（ＧＮＤ）線路２３及び電力（ＶＤＤ）線路２５は、経路配線チャネルの上部層に含まれている。
【００１３】
図４には、３層経路配線チャネルの平面図が示されており、全ての層が提示されている。図４から明らかなように、接続線路３１は、論理ブロック１１と接地線路２３を接続する。接続線路３２、接続線路３３、及び、接続線路３５は、それぞれ、論理ブロック１１と経路配線データ線路２２の１つにおけるデータ信号を接続する。接続線路３４は、論理ブロック１１とクロック線路２４を接続する。接続線路３６は、接地線路２３と接地導体１４を接続する。接続線路３７は、電力線路２５と電力導体１３を接続する。接続線路３８は、論理ブロック１２と接地導体１４を接続する。接続線路３９は、論理ブロック１２とクロック線路２４を接続する。接続線路４０は、論理ブロック１２と経路配線データ線路２１の１つにおけるデータ信号を接続する。接続線路４１は、論理ブロック１２と電力線路２５を接続する。コネクタは、経路配線チャネルの異なる層に配置されたコネクタ線路間を電気的接続するために利用される。
【００１４】
図５には、論理ブロック１１と論理ブロック１２の間の経路配線チャネルを見おろす側面図が示されている。電力導体１３及び接地導体１４は、図示のように、経路配線チャネルの底部層に位置している。中間層の接続線路は、接続線路５１によって表されている。データ線路２１、データ線路２２、クロック線路２４、接地（ＧＮＤ）線路２３、及び、電力（ＶＤＤ）線路２５は、図示のように、経路配線チャネルの上部層に位置している。
【００１５】
図６には、接続線路が上部層に配置された、本発明の代替実施例が示されている。この実施例の場合、図６には、論理ブロック６１と論理ブロック６２の間の経路配線チャネルを見おろす側面図が示されている。電力導体６３及び接地導体６４は、図示のように、経路配線チャネルの底部層に位置している。データ線路７１、データ線路７２、電力（ＶＤＤ）線路７３、クロック線路７４、及び、接地（ＧＮＤ）線路７５は、図示のように、経路配線チャネルの中間層に位置している。上部層の接続線路は、接続線路８１によって表されている。経路配線チャネル内のそれぞれの位置において、電力線路７３は、電力導体６３に接続され、接地線路７５は、接地導体６４に接続される。
【００１６】
以上の論考では、本発明の典型的な方法及び実施例が示されただけである。当該技術の熟練者には明らかなように、本発明は、その精神または本質的な特性を逸脱することなく、他の特定の形態で実施することも可能である。従って、本発明の開示は、付属の請求項に記載された本発明の範囲の例証を意図したものであって、その制限を意図したものではない。
【００１７】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００１８】
[実施態様１]
第１の論理ブロック（１１）と、
第２の論理ブロック（１２）と、
前記第１の論理ブロック（１１）と前記第２の論理ブロック（１２）との間に配置された経路配線チャネル（１５）であって、集積回路用基板の上方に配置され、電力信号を伝送する電力導体（１３）と接地信号を伝送する接地導体（１４）とを有する底部層と、前記底部層の上方に配置され、前記第１の論理ブロック（１１）と前記第２の論理ブロック（１２）とへの接続を行う接続線路（３１〜３５、３８〜４１）を有する中間層と、前記中間層の上方に配置され、前記経路配線チャネル（１５）内においてデータ信号を伝送するデータ線路（２１、２２）を有する上部層と、を有する経路配線チャネル（１５）と、
を備えて成る集積回路。
【００１９】
[実施態様２]
前記上部層が、クロック信号を伝送するクロック線路（２４）をさらに備えて成ることを特徴とする、実施態様１に記載の集積回路。
【００２０】
[実施態様３]
前記上部層が、
前記接地信号を伝送する接地線路（２３）と、
前記電力信号を伝送する電力線路（２５）と、
をさらに備えて成ることを特徴とする、実施態様１に記載の集積回路。
【００２１】
[実施態様４]
前記中間層の第１の接続線路（３６）によって、前記上部層の接地線路（２３）が前記底部層の接地導体（１４）に接続され、
前記中間層の第２の接続線路（３７）によって、前記上部層の電力線路（２５）が前記底部層の電力導体（１３）に接続されることを特徴とする、実施態様３に記載の集積回路。
【００２２】
[実施態様５]
第１の論理ブロック（１１）と第２の論理ブロック（１２）との間の経路配線チャネル（１５）内において信号の経路配線を行うための方法であって、
(a) 集積回路用基板の上方に配置された、前記経路配線チャネル（１５）の底部層の一部として、電力導体（１３）によって伝送される電力信号の経路配線を行うステップと、
(b) 前記経路配線チャネル（１５）の底部層の一部として、接地導体（１４）によって伝送される接地信号の経路配線を行うステップと、
(c) 前記経路配線チャネル（１５）の上部層において、該経路配線チャネル（１５）内でデータ信号を伝送するデータ線路（２１、２２）を経路配線するステップと、
(d) 前記経路配線チャネル（１５）の底部層と該経路配線チャネル（１５）の上部層との間にある中間層内において、前記上部層のデータ線路（２１、２２）のサブセットと、前記底部層の接地導体（１４）と、該底部層の電力導体（１３）とを前記第１の論理ブロック（１１）と前記第２の論理ブロック（１２）とに接続する接続線路（３１〜３５、３８〜４１）の経路配線を行うステップと、
を備えて成る方法。
【００２３】
[実施態様６]
前記ステップ（ｃ）に、前記経路配線チャネル（１５）の上部層内において、クロック信号を伝送するクロック線路（２４）の経路配線を行うステップが含まれていることを特徴とする、実施態様５に記載の方法。
【００２４】
[実施態様７]
前記ステップ（ｃ）に、
前記経路配線チャネル（１５）の上部層内において、前記接地信号を伝送する接地線路（２３）の経路配線を行うサブステップと、
前記経路配線チャネル（１５）の上部層内において、前記電力信号を伝送する電力線路（２５）の経路配線を行うサブステップと、
が含まれていることを特徴とする、実施態様５に記載の方法。
【００２５】
[実施態様８]
前記ステップ（ｄ）に、
前記中間層において、前記上部層の接地線路（２３）を前記底部層の接地導体（１４）に接続する第１の接続線路（３６）の経路配線を行うサブステップと、前記中間層において、前記上部層の電力線路（２５）を前記底部層の電力導体（１３）に接続する第２の接続線路（３７）の経路配線を行うサブステップと、が含まれていることを特徴とする、実施態様７に記載の方法。
【００２６】
【発明の効果】
以上説明したように、本発明を用いることにより、経路配線チャネル内においてデータ信号、電力信号、及び、接地信号の経路配線を効率よく、有効に行うことができる。
【図面の簡単な説明】
【図１】本発明の望ましい実施例による経路配線チャネルにおけるサンプル底部層の平面図である。
【図２】本発明の望ましい実施例による経路配線チャネルにおけるサンプル中間層の平面図である。
【図３】本発明の望ましい実施例による経路配線チャネル内におけるサンプル上部層の平面図である。
【図４】本発明の望ましい実施例による３層経路配線チャネルの平面図である。
【図５】本発明の望ましい実施例による３層経路配線チャネルの側面図である。
【図６】本発明の望ましい代替実施例による３層経路配線チャネルの側面図である。
【符号の説明】
１１：論理ブロック
１２：論理ブロック
１３：電力導体
１４：接地導体
２１：経路配線データ線路
２２：経路配線データ線路
２３：接地線路
２４：クロック線路
２５：電力線路
３１：接続線路
３２：接続線路
３３：接続線路
３４：接続線路
３５：接続線路
３６：接続線路
３７：接続線路
３８：接続線路
３９：接続線路
４０：接続線路
４１：接続線路
５１：接続線路
６１：論理ブロック
６２：論理ブロック
６３：電力導体
６４：接地導体
７１：データ線路
７２：データ線路
７３：電力線路
７４：接地線路
８１：接続線路
【産業上の利用分野】
本発明は、超大規模集積回路（ＶＬＳＩ）の設計及び製造に関するものであり、とりわけ、集積回路の論理ブロック間における改良された経路配線に関するものである。
【０００２】
【従来の技術】
集積回路を設計する場合、論理ブロックは、集積回路上に配置される。論理ブロック間の領域は、経路配線チャネルとして利用される。経路配線チャネル内には、電力信号、接地信号、クロック信号、及び、各種データ信号を伝送する導電性線路が配置される。これらの信号は、論理ブロックに対して経路配線される。
【０００３】
経路配線チャネルは、一般に、いくつかの金属層を備えている。基板から最も遠い上部層は、最も導電性が高く、一般に、電力信号及び接地信号の分配に利用される。基板により近い下方の層は、一般に、データ信号の経路配線に利用される。これら下方層は、上部層よりも導電性が低い。
【０００４】
経路配線層の一般的な割り当てに関する問題の１つは、クリティカル信号の中には、設計の目標周波数を満たさないものもあり得るという点である。これを取り扱う方法の１つは、これらのクリティカルな信号を上部層に流れるように「促す」ことである。しかし、この解決案には、いくつかの欠点がある。例えば、上部層は、一般に、電力信号及び接地信号のために予約されているので、クリティカル信号を上部層に流すのは、電力信号及び接地信号のために上部層を予約する一般規則に対する例外である。この例外を実施すると、実施コストが増大する可能性がある。また、上部層へと促されるクリティカル信号が下方層の信号のすぐ上に位置することになると、クロストークとしても知られる、過剰な結合ノイズが生じる可能性があるので、そうならないように注意しなければならない。
【０００５】
【発明が解決しようとする課題】
本発明は、経路配線チャネル内においてデータ信号、電力信号、及び、接地信号の経路配線を効率良く行うための方法および装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の望ましい実施例によれば、第１の論理ブロックと第２の論理ブロックとの間の経路配線チャネル内において、信号の経路配線が行われる。電力導体によって伝送される電力信号は、経路配線チャネルの底部層の一部として経路配線される。底部層は、集積回路用基板の上方に位置している。接地導体によって伝送される接地信号は、やはり、経路配線チャネルの底部層の一部として経路配線される。データ線路は、経路配線チャネルの上部層において経路配線される。データ線路は、経路配線チャネル内においてデータ信号を伝送する。接続線路は、経路配線チャネルの中間層内において経路配線される。中間層は、経路配線チャネルの底部層と経路配線チャネルの上部層の間に位置している。接続線路によって、上部層におけるデータ線路のサブセット、底部層における接地導体、及び、底部層における電力導体が第１の論理ブロック及び第２の論理ブロックに接続される。
【０００７】
望ましい実施例の１つでは、経路配線チャネルの上部層に、クロック信号を伝送するクロック線路、接地信号を伝送する接地線路、及び、電力信号を伝送する電力線路も含まれている。中間層の第１の接続線路によって、上部層の接地線路が底部層の接地導体に接続される。中間層の第２の接続線路によって、上部層の電力線路が底部層の電力導体に接続される。
【０００８】
本発明の代替実施例の場合、データ線路は、経路配線チャネルの中間層において経路配線される。接続線路は、経路配線チャネルの上部層内において経路配線される。接続線路によって、上部層のデータ線路のサブセットが第１の論理ブロック及び第２の論理ブロックに接続される。この実施例の場合、経路配線チャネルの中間層には、クロック信号を伝送するクロック線路、接地信号を伝送する接地線路、及び、電力信号を伝送する電力線路を含むことも可能である。経路配線チャネルのそれぞれのポイントにおいて、中間層の接地線路が、底部層の接地導体に接続され、中間層の電力線路が、底部層の電力導体に接続される。
【０００９】
本発明によれば、経路配線チャネル内においてデータ信号、電力信号、及び、接地信号の経路配線を行うための効率がよく、有効な方法が得られる。
【００１０】
【実施例】
図１には、本発明の望ましい実施例による経路配線チャネルにおけるサンプル底部層の平面図が示されている。経路配線チャネルは、論理ブロック１１と論理ブロック１２の間を矢印１５の方向に延びている。底部層は、電力（ＶＤＤ）導体１３による電力信号の伝送、及び、接地（ＧＮＤ）導体１４による接地信号の伝送専用である。
【００１１】
図２には、本発明の望ましい実施例による経路配線チャネルにおけるサンプル中間層の平面図が示されている。中間層は、底部チャネル層における電力（ＶＤＤ）導体１３と接地信号、及び、上部チャネル層におけるデータ線路とクロック線路を論理ブロック１１及び論理ブロック１２に接続するために利用される。中間層は、底部チャネル層における電力（ＶＤＤ）導体１３と接地（ＧＮＤ）導体１４を、それぞれ、上部チャネル層内の電力線路及びデータ線路に接続するためにも利用される。図２に示すように、接続線路３１、接続線路３２、接続線路３３、接続線路３４、接続線路３５、接続線路３６、接続線路３７、接続線路３８、接続線路３９、接続線路４０、接続線路４１は、経路配線チャネルの中間層内に含まれている。
【００１２】
図３には、本発明の望ましい実施例による経路配線チャネル内におけるサンプル上部層の平面図が示されている。上部層は、主としてデータ信号に利用される。これらのデータ信号は、経路配線データ線路２１及び経路配線データ線路２２によって伝送される。さらに、クロック線路２４が、上部経路配線チャネル層において経路配線される。また、図３に示す本発明の実施例の場合、接地（ＧＮＤ）線路２３及び電力（ＶＤＤ）線路２５は、経路配線チャネルの上部層に含まれている。
【００１３】
図４には、３層経路配線チャネルの平面図が示されており、全ての層が提示されている。図４から明らかなように、接続線路３１は、論理ブロック１１と接地線路２３を接続する。接続線路３２、接続線路３３、及び、接続線路３５は、それぞれ、論理ブロック１１と経路配線データ線路２２の１つにおけるデータ信号を接続する。接続線路３４は、論理ブロック１１とクロック線路２４を接続する。接続線路３６は、接地線路２３と接地導体１４を接続する。接続線路３７は、電力線路２５と電力導体１３を接続する。接続線路３８は、論理ブロック１２と接地導体１４を接続する。接続線路３９は、論理ブロック１２とクロック線路２４を接続する。接続線路４０は、論理ブロック１２と経路配線データ線路２１の１つにおけるデータ信号を接続する。接続線路４１は、論理ブロック１２と電力線路２５を接続する。コネクタは、経路配線チャネルの異なる層に配置されたコネクタ線路間を電気的接続するために利用される。
【００１４】
図５には、論理ブロック１１と論理ブロック１２の間の経路配線チャネルを見おろす側面図が示されている。電力導体１３及び接地導体１４は、図示のように、経路配線チャネルの底部層に位置している。中間層の接続線路は、接続線路５１によって表されている。データ線路２１、データ線路２２、クロック線路２４、接地（ＧＮＤ）線路２３、及び、電力（ＶＤＤ）線路２５は、図示のように、経路配線チャネルの上部層に位置している。
【００１５】
図６には、接続線路が上部層に配置された、本発明の代替実施例が示されている。この実施例の場合、図６には、論理ブロック６１と論理ブロック６２の間の経路配線チャネルを見おろす側面図が示されている。電力導体６３及び接地導体６４は、図示のように、経路配線チャネルの底部層に位置している。データ線路７１、データ線路７２、電力（ＶＤＤ）線路７３、クロック線路７４、及び、接地（ＧＮＤ）線路７５は、図示のように、経路配線チャネルの中間層に位置している。上部層の接続線路は、接続線路８１によって表されている。経路配線チャネル内のそれぞれの位置において、電力線路７３は、電力導体６３に接続され、接地線路７５は、接地導体６４に接続される。
【００１６】
以上の論考では、本発明の典型的な方法及び実施例が示されただけである。当該技術の熟練者には明らかなように、本発明は、その精神または本質的な特性を逸脱することなく、他の特定の形態で実施することも可能である。従って、本発明の開示は、付属の請求項に記載された本発明の範囲の例証を意図したものであって、その制限を意図したものではない。
【００１７】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００１８】
[実施態様１]
第１の論理ブロック（１１）と、
第２の論理ブロック（１２）と、
前記第１の論理ブロック（１１）と前記第２の論理ブロック（１２）との間に配置された経路配線チャネル（１５）であって、集積回路用基板の上方に配置され、電力信号を伝送する電力導体（１３）と接地信号を伝送する接地導体（１４）とを有する底部層と、前記底部層の上方に配置され、前記第１の論理ブロック（１１）と前記第２の論理ブロック（１２）とへの接続を行う接続線路（３１〜３５、３８〜４１）を有する中間層と、前記中間層の上方に配置され、前記経路配線チャネル（１５）内においてデータ信号を伝送するデータ線路（２１、２２）を有する上部層と、を有する経路配線チャネル（１５）と、
を備えて成る集積回路。
【００１９】
[実施態様２]
前記上部層が、クロック信号を伝送するクロック線路（２４）をさらに備えて成ることを特徴とする、実施態様１に記載の集積回路。
【００２０】
[実施態様３]
前記上部層が、
前記接地信号を伝送する接地線路（２３）と、
前記電力信号を伝送する電力線路（２５）と、
をさらに備えて成ることを特徴とする、実施態様１に記載の集積回路。
【００２１】
[実施態様４]
前記中間層の第１の接続線路（３６）によって、前記上部層の接地線路（２３）が前記底部層の接地導体（１４）に接続され、
前記中間層の第２の接続線路（３７）によって、前記上部層の電力線路（２５）が前記底部層の電力導体（１３）に接続されることを特徴とする、実施態様３に記載の集積回路。
【００２２】
[実施態様５]
第１の論理ブロック（１１）と第２の論理ブロック（１２）との間の経路配線チャネル（１５）内において信号の経路配線を行うための方法であって、
(a) 集積回路用基板の上方に配置された、前記経路配線チャネル（１５）の底部層の一部として、電力導体（１３）によって伝送される電力信号の経路配線を行うステップと、
(b) 前記経路配線チャネル（１５）の底部層の一部として、接地導体（１４）によって伝送される接地信号の経路配線を行うステップと、
(c) 前記経路配線チャネル（１５）の上部層において、該経路配線チャネル（１５）内でデータ信号を伝送するデータ線路（２１、２２）を経路配線するステップと、
(d) 前記経路配線チャネル（１５）の底部層と該経路配線チャネル（１５）の上部層との間にある中間層内において、前記上部層のデータ線路（２１、２２）のサブセットと、前記底部層の接地導体（１４）と、該底部層の電力導体（１３）とを前記第１の論理ブロック（１１）と前記第２の論理ブロック（１２）とに接続する接続線路（３１〜３５、３８〜４１）の経路配線を行うステップと、
を備えて成る方法。
【００２３】
[実施態様６]
前記ステップ（ｃ）に、前記経路配線チャネル（１５）の上部層内において、クロック信号を伝送するクロック線路（２４）の経路配線を行うステップが含まれていることを特徴とする、実施態様５に記載の方法。
【００２４】
[実施態様７]
前記ステップ（ｃ）に、
前記経路配線チャネル（１５）の上部層内において、前記接地信号を伝送する接地線路（２３）の経路配線を行うサブステップと、
前記経路配線チャネル（１５）の上部層内において、前記電力信号を伝送する電力線路（２５）の経路配線を行うサブステップと、
が含まれていることを特徴とする、実施態様５に記載の方法。
【００２５】
[実施態様８]
前記ステップ（ｄ）に、
前記中間層において、前記上部層の接地線路（２３）を前記底部層の接地導体（１４）に接続する第１の接続線路（３６）の経路配線を行うサブステップと、前記中間層において、前記上部層の電力線路（２５）を前記底部層の電力導体（１３）に接続する第２の接続線路（３７）の経路配線を行うサブステップと、が含まれていることを特徴とする、実施態様７に記載の方法。
【００２６】
【発明の効果】
以上説明したように、本発明を用いることにより、経路配線チャネル内においてデータ信号、電力信号、及び、接地信号の経路配線を効率よく、有効に行うことができる。
【図面の簡単な説明】
【図１】本発明の望ましい実施例による経路配線チャネルにおけるサンプル底部層の平面図である。
【図２】本発明の望ましい実施例による経路配線チャネルにおけるサンプル中間層の平面図である。
【図３】本発明の望ましい実施例による経路配線チャネル内におけるサンプル上部層の平面図である。
【図４】本発明の望ましい実施例による３層経路配線チャネルの平面図である。
【図５】本発明の望ましい実施例による３層経路配線チャネルの側面図である。
【図６】本発明の望ましい代替実施例による３層経路配線チャネルの側面図である。
【符号の説明】
１１：論理ブロック
１２：論理ブロック
１３：電力導体
１４：接地導体
２１：経路配線データ線路
２２：経路配線データ線路
２３：接地線路
２４：クロック線路
２５：電力線路
３１：接続線路
３２：接続線路
３３：接続線路
３４：接続線路
３５：接続線路
３６：接続線路
３７：接続線路
３８：接続線路
３９：接続線路
４０：接続線路
４１：接続線路
５１：接続線路
６１：論理ブロック
６２：論理ブロック
６３：電力導体
６４：接地導体
７１：データ線路
７２：データ線路
７３：電力線路
７４：接地線路
８１：接続線路
Claims (3)
- 第１の論理ブロックと、第２の論理ブロックと、前記第１の論理ブロックと前記第２の論理ブロックとの間に配置された３層構造の経路配線チャネルを備え、
前記経路配線チャネルは、
集積回路用基板の上に配置され、電力信号を伝送する電力導体と接地信号を伝送する接地導体とを有する底部層と、
前記底部層の上に配置され、前記第１の論理ブロックと前記第２の論理ブロックとへの接続を行う接続線路を有する中間層と、
前記中間層の上に配置され、前記経路配線チャネル内においてデータ信号を伝送するデータ線路と前記接地信号を伝送する接地線路と前記電力信号を伝送する電力線路とを有する上部層とを備える、集積回路。 - 集積回路の一部である第１の論理ブロックと第２の論理ブロックとの間の経路配線チャネル内において信号の経路配線を行うための方法であって、
（ａ） 集積回路用基板の上に配置された、前記経路配線チャネルの底部層の一部として、電力導体によって伝送される電力信号の経路配線を行うステップと、
（ｂ） 前記経路配線チャネルの底部層の一部として、接地導体によって伝送される接地信号の経路配線を行うステップと、
（ｃ） 前記経路配線チャネルの上部層において、該経路配線チャネル内でデータ信号を伝送するデータ線路を経路配線するステップと、
（ｄ） 前記経路配線チャネルの底部層と該経路配線チャネルの上部層との間にある中間層内において、前記上部層のデータ線路のサブセットと、前記底部層の接地導体と、該底部層の電力導体とを前記第１の論理ブロックと前記第２の論理ブロックとに接続する接続線路の経路配線を行うステップと
を含み、
前記ステップ（ｃ）は、前記経路配線チャネルの上部層内において、前記接地信号を伝送する接地線路の経路配線を行うサブステップと、前記経路配線チャネルの上部層内において、前記電力信号を伝送する電力線路の経路配線を行うサブステップとを含む、方法。 - 第１の論理ブロックと、第２の論理ブロックと、前記第１の論理ブロックと前記第２の論理ブロックとの間に配置された３層構造の経路配線チャネルとを備え、
前記経路配線チャネルは、
集積回路用基板の上に配置され、電力信号を伝送する電力導体と接地信号を伝送する接地導体とを有する底部層と、
前記底部層の上に配置され、前記経路配線チャネル内においてデータ信号を伝送するデータ線路と前記接地信号を伝送する接地線路と前記電力信号を伝送する電力線路とを有する中間層と、
前記中間層の上に配置され、前記第１の論理ブロックへと接続されている中間層のデータ線路と前記第２の論理ブロックとの間の接続を行う接続線路を有する上部層とを備える、集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US763,501 | 1996-12-11 | ||
| US08/763,501 US5894142A (en) | 1996-12-11 | 1996-12-11 | Routing for integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178101A JPH10178101A (ja) | 1998-06-30 |
| JP4190606B2 true JP4190606B2 (ja) | 2008-12-03 |
Family
ID=25068003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33961297A Expired - Fee Related JP4190606B2 (ja) | 1996-12-11 | 1997-12-10 | 集積回路における経路配線 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5894142A (ja) |
| JP (1) | JP4190606B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568075B1 (ko) * | 1996-11-26 | 2006-10-24 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체집적회로장치 |
| JPH1140736A (ja) * | 1997-07-16 | 1999-02-12 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JP2000077609A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| JP5296963B2 (ja) * | 2005-12-21 | 2013-09-25 | エルピーダメモリ株式会社 | 多層配線半導体集積回路、半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270330A (ja) * | 1988-04-22 | 1989-10-27 | Seiko Epson Corp | マスター・スライス方式集積回路装置 |
| JPH0727968B2 (ja) * | 1988-12-20 | 1995-03-29 | 株式会社東芝 | 半導体集積回路装置 |
| JPH0329342A (ja) * | 1989-06-26 | 1991-02-07 | Toshiba Corp | 半導体装置 |
| US5742099A (en) * | 1994-09-29 | 1998-04-21 | Intel Corporation | Power bus for an integrated circuit including end-to-end arranged segments providing power and ground |
-
1996
- 1996-12-11 US US08/763,501 patent/US5894142A/en not_active Expired - Lifetime
-
1997
- 1997-12-10 JP JP33961297A patent/JP4190606B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5894142A (en) | 1999-04-13 |
| JPH10178101A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904968A (en) | Circuit board configuration for reducing signal distortion | |
| US5508938A (en) | Special interconnect layer employing offset trace layout for advanced multi-chip module packages | |
| US7326856B2 (en) | Multi-layer wiring board | |
| US7454833B2 (en) | High performance chip carrier substrate | |
| US6903390B2 (en) | Single metal programmability in a customizable integrated circuit device | |
| US6479765B2 (en) | Vialess printed circuit board | |
| US7217889B1 (en) | System and method for reducing crosstalk between vias in a printed circuit board | |
| JPH10189823A (ja) | 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法 | |
| US6114903A (en) | Layout architecture for core I/O buffer | |
| US20020108240A1 (en) | Low cost and high speed 3 load printed wiring board bus topology | |
| JP4190606B2 (ja) | 集積回路における経路配線 | |
| US4860166A (en) | Integrated circuit termination device | |
| JP4371766B2 (ja) | プリント配線板 | |
| EP0837503A2 (en) | Reference plane metallization on an integrated circuit | |
| US4903116A (en) | Integrated semiconductor circuit having a multilayer wiring | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| US5291072A (en) | Crosstalk-reduced transmission device | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| JPS59144190A (ja) | 超伝導回路用実装基板 | |
| JPS59197189A (ja) | プリント板及びｌｓｉの端子割付方式 | |
| JPH06132622A (ja) | 半導体装置等における捩じれ多層配線の形成法 | |
| JPS5935010Y2 (ja) | プリント基板収納装置 | |
| EP0933716A3 (en) | Design method of routing signal lines between circuit blocks for equalizing characteristics of circuit blocks and semiconductor integrated circuit device designed therethrough | |
| JP2000252780A (ja) | 終端回路 | |
| JPS6298641A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |