JPS59144190A - 超伝導回路用実装基板 - Google Patents
超伝導回路用実装基板Info
- Publication number
- JPS59144190A JPS59144190A JP58018034A JP1803483A JPS59144190A JP S59144190 A JPS59144190 A JP S59144190A JP 58018034 A JP58018034 A JP 58018034A JP 1803483 A JP1803483 A JP 1803483A JP S59144190 A JPS59144190 A JP S59144190A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- wiring
- layers
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
との発明は超伝導集積回路チップ、よシ詳しく；喰、基
板上にジョセフソン接合、超伝導体線路、ム抗体等を集
積化してなるチップを塔載する実装点板に関するもので
ある。
板上にジョセフソン接合、超伝導体線路、ム抗体等を集
積化してなるチップを塔載する実装点板に関するもので
ある。
従来、超伝導体集積回路（以下Ｊ−ＪＩＣと略す）を。
塔載する基板としては、第１図に示すように絶”縁１体
基板１１上ｄ、一層の配線用にパターン化され′た超伝
導体層１２を配する構造を有していた。
基板１１上ｄ、一層の配線用にパターン化され′た超伝
導体層１２を配する構造を有していた。
一方Ｊ−ＪＩＣの機能が複雑化し、またよシ多数個のＪ
−ＪＩＣが実装基板上に塔載されるようになると、実装
基板上の配線も複雑化してくる。
−ＪＩＣが実装基板上に塔載されるようになると、実装
基板上の配線も複雑化してくる。
配線の複雑化に対処する最も簡便な方法は、第２図に示
すように、絶縁体基板２１、絶縁体層２３、相互に分離
された多層の、配線用にパターン化された超伝導体層２
２．２３配した実装基板を用いることである。
すように、絶縁体基板２１、絶縁体層２３、相互に分離
された多層の、配線用にパターン化された超伝導体層２
２．２３配した実装基板を用いることである。
Ｊ−、ＤＣのような超高速で動作する集積回路チップを
塔載する実装基板上の信号伝播に関しては、インピーダ
ンス不連続部における反射及び配線間のクロストークが
充分小さなものとする必要がある。上記のような単純な
多層配線化では、線路インピーダンスが、実装基板上で
、一定とする事は困難であシ、また誘導性又は容量性の
結合によるクロストークを防止することが困難であった
。
塔載する実装基板上の信号伝播に関しては、インピーダ
ンス不連続部における反射及び配線間のクロストークが
充分小さなものとする必要がある。上記のような単純な
多層配線化では、線路インピーダンスが、実装基板上で
、一定とする事は困難であシ、また誘導性又は容量性の
結合によるクロストークを防止することが困難であった
。
この発明の目的は従来の実装基板及びこれの単純なる拡
張である多層実装基板の有する欠点を解決せしめた超伝
導回路用実装基板を提供することにある。
張である多層実装基板の有する欠点を解決せしめた超伝
導回路用実装基板を提供することにある。
この発明によれば、絶縁体基板上に配線用にノくターン
化された多層の超伝導体層を配して力る実装基板におい
て、上記配線用超伝導体層間に絶縁体層−″超伝導体層
−絶縁体層なる構成の分離層が介、在していることを特
徴とする超伝導回路用実装基板が得られる。
化された多層の超伝導体層を配して力る実装基板におい
て、上記配線用超伝導体層間に絶縁体層−″超伝導体層
−絶縁体層なる構成の分離層が介、在していることを特
徴とする超伝導回路用実装基板が得られる。
以下この発明につき、図面を用いて詳細に説明する。
第３図はこの発明の一実施例である実装基板を示す図面
である。この実施例では絶縁体基板３１上に３層にわた
る配線用にパターン化された超伝導体層３２，３３．３
４が配されている。配線用超伝導体層３２と３３の間に
は絶縁体層３５−超伝導体層３６−絶縁体層３７よりな
る第１の分離層がまた配線用超伝導体層３３と３４の間
には絶縁体層３８−超伝導体層３９−絶縁体層４０よシ
なる第２の分離層が介在する。層間にまたがる配線の相
互接続は分離層に形成されたスルーホールを通じて、超
伝導体接続４１．４２によってなされる。
である。この実施例では絶縁体基板３１上に３層にわた
る配線用にパターン化された超伝導体層３２，３３．３
４が配されている。配線用超伝導体層３２と３３の間に
は絶縁体層３５−超伝導体層３６−絶縁体層３７よりな
る第１の分離層がまた配線用超伝導体層３３と３４の間
には絶縁体層３８−超伝導体層３９−絶縁体層４０よシ
なる第２の分離層が介在する。層間にまたがる配線の相
互接続は分離層に形成されたスルーホールを通じて、超
伝導体接続４１．４２によってなされる。
また、分離層中の超伝導体３６．３９は伝送線路の接地
面を構成するものであシ、超伝導接続４３によって等電
位とされる必要がある。本実施例の実装基板においては
、配線用超伝導体層は相互に分子軸層中の超伝導体層で
構成される接地面によって〜牝全に分離されておシ、ク
ロストークは発生しない。伝送線路としてみた場合の各
配線用超伝導体層の特性インピーダンスは線路中Ｗと分
離層中の１絶縁層の比誘電率ａｒ及び厚さによってきま
シ、実装基板全域にわたって一様である。いま、絶縁体
層３５ 、３７ 、３８．４０の厚さをｔ１＋ Ｆ＋
ｔＳｖ ｔ４とすると配線用超伝導体層３２，３３．３
４の特性インピーダンスＺａ 、ｚｂ 、Ｚｃは次式で
与えられる。
面を構成するものであシ、超伝導接続４３によって等電
位とされる必要がある。本実施例の実装基板においては
、配線用超伝導体層は相互に分子軸層中の超伝導体層で
構成される接地面によって〜牝全に分離されておシ、ク
ロストークは発生しない。伝送線路としてみた場合の各
配線用超伝導体層の特性インピーダンスは線路中Ｗと分
離層中の１絶縁層の比誘電率ａｒ及び厚さによってきま
シ、実装基板全域にわたって一様である。いま、絶縁体
層３５ 、３７ 、３８．４０の厚さをｔ１＋ Ｆ＋
ｔＳｖ ｔ４とすると配線用超伝導体層３２，３３．３
４の特性インピーダンスＺａ 、ｚｂ 、Ｚｃは次式で
与えられる。
但し、Ｚ、は真空の特性インピーダンスで３７７Ω、Ｗ
ａ 、ｗｂ 、Ｗｅは３２，３３．３４の超伝導体層の
線路中である。
ａ 、ｗｂ 、Ｗｅは３２，３３．３４の超伝導体層の
線路中である。
超伝導回路チップ４４は実装基板に通常の方法によシマ
ラントされる。例えば、テップ上に予め形成されたハン
ダパッド４５を炉内でリフローさせて、接続させる事が
できる。
ラントされる。例えば、テップ上に予め形成されたハン
ダパッド４５を炉内でリフローさせて、接続させる事が
できる。
第４図（ａｌ 、 （ｂ） 、 （ｃ）はこの発明の別
の実施例を示す図面である。配線用超伝導体層５２．５
３は絶縁体層５４、超伝導体層５５、絶縁体層５６によ
って分離されている。第４図ｆａ）では最下層の配線用
超伝導体層５２と基板５１間に絶縁体層５８、超＠帰体
層５７が介在している。第４図（ｂｌでは最上−の配線
用超伝導体層５３の上を絶縁体層５９、綽伝導体層６ｏ
が被覆しておシ、また第４図（ｃ）で甘、５８，５７が
介在し、又５９，６０が被覆している。これらの実施側
御おいては、最下層の配線用超伝導体層からの電磁波放
射、最上層の配線用訝図（ｂ） 、 （ｃ）の実装基板
においては、予め定めた位“旨において、５９．６０に
スルーホールが形成され、超伝導回路チップはこの部分
において、接続される。
の実施例を示す図面である。配線用超伝導体層５２．５
３は絶縁体層５４、超伝導体層５５、絶縁体層５６によ
って分離されている。第４図ｆａ）では最下層の配線用
超伝導体層５２と基板５１間に絶縁体層５８、超＠帰体
層５７が介在している。第４図（ｂｌでは最上−の配線
用超伝導体層５３の上を絶縁体層５９、綽伝導体層６ｏ
が被覆しておシ、また第４図（ｃ）で甘、５８，５７が
介在し、又５９，６０が被覆している。これらの実施側
御おいては、最下層の配線用超伝導体層からの電磁波放
射、最上層の配線用訝図（ｂ） 、 （ｃ）の実装基板
においては、予め定めた位“旨において、５９．６０に
スルーホールが形成され、超伝導回路チップはこの部分
において、接続される。
この発明による実装基板においては、接地面によυ層間
分離された配線用超伝導体層よシなる伝路の実装に利用
すると、その効果は極めて犬で瓢る。
分離された配線用超伝導体層よシなる伝路の実装に利用
すると、その効果は極めて犬で瓢る。
第１図は従来の実装基板を示す図面であシ、１１は基板
、１２は超伝導体層である。 第２図は従来の実装基板の単純な拡張である実装基板を
示す図面であり、２１は基板、２２，２４ま超伝導体層
、２３は絶縁体層である。 第３図はこの発明の一実施例を示す図面であシ、３１は
基板、３２，３３．３４は配線用にパターン化された超
伝導体層、３６．３９は超伝導体層、３５゜シ、５１は
基板、５２．５３は配線用にパターン任された超伝導体
層、５５，５７．６０は超伝導体層、５４．５６，５８
．５９は絶縁体層である。 ｆ１図 １２ ２Ｉ′３図 グ２
、１２は超伝導体層である。 第２図は従来の実装基板の単純な拡張である実装基板を
示す図面であり、２１は基板、２２，２４ま超伝導体層
、２３は絶縁体層である。 第３図はこの発明の一実施例を示す図面であシ、３１は
基板、３２，３３．３４は配線用にパターン化された超
伝導体層、３６．３９は超伝導体層、３５゜シ、５１は
基板、５２．５３は配線用にパターン任された超伝導体
層、５５，５７．６０は超伝導体層、５４．５６，５８
．５９は絶縁体層である。 ｆ１図 １２ ２Ｉ′３図 グ２
Claims (1)
- 絶縁体基板上に配線用にパターン化された多層の超伝導
体層を配してなる実装基板において、上記配線用超伝導
体層間に絶縁体ｊ−−超伝導体層一絶縁体層なる構成の
分離層が介在していることを特徴とする超伝導回路用実
装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018034A JPS59144190A (ja) | 1983-02-08 | 1983-02-08 | 超伝導回路用実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018034A JPS59144190A (ja) | 1983-02-08 | 1983-02-08 | 超伝導回路用実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59144190A true JPS59144190A (ja) | 1984-08-18 |
Family
ID=11960381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018034A Pending JPS59144190A (ja) | 1983-02-08 | 1983-02-08 | 超伝導回路用実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144190A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228696A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | 電子装置 |
| JPH01137697A (ja) * | 1987-11-25 | 1989-05-30 | Matsushita Electric Ind Co Ltd | 多層配線基板 |
| US4980754A (en) * | 1988-11-02 | 1990-12-25 | Seigo Kotani | Package for superconducting devices |
| US5567330A (en) * | 1992-12-15 | 1996-10-22 | E. I. Du Pont De Nemours And Company | Electrical interconnect structures and processes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350986A (en) * | 1976-10-20 | 1978-05-09 | Fujitsu Ltd | Josephson integrated circuit by multilayer structure |
| JPS5720486A (en) * | 1980-07-11 | 1982-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive integrated circuit and preparation thereof |
-
1983
- 1983-02-08 JP JP58018034A patent/JPS59144190A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350986A (en) * | 1976-10-20 | 1978-05-09 | Fujitsu Ltd | Josephson integrated circuit by multilayer structure |
| JPS5720486A (en) * | 1980-07-11 | 1982-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive integrated circuit and preparation thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228696A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | 電子装置 |
| JPH01137697A (ja) * | 1987-11-25 | 1989-05-30 | Matsushita Electric Ind Co Ltd | 多層配線基板 |
| US4980754A (en) * | 1988-11-02 | 1990-12-25 | Seigo Kotani | Package for superconducting devices |
| US5567330A (en) * | 1992-12-15 | 1996-10-22 | E. I. Du Pont De Nemours And Company | Electrical interconnect structures and processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732927B2 (ja) | 多層配線基板 | |
| JPS61205001A (ja) | 伝送線路 | |
| EP0661744B1 (en) | Semiconductor integrated circuit device | |
| US4833521A (en) | Means for reducing signal propagation losses in very large scale integrated circuits | |
| JP3171172B2 (ja) | 混成集積回路 | |
| JP2000208515A (ja) | 集積回路 | |
| JP2003174097A (ja) | 半導体装置およびその製造方法 | |
| JPS59144190A (ja) | 超伝導回路用実装基板 | |
| JPS58117701A (ja) | 高周波ストリツプ線路 | |
| US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
| JPS629697A (ja) | 配線板 | |
| JP2541102B2 (ja) | 同軸フリップチップ接続構造の形成方法 | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| JPH03158002A (ja) | 半導体装置 | |
| JP3091020B2 (ja) | 高周波用配線基板 | |
| JPH05275862A (ja) | 高周波回路用配線板 | |
| JPH05226500A (ja) | 実装回路基板 | |
| JP2830653B2 (ja) | マルチチップモジュール | |
| JPH09260375A (ja) | 半導体装置 | |
| JPS60198753A (ja) | 超ｌｓｉ集積回路における信号伝播損失を減少させる方法及び装置 | |
| JPS62229958A (ja) | 半導体装置 | |
| JPS6334324Y2 (ja) | ||
| US20050205994A1 (en) | Signal transmitting device with vias and solder balls | |
| JPH0729679Y2 (ja) | 反射ノイズ低減機能を有する多層伝送路基板の構造 | |
| JPS59147472A (ja) | 超伝導集積回路 |