JPS59147472A - 超伝導集積回路 - Google Patents
超伝導集積回路Info
- Publication number
- JPS59147472A JPS59147472A JP58019743A JP1974383A JPS59147472A JP S59147472 A JPS59147472 A JP S59147472A JP 58019743 A JP58019743 A JP 58019743A JP 1974383 A JP1974383 A JP 1974383A JP S59147472 A JPS59147472 A JP S59147472A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- layers
- insulator
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は超伝導集積回路、よシ詳しくは、基板上にジ
ョセフノン接合、超伝導体線路、抵抗体等を集積化して
得られる集積回路に関するものである。
ョセフノン接合、超伝導体線路、抵抗体等を集積化して
得られる集積回路に関するものである。
超伝導体集積口1liI8(以下J−JICと略す)を
構成するためには、論理ゲートやメモリーセル(以下機
能素子と略す)を、配線用にパターン化された超伝導体
層によって接続する必要がある。従来は、第1図に示さ
れるように、基板13の同一平面上に、機能素子11と
配線用にパターン化された超伝導体層12を配する構成
が採られていた。
構成するためには、論理ゲートやメモリーセル(以下機
能素子と略す)を、配線用にパターン化された超伝導体
層によって接続する必要がある。従来は、第1図に示さ
れるように、基板13の同一平面上に、機能素子11と
配線用にパターン化された超伝導体層12を配する構成
が採られていた。
このため、J−JICの機能の複雑化に伴い配線用超伝
導体J@の占有面積も太きくなシ、J−JICO高集積
化を困難としていた。
導体J@の占有面積も太きくなシ、J−JICO高集積
化を困難としていた。
この発明の目的は上記の欠点を解決せしめた超伝導体集
積回路を提供することにある。
積回路を提供することにある。
この発明によれば絶縁体基板上に、配線用にパターン化
されたN層の超伝導体層、該配線用超伝導体層間に介在
する絶縁体層−超伝導体層−絶縁体層なる構成の(N−
1)個の分離層、上記配線用超伝導体層中の最上層を被
覆する絶縁体層−超伝導体層−絶縁体層よシなる被覆層
が形成され、該被覆層上に少なくともジロセフソン接合
を含む回路が形成されていることを特徴とする超伝導集
積回路が得られる。
されたN層の超伝導体層、該配線用超伝導体層間に介在
する絶縁体層−超伝導体層−絶縁体層なる構成の(N−
1)個の分離層、上記配線用超伝導体層中の最上層を被
覆する絶縁体層−超伝導体層−絶縁体層よシなる被覆層
が形成され、該被覆層上に少なくともジロセフソン接合
を含む回路が形成されていることを特徴とする超伝導集
積回路が得られる。
前記この発明によれば高集積化されたJ−JICが実現
される。
される。
以下この発明につき、図面を用いて詳細に説明する。
第2図はこの発明の一実施例であるJ−JICを示す肉
面である。この実施例では絶縁体基板31上に2層にわ
たる配線用にパターン化された超伝導体層32.33が
配されている。配線用超伝導体層32と33の間には絶
縁体層35−超伝導体層36−絶縁体層37よすなる分
離層が介在する。
面である。この実施例では絶縁体基板31上に2層にわ
たる配線用にパターン化された超伝導体層32.33が
配されている。配線用超伝導体層32と33の間には絶
縁体層35−超伝導体層36−絶縁体層37よすなる分
離層が介在する。
超伝導体層32は、絶縁体層38−超伝導体層39−絶
縁体層40よシなる被覆層によって被覆される。被覆層
上には、パターン化された超伝導体7@44,45,4
6や抵抗体層34等が配置さセフソン接合、低抗体等を
組み合せて構成される。
縁体層40よシなる被覆層によって被覆される。被覆層
上には、パターン化された超伝導体7@44,45,4
6や抵抗体層34等が配置さセフソン接合、低抗体等を
組み合せて構成される。
j−間にまたがる配線相互間あるいは、機能素子と配線
の接続は分離層又は被覆層に形成されたスルーホールを
通じて、超伝導体接続41.42によってなされる。ま
た、分m層及び被覆層中の超伝導体36.39は伝送線
路の接地面を構成するものであシ、超伝導接続43によ
って等電位とされる必要がある。本実施例のJ−JIC
においては、配線用超伝導体層は相互に分離層中の超伝
導体層で構成される接地面によって完全に分離されてお
シクロストークは発生しない。伝送線路としてみた場合
の各配線用超伝導体層の特性インピーダンスは線路中W
と分離層中の絶縁層の比誘電率臂及び厚さによってきま
る。
の接続は分離層又は被覆層に形成されたスルーホールを
通じて、超伝導体接続41.42によってなされる。ま
た、分m層及び被覆層中の超伝導体36.39は伝送線
路の接地面を構成するものであシ、超伝導接続43によ
って等電位とされる必要がある。本実施例のJ−JIC
においては、配線用超伝導体層は相互に分離層中の超伝
導体層で構成される接地面によって完全に分離されてお
シクロストークは発生しない。伝送線路としてみた場合
の各配線用超伝導体層の特性インピーダンスは線路中W
と分離層中の絶縁層の比誘電率臂及び厚さによってきま
る。
配線の一部は占有面積が著るしく大とならない範囲で、
被覆面上にも配する事も可能である。また、基板と層下
層の配線用超伝導体層32の間に、約2縁体層−超伝導
体層なる構成の分離層を設けて、電磁波輻射による寄生
的クロストークを抑圧することも可能である。
被覆面上にも配する事も可能である。また、基板と層下
層の配線用超伝導体層32の間に、約2縁体層−超伝導
体層なる構成の分離層を設けて、電磁波輻射による寄生
的クロストークを抑圧することも可能である。
i+Mれた、超伝導伝送線路によってなされるので、機
能素子を極めて高密度に配置することができる。
能素子を極めて高密度に配置することができる。
さらに、この発明による超伝導集積回路においては、接
地面によシ機能素子から分離され文相瓦間に分離された
配線用超伝導体層よりなる伝送線路上を信号が伝播する
ので、クロストーク及び反射が、抑止され、その効果は
極めて犬である。
地面によシ機能素子から分離され文相瓦間に分離された
配線用超伝導体層よりなる伝送線路上を信号が伝播する
ので、クロストーク及び反射が、抑止され、その効果は
極めて犬である。
第1図は従来の超伝導集積回路を示す図面であり、11
は機能素子、12は配線用にパターン化された超伝導体
層、13は基板である。 第2図はこの発明の一実施例を示す図面であシ、31は
基板、32.33はパターン化された超伝導体層、36
.39は超伝導体層、35.37,38.40は絶縁体
層、41,42.43は超伝導体接続、44゜45.4
6は超伝導体層、34は抵抗体層、47は酸化膜バリア
である。 4’lH’F!AM人 工条技術院長石板誠オ 1 図 f 2 図
は機能素子、12は配線用にパターン化された超伝導体
層、13は基板である。 第2図はこの発明の一実施例を示す図面であシ、31は
基板、32.33はパターン化された超伝導体層、36
.39は超伝導体層、35.37,38.40は絶縁体
層、41,42.43は超伝導体接続、44゜45.4
6は超伝導体層、34は抵抗体層、47は酸化膜バリア
である。 4’lH’F!AM人 工条技術院長石板誠オ 1 図 f 2 図
Claims (1)
- 絶縁体基板上に、配線用にパターン化されたN層の超伝
導体層、該配線用超伝導体層間に介在す層よシなる被覆
層が形成され、該被覆層上に少なくともジョセフノン接
合を含む回路が形成されていることを特徴とする超伝導
集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58019743A JPS59147472A (ja) | 1983-02-10 | 1983-02-10 | 超伝導集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58019743A JPS59147472A (ja) | 1983-02-10 | 1983-02-10 | 超伝導集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59147472A true JPS59147472A (ja) | 1984-08-23 |
Family
ID=12007810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58019743A Pending JPS59147472A (ja) | 1983-02-10 | 1983-02-10 | 超伝導集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59147472A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418280A (en) * | 1987-07-13 | 1989-01-23 | Sharp Kk | Superconducting device |
US5449952A (en) * | 1993-06-14 | 1995-09-12 | Sharp Kabushiki Kaisha | Superconducting apparatus having dew-preventable Peltier-effect element integrated therewith |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5350986A (en) * | 1976-10-20 | 1978-05-09 | Fujitsu Ltd | Josephson integrated circuit by multilayer structure |
JPS5720486A (en) * | 1980-07-11 | 1982-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive integrated circuit and preparation thereof |
-
1983
- 1983-02-10 JP JP58019743A patent/JPS59147472A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5350986A (en) * | 1976-10-20 | 1978-05-09 | Fujitsu Ltd | Josephson integrated circuit by multilayer structure |
JPS5720486A (en) * | 1980-07-11 | 1982-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive integrated circuit and preparation thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418280A (en) * | 1987-07-13 | 1989-01-23 | Sharp Kk | Superconducting device |
US5449952A (en) * | 1993-06-14 | 1995-09-12 | Sharp Kabushiki Kaisha | Superconducting apparatus having dew-preventable Peltier-effect element integrated therewith |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833521A (en) | Means for reducing signal propagation losses in very large scale integrated circuits | |
CA2084394A1 (en) | Superconducting Multilayer Interconnection Formed of Oxide Superconductor Material and Method for Manufacturing the Same | |
JP3171172B2 (ja) | 混成集積回路 | |
JPS59147472A (ja) | 超伝導集積回路 | |
JPS59171140A (ja) | 半導体装置 | |
JPS6413743A (en) | Superconductive wiring structure | |
US5462918A (en) | Superconducting field effect device with vertical channel formed of oxide superconductor material | |
JPS60145641A (ja) | 半導体集積回路装置 | |
JPS59144190A (ja) | 超伝導回路用実装基板 | |
CN218831249U (zh) | 量子比特电路和量子比特装置 | |
JPH01262654A (ja) | 半導体装置 | |
JPH0122736B2 (ja) | ||
JP2740460B2 (ja) | 超電導回路 | |
JPH02161755A (ja) | 半導体装置 | |
JPS58225662A (ja) | 半導体装置 | |
JP2757639B2 (ja) | 超電導多層配線 | |
JPH01205549A (ja) | 超電導配線を有する半導体装置 | |
JPH01222467A (ja) | 半導体装置用パッケージ | |
JPS5986245A (ja) | 半導体装置 | |
JPS59119779A (ja) | ジヨセフソン集積回路装置 | |
EP0163795A2 (en) | A method and means for reducing signal propagation losses in very large scale integrated circuits | |
US20020100940A1 (en) | Semiconductor device | |
JPH0418706B2 (ja) | ||
JPS61174781A (ja) | ジヨセフソン集積回路 | |
JPH0719920B2 (ja) | 磁界結合型ジヨセフソン集積回路 |