JPS61174781A - ジヨセフソン集積回路 - Google Patents
ジヨセフソン集積回路Info
- Publication number
- JPS61174781A JPS61174781A JP60014427A JP1442785A JPS61174781A JP S61174781 A JPS61174781 A JP S61174781A JP 60014427 A JP60014427 A JP 60014427A JP 1442785 A JP1442785 A JP 1442785A JP S61174781 A JPS61174781 A JP S61174781A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inductance
- layer
- insulating layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はジョセフソン集積回路の構造に関するものであ
る。ジョセフソン接合素子を利用したジョセフソン集積
回路はその高速性のため、超大型コンピュータの構成要
素として期待されている。
る。ジョセフソン接合素子を利用したジョセフソン集積
回路はその高速性のため、超大型コンピュータの構成要
素として期待されている。
高速のジョセフソン集積回路を実現するためにはジョセ
フソン接合素子の高速性を生かしたデバイス設計を行う
必要がある。中でも超電導線路の持つインダクタンスは
高速化を妨げる大きな要因となっており、インダクタン
スを下げられるデバイス構造が望まれている。ジョセフ
ソン集積回路に用いられる超電導配線は、通常多層配線
される。
フソン接合素子の高速性を生かしたデバイス設計を行う
必要がある。中でも超電導線路の持つインダクタンスは
高速化を妨げる大きな要因となっており、インダクタン
スを下げられるデバイス構造が望まれている。ジョセフ
ソン集積回路に用いられる超電導配線は、通常多層配線
される。
ｅ配線のインダクタンスを下げるためにはできる（従来
技術とその問題点） 第４図は従来のジョセフソン集積回路を説明するための
図である。第４図（ａ）はジョセフソン集積回路の一例
を示す平面図で、（ｂｌは（ａ）のＣＣ′部分の断面図
である。図１こ示されているように該回路はクランドプ
レーン４７の上部に第１の絶縁層４８を介して基部電極
４０．対向電極４１．トンネル障壁層４２より形成され
るジョセフソン接合４３と、該ジョセフソン接合間を分
離する役割をもつ絶縁層４９をはさんで配置された基部
配線４４と対向配線４５とから構成される。該基部配線
４４の一部は前記基部電極４０と接続され該対向配線４
５の一部は前記対向電極４１と接続される。該回路を実
現するプロセスは例えばアイ・イー・イー・イー・トラ
ンザクション・オン・マグネティクス（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ ｏｎ Ｍａｇ＋ｔｅｔｉｃｓ ）
ＭＡＧ１９巻３号８２７〜８３１に詳しい。このプロセ
スはウェハー上にスパッタなどの手段で成膜し、ドライ
エツチング技術等を用いてパターニングする等の工程を
含む。
技術とその問題点） 第４図は従来のジョセフソン集積回路を説明するための
図である。第４図（ａ）はジョセフソン集積回路の一例
を示す平面図で、（ｂｌは（ａ）のＣＣ′部分の断面図
である。図１こ示されているように該回路はクランドプ
レーン４７の上部に第１の絶縁層４８を介して基部電極
４０．対向電極４１．トンネル障壁層４２より形成され
るジョセフソン接合４３と、該ジョセフソン接合間を分
離する役割をもつ絶縁層４９をはさんで配置された基部
配線４４と対向配線４５とから構成される。該基部配線
４４の一部は前記基部電極４０と接続され該対向配線４
５の一部は前記対向電極４１と接続される。該回路を実
現するプロセスは例えばアイ・イー・イー・イー・トラ
ンザクション・オン・マグネティクス（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ ｏｎ Ｍａｇ＋ｔｅｔｉｃｓ ）
ＭＡＧ１９巻３号８２７〜８３１に詳しい。このプロセ
スはウェハー上にスパッタなどの手段で成膜し、ドライ
エツチング技術等を用いてパターニングする等の工程を
含む。
ターニングされる。また別々に成膜され、別々（こパタ
ーニングされる場合もある。絶縁層４８．４９にはＳＩ
Ｏ膜などが用いられる。ジョセフソン集積回路において
は多層配線が用いられている。インダクタンスを下げる
という点から、各配線はできるだけグランドプレーンに
近い位置で配線される事がのぞましい。しかしながら対
向配線４４はグランドプレーンからかなり高い所に位置
されるため、インダクタンスを下げる事がむづかしいっ
例えばグランドプレーン・基部配線間の絶縁層４８の厚
さを２ＱＯｎｍ、ジョセフソン接合を分離する絶縁層４
９の厚さを５ＱＱｎｍ、また基部配線、対向配線の線巾
を３μｍとした時、対向配線のインダクタンスは基部配
線の約２倍になる。これらの事から従来のジョセフソン
集積回路の構造ではおのずと高速化に限度があった。
ーニングされる場合もある。絶縁層４８．４９にはＳＩ
Ｏ膜などが用いられる。ジョセフソン集積回路において
は多層配線が用いられている。インダクタンスを下げる
という点から、各配線はできるだけグランドプレーンに
近い位置で配線される事がのぞましい。しかしながら対
向配線４４はグランドプレーンからかなり高い所に位置
されるため、インダクタンスを下げる事がむづかしいっ
例えばグランドプレーン・基部配線間の絶縁層４８の厚
さを２ＱＯｎｍ、ジョセフソン接合を分離する絶縁層４
９の厚さを５ＱＱｎｍ、また基部配線、対向配線の線巾
を３μｍとした時、対向配線のインダクタンスは基部配
線の約２倍になる。これらの事から従来のジョセフソン
集積回路の構造ではおのずと高速化に限度があった。
（発明の目的）
本発明の目的は上記従来例の問題点を解決するためのジ
ョセフソン集積回路を提案する事にある。
ョセフソン集積回路を提案する事にある。
（発明の構成）
本発明は、少なくとも、超電導層よりなるグランドプレ
ーンの上部に第１の絶縁層を介して、複数層の超電導配
線と、該超電導配線の各層を絶縁する配線絶縁層と、基
部電極、対向電極がトンネル障壁層を介して結合した構
造を有する複数のジョセフソン接合素子と、該ジョセフ
ソン接合素子間を分離する第２の絶縁層とが配置された
ジョセフソン集積回路において、前記ジョセフソン接合
の基部電極が、前記複数層の超電導配線の一部と接続さ
れ前記第２の絶縁層の下部に、前記複数層の超電導配線
が配置される事をｖｆｇｌ、とするジョセフソン集積回
路である。
ーンの上部に第１の絶縁層を介して、複数層の超電導配
線と、該超電導配線の各層を絶縁する配線絶縁層と、基
部電極、対向電極がトンネル障壁層を介して結合した構
造を有する複数のジョセフソン接合素子と、該ジョセフ
ソン接合素子間を分離する第２の絶縁層とが配置された
ジョセフソン集積回路において、前記ジョセフソン接合
の基部電極が、前記複数層の超電導配線の一部と接続さ
れ前記第２の絶縁層の下部に、前記複数層の超電導配線
が配置される事をｖｆｇｌ、とするジョセフソン集積回
路である。
（発明の構成の詳細な説明）
超電導配線の自己インダクタンスは単位電流を流した時
に蓄えられる磁気的エネルギーで決まる。
に蓄えられる磁気的エネルギーで決まる。
今、配線とグランドプレーン間の絶縁膜の厚さをｔｏ、
配線の巾をＷとすると、自己インダクタンスしは、超電
導体中λＬまで磁界が侵入している事を考慮して、Ｌ−
μ（ｔｏ＋２１Ｌ）／Ｗで近似できる。
配線の巾をＷとすると、自己インダクタンスしは、超電
導体中λＬまで磁界が侵入している事を考慮して、Ｌ−
μ（ｔｏ＋２１Ｌ）／Ｗで近似できる。
（ただし、μは透磁率、配線の厚さｔｓは１ｓ））λＬ
μする− ）つキリーｒｍ間の餉掛隠偽３ ［ｃ’ ｆ
ｒスふインダクタンスは大きくなる。特に微細化が進み
、Ｗが小さくなるとさらにインダクタンスは増し、高速
化の妨げになる。インダクタンスを下げるために配線層
をできるだけグランドプレーンに近い位置に配置する必
要がある。
μする− ）つキリーｒｍ間の餉掛隠偽３ ［ｃ’ ｆ
ｒスふインダクタンスは大きくなる。特に微細化が進み
、Ｗが小さくなるとさらにインダクタンスは増し、高速
化の妨げになる。インダクタンスを下げるために配線層
をできるだけグランドプレーンに近い位置に配置する必
要がある。
本発明はジョセフソン接合を分離する絶縁層の下部に多
層配線を形成し、ジョセフソン集積回路における配線の
インダクタンスを下げ、高速化を可能としたジョセフソ
ン集積回路である。
層配線を形成し、ジョセフソン集積回路における配線の
インダクタンスを下げ、高速化を可能としたジョセフソ
ン集積回路である。
以下、図面を用いて本発明を説明する。
（実施例１）
第１図は本発明の第１の実施例を説明するための図であ
る。第１図（ａ）は、第１の実施例の平面図を示したも
ので、第１図（ｂｌは第１図（ａ）のＡＡ’における断
面図である。本回路はグランドプレーン１７の上部に第
１の絶縁層１９を介して下部配線１４゜基部配線１５と
基部電極１０．対向電極１１．トンネル障壁層１２から
成るジョセフソン接合１３と、その一部を対向電極と接
続する対向配線１６と、該ジョセフソン接合を分離する
第２の絶縁層２１と、下部配線１４と基部配線１５とを
絶縁する配線絶縁層２０とから構成される４、上記基部
配線１４の一部と基部電極は接続されている。またコン
タクト部１８において対向配線１６は下部配線１４と接
続される。下部配線１４は、ジョセフソン接合１３の部
分に段差を与えない目的で、第２の絶縁層２１の下部に
、ジョセフソン接合１３の直下を避けて配置されている
。各絶縁層１９，２０，２１、はＳＩＯ膜またはシリカ
フィルム膜または金属酸化！ 膜等から構成される。それぞれの厚さは例えば絶縁層１
９，２０．２１に対して、それぞれ２００ｎｍ。
る。第１図（ａ）は、第１の実施例の平面図を示したも
ので、第１図（ｂｌは第１図（ａ）のＡＡ’における断
面図である。本回路はグランドプレーン１７の上部に第
１の絶縁層１９を介して下部配線１４゜基部配線１５と
基部電極１０．対向電極１１．トンネル障壁層１２から
成るジョセフソン接合１３と、その一部を対向電極と接
続する対向配線１６と、該ジョセフソン接合を分離する
第２の絶縁層２１と、下部配線１４と基部配線１５とを
絶縁する配線絶縁層２０とから構成される４、上記基部
配線１４の一部と基部電極は接続されている。またコン
タクト部１８において対向配線１６は下部配線１４と接
続される。下部配線１４は、ジョセフソン接合１３の部
分に段差を与えない目的で、第２の絶縁層２１の下部に
、ジョセフソン接合１３の直下を避けて配置されている
。各絶縁層１９，２０，２１、はＳＩＯ膜またはシリカ
フィルム膜または金属酸化！ 膜等から構成される。それぞれの厚さは例えば絶縁層１
９，２０．２１に対して、それぞれ２００ｎｍ。
２００ｎｍ、５００ｎｍ等である。本回路を実現するプ
ロセスには従来例で述べた如くのプロセスを用いる事が
できる。各配線、コンタクトホールのパターニングには
ドライエツチング技術を用いる。また基部配線１５と基
部電極１０とは連続的に成膜し、別々にパターニングす
る事も別々に成膜、パターニングする事も可能である。
ロセスには従来例で述べた如くのプロセスを用いる事が
できる。各配線、コンタクトホールのパターニングには
ドライエツチング技術を用いる。また基部配線１５と基
部電極１０とは連続的に成膜し、別々にパターニングす
る事も別々に成膜、パターニングする事も可能である。
本回路においては下部配線１４と、基部配線１５で、回
路の配線を実現することが可能であり、対向配線１６を
できるだけ短くする事が可能である。
路の配線を実現することが可能であり、対向配線１６を
できるだけ短くする事が可能である。
第２図は、配線自己インダクタンスの、クランドブレー
ンとの絶縁膜の厚さ依存性の計算結果示したもので、線
巾がパラメータである。
ンとの絶縁膜の厚さ依存性の計算結果示したもので、線
巾がパラメータである。
第２図に示される如く、配線のインダクタンスはクラン
ドブレーンとの間に介在する絶縁膜の厚さにほぼ比例し
て増加する。また微細化が進み配線が細くなるに従い、
インダクタンスは増加する。
ドブレーンとの間に介在する絶縁膜の厚さにほぼ比例し
て増加する。また微細化が進み配線が細くなるに従い、
インダクタンスは増加する。
今、配線の巾を３μｍ、各絶縁層の厚さを前述の如く仮
定すると下部配線、基部配線、対向配線はそ配線１４で
構成する事により配線のインダクタンスを大幅に下げる
事が可能であり、回路の高速化が図られる。また配線の
微細化が進むにつれ、下部配線層で配線する事によるイ
ンダクタンス低下の効果が著しく大きくなる。
定すると下部配線、基部配線、対向配線はそ配線１４で
構成する事により配線のインダクタンスを大幅に下げる
事が可能であり、回路の高速化が図られる。また配線の
微細化が進むにつれ、下部配線層で配線する事によるイ
ンダクタンス低下の効果が著しく大きくなる。
（実施例２）
第３図は本発明の第２の実施例を説明するための図であ
る。第３図（ａｌは、第２の実施例の平面図を示したも
ので、第３図（ｂｌは第３図（ａ）のＢＢ’における断
面図である。本回路はクランドブレーン３７の上部に第
１の絶縁層３９を介して下部配線３４゜基部配線３５と
、基部電極３０．対向電極３１．トンネル障壁層３２か
ら成るジョセフソン接合３３とその一部を対向電極と接
続する対向配線３６と制御線５３と、該ジョセフソン接
合を分離する第２の絶縁層５１と、下部配線３４と基部
配線３５とを絶縁する配線絶縁層５０と、対向配線３６
と制御線５３とを、絶縁する絶縁層５２とから構成され
る。上記基部配線の一部と基部電極は接続されている。
る。第３図（ａｌは、第２の実施例の平面図を示したも
ので、第３図（ｂｌは第３図（ａ）のＢＢ’における断
面図である。本回路はクランドブレーン３７の上部に第
１の絶縁層３９を介して下部配線３４゜基部配線３５と
、基部電極３０．対向電極３１．トンネル障壁層３２か
ら成るジョセフソン接合３３とその一部を対向電極と接
続する対向配線３６と制御線５３と、該ジョセフソン接
合を分離する第２の絶縁層５１と、下部配線３４と基部
配線３５とを絶縁する配線絶縁層５０と、対向配線３６
と制御線５３とを、絶縁する絶縁層５２とから構成され
る。上記基部配線の一部と基部電極は接続されている。
またコンタクト部３８において対向配線の直下には存在
しない。各絶縁層３９，５０，５１．５２はＳ１０膜ま
たはシリカフィルム膜または金属酸化膜等から構成され
る。それぞれの厚さは例えば絶縁層３９，５０，５１．
５２に対して、それぞれ２００ｎｍ２００ｎｍ、５００
ｎｍ、４００ｎｍ等である。
しない。各絶縁層３９，５０，５１．５２はＳ１０膜ま
たはシリカフィルム膜または金属酸化膜等から構成され
る。それぞれの厚さは例えば絶縁層３９，５０，５１．
５２に対して、それぞれ２００ｎｍ２００ｎｍ、５００
ｎｍ、４００ｎｍ等である。
本回路を実、現するプロセスには、従来例で述べた如く
のプロセスを用いる事ができる。各配線、コンタクトホ
ールのパターニングにはドライエツチング技術を用いる
。また基部配線３５と基部電極３０とは同時に成膜し、
態別にパターニングする事も別々に成膜、パターニング
する事も可能である。本回路においては下部配線３４と
、基部配線３５で、回路の配線を実現することが可能で
あり、対向配線３６及び制御線による配線を必要最小限
にする事が可能である。
のプロセスを用いる事ができる。各配線、コンタクトホ
ールのパターニングにはドライエツチング技術を用いる
。また基部配線３５と基部電極３０とは同時に成膜し、
態別にパターニングする事も別々に成膜、パターニング
する事も可能である。本回路においては下部配線３４と
、基部配線３５で、回路の配線を実現することが可能で
あり、対向配線３６及び制御線による配線を必要最小限
にする事が可能である。
今、配線の巾を３μｍ、各絶縁層の厚さを前述の如く仮
定すると下部配線、基部配線、対向配線制御線は、それ
ぞれ第２図に示す点１２１Ｊ２２，１２３゜１２４の自
己インダクタンスを持つ。対向配線の自己インダクタン
スは下部配線の自己インタクタンンタクタンスを大幅に
下げる事が可能であり、回゛賂の高速化が図られる。ま
た配線の微細化が進むにつれ、下部配線層で配線する事
が重要になる。
定すると下部配線、基部配線、対向配線制御線は、それ
ぞれ第２図に示す点１２１Ｊ２２，１２３゜１２４の自
己インダクタンスを持つ。対向配線の自己インダクタン
スは下部配線の自己インタクタンンタクタンスを大幅に
下げる事が可能であり、回゛賂の高速化が図られる。ま
た配線の微細化が進むにつれ、下部配線層で配線する事
が重要になる。
以上、第１．第２の実施例においては、複数層の超電導
配線として、下部配線と基部配線から成る２層の配線例
を示したが、３層以上に拡張した他の実施例も本発明に
含まれ、本発明の効果が得られる。
配線として、下部配線と基部配線から成る２層の配線例
を示したが、３層以上に拡張した他の実施例も本発明に
含まれ、本発明の効果が得られる。
（発明の効果）
本発明によれば、下部配線と基部配線等のジョセフソン
接合を分離する絶縁層の下部にある複数層配線により、
クランドブレーンに近い位置で配線を構成する事が可能
であり、配線のインダクタンスの低下がはかられる。こ
のためジョセフソン接合の高速性を充分生かした、ジョ
セフソン集積回路を実現できる効果が得られる。特にキ
ャッシュメモリの高速化に対する効果が著しい。
接合を分離する絶縁層の下部にある複数層配線により、
クランドブレーンに近い位置で配線を構成する事が可能
であり、配線のインダクタンスの低下がはかられる。こ
のためジョセフソン接合の高速性を充分生かした、ジョ
セフソン集積回路を実現できる効果が得られる。特にキ
ャッシュメモリの高速化に対する効果が著しい。
第１図、第２図、第３図は各々本発明をこよる第１、第
２の実施例を説明するための図で、第１図（ａ）（ｂ）
は各々第１の実施例の平面図と断面図、第２図は自己イ
ンダクタンスの絶縁膜の厚さ依存性、第３図ｆａ）ｆｂ
）の各々は第２の実施例の平面図と断面図である。第４
図は本発明の詳細な説明するための図で（ａ）は平面図
で（ｂ）は断面図である。 それぞれの図において１０，３０．４０・・・基部電極
１１．３１．４１・・・対向電極、１２，３２．４２・
・・トンネル障壁層、１３，３３．４３・・ジョセフソ
ン接合、１４゜３４・−下部配線、１５，３５．４４・
・基部配線、１６゜３６．４５・・・対向配線、１７，
３７．４７・・・グランドプレーン、１８，３８．４６
・・・コンタクト部、１９．３９゜４８−・・第１の絶
縁層、２０．５０・・・配線絶縁層、２１゜５１・・第
２の絶縁層、４９．５２・・・絶縁層、１２１，１２２
゜１２３．１２４・・線巾３μｍの時の下部配線、基部
配線対向配線、制伽線の自己インダクタンスを示す点を
示す。 第２図
２の実施例を説明するための図で、第１図（ａ）（ｂ）
は各々第１の実施例の平面図と断面図、第２図は自己イ
ンダクタンスの絶縁膜の厚さ依存性、第３図ｆａ）ｆｂ
）の各々は第２の実施例の平面図と断面図である。第４
図は本発明の詳細な説明するための図で（ａ）は平面図
で（ｂ）は断面図である。 それぞれの図において１０，３０．４０・・・基部電極
１１．３１．４１・・・対向電極、１２，３２．４２・
・・トンネル障壁層、１３，３３．４３・・ジョセフソ
ン接合、１４゜３４・−下部配線、１５，３５．４４・
・基部配線、１６゜３６．４５・・・対向配線、１７，
３７．４７・・・グランドプレーン、１８，３８．４６
・・・コンタクト部、１９．３９゜４８−・・第１の絶
縁層、２０．５０・・・配線絶縁層、２１゜５１・・第
２の絶縁層、４９．５２・・・絶縁層、１２１，１２２
゜１２３．１２４・・線巾３μｍの時の下部配線、基部
配線対向配線、制伽線の自己インダクタンスを示す点を
示す。 第２図
Claims (1)
- 少なくとも、超電導層よりなるグランドプレーンの上
部に第１の絶縁層を介して、複数層の超電導配線と、該
超電導配線の各層間を絶縁する配線絶縁層と、基部電極
、対向電極がトンネル障壁層を介して結合した構造を有
する複数のジョセフソン接合素子と、該ジョセフソン接
合素子間を分離する第２の絶縁層とが配置されたジョセ
フソン集積回路において、前記ジョセフソン接合の基部
電極が、前記複数層の超電導配線のいずれかの一部と接
続され、前記第２の絶縁層の下部に、前記複数層の超電
導配線が配置される事を特徴とするジョセフソン集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014427A JPS61174781A (ja) | 1985-01-30 | 1985-01-30 | ジヨセフソン集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014427A JPS61174781A (ja) | 1985-01-30 | 1985-01-30 | ジヨセフソン集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174781A true JPS61174781A (ja) | 1986-08-06 |
| JPH0548635B2 JPH0548635B2 (ja) | 1993-07-22 |
Family
ID=11860721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014427A Granted JPS61174781A (ja) | 1985-01-30 | 1985-01-30 | ジヨセフソン集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174781A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8962996B2 (en) | 2011-12-27 | 2015-02-24 | Denso Corporation | Electronic key for vehicle |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873172A (ja) * | 1981-10-27 | 1983-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導集積回路装置 |
| JPS59138390A (ja) * | 1983-01-28 | 1984-08-08 | Hitachi Ltd | 超電導スイツチング装置 |
| JPS59172281A (ja) * | 1983-03-18 | 1984-09-28 | Agency Of Ind Science & Technol | ジヨセフソンｌｓｉ |
-
1985
- 1985-01-30 JP JP60014427A patent/JPS61174781A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873172A (ja) * | 1981-10-27 | 1983-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導集積回路装置 |
| JPS59138390A (ja) * | 1983-01-28 | 1984-08-08 | Hitachi Ltd | 超電導スイツチング装置 |
| JPS59172281A (ja) * | 1983-03-18 | 1984-09-28 | Agency Of Ind Science & Technol | ジヨセフソンｌｓｉ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8962996B2 (en) | 2011-12-27 | 2015-02-24 | Denso Corporation | Electronic key for vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548635B2 (ja) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430662A (en) | Superconductive tunnel junction integrated circuit | |
| JP3074713B2 (ja) | 半導体装置の製造方法 | |
| JPH02165652A (ja) | 半導体集積回路装置 | |
| JP2978471B2 (ja) | 低インダクタンス超電導集積回路とその製造方法 | |
| JPS61174781A (ja) | ジヨセフソン集積回路 | |
| JP2522837B2 (ja) | ウエハ・スケ―ル半導体装置 | |
| JP2003078017A (ja) | 半導体装置 | |
| JPH0766462A (ja) | 超伝導回路 | |
| JPH02161755A (ja) | 半導体装置 | |
| JP2727773B2 (ja) | ジョセフソン集積回路の製造方法 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0719778B2 (ja) | 半導体集積回路装置 | |
| JP2944295B2 (ja) | 半導体集積回路装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0661288A (ja) | 半導体集積回路の配線方法 | |
| JPH0556874B2 (ja) | ||
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JP2800525B2 (ja) | 半導体装置 | |
| JPH053754B2 (ja) | ||
| JPH0267730A (ja) | 半導体装置 | |
| JPH03120848A (ja) | 半導体集積回路 | |
| JPH0546992B2 (ja) | ||
| JPH03165037A (ja) | 半導体装置 | |
| JPS6095961A (ja) | 半導体集積回路装置 | |
| JPH0249430A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |