JP2727773B2 - ジョセフソン集積回路の製造方法 - Google Patents
ジョセフソン集積回路の製造方法Info
- Publication number
- JP2727773B2 JP2727773B2 JP3030329A JP3032991A JP2727773B2 JP 2727773 B2 JP2727773 B2 JP 2727773B2 JP 3030329 A JP3030329 A JP 3030329A JP 3032991 A JP3032991 A JP 3032991A JP 2727773 B2 JP2727773 B2 JP 2727773B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulator
- superconducting
- superconducting wiring
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、次世代超高速スーパー
・コンピュータを構成することが期待されているジョセ
フソン集積回路の製造方法に関する。
・コンピュータを構成することが期待されているジョセ
フソン集積回路の製造方法に関する。
【０００２】
【従来の技術】ラッチング・メカニズムに基づくジョセ
フソン集積回路は、交流電源バイアス方式であり、これ
を比較的大規模（５００ゲート以上）に、かつ高速（１
ギガＨｚ以上）に駆動しようとすると、インピーダンス
の低い超伝導部とインピーダンスの高い外部電源配線と
の間に、ＬＣフィルタ・タイプなどのインピーダンス・
トランスフォーマが必要となる。また、常温の外部信号
配線から極低温のジョセフソン・デバイス部に比較的低
い電流レベルの高速信号を高い信頼性をもって入力する
には、外部信号配線とジョセフソン・デバイス部との間
に常温部からの熱雑音をカットするＬＣフィルタなどが
必要である。上記のインピーダンス・トランスフォーマ
やフィルタには、よい機能を得るためにインダクタ，キ
ャパシタ及び抵抗体で構成されたＬＣＲ回路を用いるこ
とが多い。
フソン集積回路は、交流電源バイアス方式であり、これ
を比較的大規模（５００ゲート以上）に、かつ高速（１
ギガＨｚ以上）に駆動しようとすると、インピーダンス
の低い超伝導部とインピーダンスの高い外部電源配線と
の間に、ＬＣフィルタ・タイプなどのインピーダンス・
トランスフォーマが必要となる。また、常温の外部信号
配線から極低温のジョセフソン・デバイス部に比較的低
い電流レベルの高速信号を高い信頼性をもって入力する
には、外部信号配線とジョセフソン・デバイス部との間
に常温部からの熱雑音をカットするＬＣフィルタなどが
必要である。上記のインピーダンス・トランスフォーマ
やフィルタには、よい機能を得るためにインダクタ，キ
ャパシタ及び抵抗体で構成されたＬＣＲ回路を用いるこ
とが多い。
【０００３】ところが、これらのＬＣＲ回路は、通常の
ジョセフソン素子とは素子構造及び製造プロセスが異な
るため、通常のジョセフソン素子と同じチップ上に集積
回路的に構成することができず、ＬＣＲ回路とジョセフ
ソン素子はマルチ・チップ接続をとっている。
ジョセフソン素子とは素子構造及び製造プロセスが異な
るため、通常のジョセフソン素子と同じチップ上に集積
回路的に構成することができず、ＬＣＲ回路とジョセフ
ソン素子はマルチ・チップ接続をとっている。
【０００４】また近年では、ジョセフソン素子のなかに
も人工的に構成したキャパシタンス回路要素を積極的に
利用するものが現われてきた。しかし、それらの試作デ
バイスでは、キャパシタがジョセフソン・デバイス・プ
ロセスの中では形成しにくいので、キャパシタだけ素子
に外付けというハイブリッド構成を採用していることが
多い。
も人工的に構成したキャパシタンス回路要素を積極的に
利用するものが現われてきた。しかし、それらの試作デ
バイスでは、キャパシタがジョセフソン・デバイス・プ
ロセスの中では形成しにくいので、キャパシタだけ素子
に外付けというハイブリッド構成を採用していることが
多い。
【０００５】
【発明が解決しようとする課題】マルチ・チップ接続や
キャパシタだけ外付けという方法では、それらのボンデ
ィング部で、設計外の寄生のインダクタンスやキャパシ
タンスが発生することが避けられないし、それらは値を
制御して作ることが難しい。それだけでなく、ボンディ
ング部で超伝導コンタクトをとることも難しいことが多
く、そこで有限の抵抗を発生してしまう。
キャパシタだけ外付けという方法では、それらのボンデ
ィング部で、設計外の寄生のインダクタンスやキャパシ
タンスが発生することが避けられないし、それらは値を
制御して作ることが難しい。それだけでなく、ボンディ
ング部で超伝導コンタクトをとることも難しいことが多
く、そこで有限の抵抗を発生してしまう。
【０００６】これらの難点は、ジョセフソン素子をマイ
クロ波領域（１ギガＨｚ以上）の高周波で駆動しようと
するとき、その妨げになる。また、デバイスの動作マー
ジンの低下にもつながる。
クロ波領域（１ギガＨｚ以上）の高周波で駆動しようと
するとき、その妨げになる。また、デバイスの動作マー
ジンの低下にもつながる。
【０００７】そこで本発明の目的は、従来技術において
ボンディング部で発生した寄生の回路要素を除去したジ
ョセフソン集積回路の製造方法を提供することにある。
ボンディング部で発生した寄生の回路要素を除去したジ
ョセフソン集積回路の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るジョセフソン集積回路の製造方法にお
いては、キャパシタ形成工程と、抵抗体層形成工程と、
配線層形成工程とを含み、キャパシタをオン・チップで
有するジョセフソン集積回路（ジョセフソン接合を回路
要素として有する集積回路）の製造方法であって、キャ
パシタ形成工程は、ウェハ基板上に超伝導グラウンド・
プレーンとしてニオブ（Ｎｂ）を全面に堆積し、加工し
て第１の超伝導配線とし、その上に絶縁体を第１の超伝
導配線と同じ膜厚でウェハ全面に堆積したあと、平坦化
することによって第１の絶縁体パターンを形成し、次に
陽極酸化によってニオブ表面にキャパシタの誘電体層と
して第２の絶縁体パターンとなるニオブ酸化膜（Ｎｂ2
Ｏ5）を形成し、次に、キャパシタの面積を規定する第
３の絶縁体パターンを形成し、次に、ウェハ全面に超伝
導体を堆積し、加工することによって第２の超伝導配線
であるキャパシタ上部電極を形成するものであり、抵抗
体層形成工程は、抵抗体層をウェハ全面に堆積し、加工
して抵抗体配線を形成し、次に、エッチングに対する抵
抗体配線の保護層となる第５の絶縁体パターンを形成す
るものであり、配線層形成工程は、第１の超伝導配線の
上部にある絶縁体層をエッチングして第１の超伝導配線
と次に形成する第３の超伝導配線との電気的接続をとる
第１のコンタクト・ホールを形成し、次に、超伝導体を
ウェハ全面に堆積し、加工して第３の超伝導配線とし、
絶縁体を第３の超伝導配線の厚みだけウェハ全面に堆積
し、平坦化することによって第６の絶縁体パターンを形
成し、次に、その上に第５の超伝導配線である接合下部
電極，接合トンネル・バリア層，及び第６の超伝導配線
である接合上部電極からなる３層接合構造を形成した
後、平坦化及び接合の頭出しを行って第７の絶縁体パタ
ーンを形成し、次に、第３の超伝導配線と次に形成する
第７の超伝導配線との電気的接続をとるため第７の絶縁
層にエッチングで第２のコンタクト・ホールを形成し、
次に、超伝導体をウェハ全面に堆積し、加工して第７の
超伝導配線を形成するものである。
め、本発明に係るジョセフソン集積回路の製造方法にお
いては、キャパシタ形成工程と、抵抗体層形成工程と、
配線層形成工程とを含み、キャパシタをオン・チップで
有するジョセフソン集積回路（ジョセフソン接合を回路
要素として有する集積回路）の製造方法であって、キャ
パシタ形成工程は、ウェハ基板上に超伝導グラウンド・
プレーンとしてニオブ（Ｎｂ）を全面に堆積し、加工し
て第１の超伝導配線とし、その上に絶縁体を第１の超伝
導配線と同じ膜厚でウェハ全面に堆積したあと、平坦化
することによって第１の絶縁体パターンを形成し、次に
陽極酸化によってニオブ表面にキャパシタの誘電体層と
して第２の絶縁体パターンとなるニオブ酸化膜（Ｎｂ2
Ｏ5）を形成し、次に、キャパシタの面積を規定する第
３の絶縁体パターンを形成し、次に、ウェハ全面に超伝
導体を堆積し、加工することによって第２の超伝導配線
であるキャパシタ上部電極を形成するものであり、抵抗
体層形成工程は、抵抗体層をウェハ全面に堆積し、加工
して抵抗体配線を形成し、次に、エッチングに対する抵
抗体配線の保護層となる第５の絶縁体パターンを形成す
るものであり、配線層形成工程は、第１の超伝導配線の
上部にある絶縁体層をエッチングして第１の超伝導配線
と次に形成する第３の超伝導配線との電気的接続をとる
第１のコンタクト・ホールを形成し、次に、超伝導体を
ウェハ全面に堆積し、加工して第３の超伝導配線とし、
絶縁体を第３の超伝導配線の厚みだけウェハ全面に堆積
し、平坦化することによって第６の絶縁体パターンを形
成し、次に、その上に第５の超伝導配線である接合下部
電極，接合トンネル・バリア層，及び第６の超伝導配線
である接合上部電極からなる３層接合構造を形成した
後、平坦化及び接合の頭出しを行って第７の絶縁体パタ
ーンを形成し、次に、第３の超伝導配線と次に形成する
第７の超伝導配線との電気的接続をとるため第７の絶縁
層にエッチングで第２のコンタクト・ホールを形成し、
次に、超伝導体をウェハ全面に堆積し、加工して第７の
超伝導配線を形成するものである。
【０００９】また、第２の超伝導配線の膜厚を、第３の
絶縁体の膜厚と次に形成する第４の絶縁体の膜厚の合計
の膜厚とし、加えて、抵抗体配線をエッチング加工した
後、その上に絶縁体を抵抗体配線の膜厚だけウェハ全面
に堆積し、平坦化することによって第４の絶縁体パター
ンを形成し、加えて、第５の絶縁体パターンを形成した
後、第４の絶縁体層をエッチングして第２の超伝導配線
と次に形成する第３の超伝導配線との電気的接続をとる
第３のコンタクト・ホールを形成するものである。
絶縁体の膜厚と次に形成する第４の絶縁体の膜厚の合計
の膜厚とし、加えて、抵抗体配線をエッチング加工した
後、その上に絶縁体を抵抗体配線の膜厚だけウェハ全面
に堆積し、平坦化することによって第４の絶縁体パター
ンを形成し、加えて、第５の絶縁体パターンを形成した
後、第４の絶縁体層をエッチングして第２の超伝導配線
と次に形成する第３の超伝導配線との電気的接続をとる
第３のコンタクト・ホールを形成するものである。
【００１０】また、第６の絶縁体パターンを形成した
後、超伝導体を第１のコンタクト・ホールの深さだけウ
ェハ全面に堆積し、加工して、第３のコンタクト・ホー
ルを覆うように第４の超伝導配線を形成するものであ
る。
後、超伝導体を第１のコンタクト・ホールの深さだけウ
ェハ全面に堆積し、加工して、第３のコンタクト・ホー
ルを覆うように第４の超伝導配線を形成するものであ
る。
【００１１】
【作用】ＬＣＲ回路がジョセフソン素子とオン・チップ
で信頼性良く形成されることによって、それらのボンテ
ィング部で寄生のインダクタンス，キャパシタンス，及
びレジスタンスが発生することがなくなる。
で信頼性良く形成されることによって、それらのボンテ
ィング部で寄生のインダクタンス，キャパシタンス，及
びレジスタンスが発生することがなくなる。
【００１２】また、ＬＣＲ回路が超伝導集積回路で形成
されることになる。超伝導グラウンド・プレーンのマイ
スナー効果から通常の配線のインダクタンスは低下し、
超伝導グラウンド・プレーンを除去した部分にメアンダ
形インダクタを形成することによってインダクタの設定
はより集中定数的になる。通常の配線が超伝導になるの
で、抵抗は人工的に設定した純抵抗だけになり、抵抗の
設定はほとんど集中定数的になる。
されることになる。超伝導グラウンド・プレーンのマイ
スナー効果から通常の配線のインダクタンスは低下し、
超伝導グラウンド・プレーンを除去した部分にメアンダ
形インダクタを形成することによってインダクタの設定
はより集中定数的になる。通常の配線が超伝導になるの
で、抵抗は人工的に設定した純抵抗だけになり、抵抗の
設定はほとんど集中定数的になる。
【００１３】これらの作用は、ジョセフソン・デバイス
のマイクロ波領域の高周波での駆動を容易にする。ま
た、デバイスの動作マージンの向上に大きく寄与する。
のマイクロ波領域の高周波での駆動を容易にする。ま
た、デバイスの動作マージンの向上に大きく寄与する。
【００１４】
【実施例】以下、本発明の実施例を図に基づいて記載す
る。
る。
【００１５】（実施例１）図１は、本発明に係るジョセ
フソン集積回路の実施例１を示す断面図である。図にお
いて、本発明に係るジョセフソン集積回路の製造方法に
おいては、第１の工程として、ウェハ基板上に超伝導グ
ラウンド・プレーン（ＧＮＤプレーン）としてニオブ
（Ｎｂ）を全面に５００ｎｍ堆積し、レジストでパター
ニングした後エッチングによって加工して第１の超伝導
配線（Ｓ1）１とし、レジストを除去せずにその上にＳ
ｉＯ2などの絶縁体を第１の超伝導配線（Ｓ1）１と同じ
膜厚５００ｎｍでウェハ全面に堆積したあと、リフト・
オフ平坦化することによって第１の絶縁体パターン（Ｉ
1）９を形成し、次に陽極酸化によってニオブ表面にキ
ャパシタの誘電体層として第２の絶縁体パターン
（Ｉ2）１０となるニオブ酸化膜（Ｎｂ2Ｏ5）を３５ｎ
ｍ形成した。
フソン集積回路の実施例１を示す断面図である。図にお
いて、本発明に係るジョセフソン集積回路の製造方法に
おいては、第１の工程として、ウェハ基板上に超伝導グ
ラウンド・プレーン（ＧＮＤプレーン）としてニオブ
（Ｎｂ）を全面に５００ｎｍ堆積し、レジストでパター
ニングした後エッチングによって加工して第１の超伝導
配線（Ｓ1）１とし、レジストを除去せずにその上にＳ
ｉＯ2などの絶縁体を第１の超伝導配線（Ｓ1）１と同じ
膜厚５００ｎｍでウェハ全面に堆積したあと、リフト・
オフ平坦化することによって第１の絶縁体パターン（Ｉ
1）９を形成し、次に陽極酸化によってニオブ表面にキ
ャパシタの誘電体層として第２の絶縁体パターン
（Ｉ2）１０となるニオブ酸化膜（Ｎｂ2Ｏ5）を３５ｎ
ｍ形成した。
【００１６】第２の工程として、第２の絶縁体パターン
１０となるニオブ酸化膜上にレジストでパターニングし
た後、ＳｉＯ2などの絶縁体をウェハ全面に２００ｎｍ
堆積し、リフト・オフすることによってキャパシタの面
積を規定する第３の絶縁体パターン（Ｉ3）１１を形成
した。
１０となるニオブ酸化膜上にレジストでパターニングし
た後、ＳｉＯ2などの絶縁体をウェハ全面に２００ｎｍ
堆積し、リフト・オフすることによってキャパシタの面
積を規定する第３の絶縁体パターン（Ｉ3）１１を形成
した。
【００１７】第３の工程として、ウェハ全面にニオブな
どの超伝導体を２５０ｎｍ堆積し、レジストでパターニ
ングした後エッチングで加工することによって第２の超
伝導配線（Ｓ2）２であるキャパシタ上部電極を形成し
た。
どの超伝導体を２５０ｎｍ堆積し、レジストでパターニ
ングした後エッチングで加工することによって第２の超
伝導配線（Ｓ2）２であるキャパシタ上部電極を形成し
た。
【００１８】第４の工程として、モリブデン（Ｍｏ）な
どの抵抗体層をウェハ全面に８０ｎｍ堆積し、レジスト
でパターニングした後エッチングによって加工して抵抗
体配線（Ｒ）８を形成した。
どの抵抗体層をウェハ全面に８０ｎｍ堆積し、レジスト
でパターニングした後エッチングによって加工して抵抗
体配線（Ｒ）８を形成した。
【００１９】第５の工程として、レジストでパターニン
グした後ＳｉＯ2などの絶縁体をウェハ全面に６０ｎｍ
堆積しリフト・オフすることによって、エッチングに対
する抵抗体配線（Ｒ）８の保護層となる第５の絶縁体パ
ターン（Ｉ5）１３を形成した。
グした後ＳｉＯ2などの絶縁体をウェハ全面に６０ｎｍ
堆積しリフト・オフすることによって、エッチングに対
する抵抗体配線（Ｒ）８の保護層となる第５の絶縁体パ
ターン（Ｉ5）１３を形成した。
【００２０】第６の工程として、レジストでパターニン
グした後、第１の超伝導配線（Ｓ1）１の上部にある絶
縁体層をテーパ・エッチして第１の超伝導配線（Ｓ1）
１と次に形成する第３の超伝導配線（Ｓ3）３との電気
的接続をとる第１のコンタクト・ホール（ＧＢＣホー
ル）を形成する。
グした後、第１の超伝導配線（Ｓ1）１の上部にある絶
縁体層をテーパ・エッチして第１の超伝導配線（Ｓ1）
１と次に形成する第３の超伝導配線（Ｓ3）３との電気
的接続をとる第１のコンタクト・ホール（ＧＢＣホー
ル）を形成する。
【００２１】第７の工程としてニオブなどの超伝導体を
ウェハ全面に３５０ｎｍ堆積し、レジストでパターニン
グした後エッチングで加工して第３の超伝導配線
（Ｓ3）３を形成し、レジストを除去せずにＳｉＯ2など
の絶縁体を第３の超伝導配線（Ｓ3）３の厚み３５０ｎ
ｍだけウェハ全面に堆積し、リフト・オフ平坦化するこ
とによって第６の絶縁体パターン（Ｉ6）１４を形成し
た。
ウェハ全面に３５０ｎｍ堆積し、レジストでパターニン
グした後エッチングで加工して第３の超伝導配線
（Ｓ3）３を形成し、レジストを除去せずにＳｉＯ2など
の絶縁体を第３の超伝導配線（Ｓ3）３の厚み３５０ｎ
ｍだけウェハ全面に堆積し、リフト・オフ平坦化するこ
とによって第６の絶縁体パターン（Ｉ6）１４を形成し
た。
【００２２】第８の工程として、その上に第５の超伝導
配線（Ｓ5）５である１５０ｎｍの接合下部電極、１０
ｎｍの接合トンネル・バリア層（Ｊ）１６、及び第６の
超伝導配線（Ｓ6）６である３００ｎｍの接合上部電極
からなる３層接合構造を形成した後、エッチ・バック法
で平坦化及び接合の頭出しを行って第７の絶縁体パター
ン（Ｉ7）１５を形成した。
配線（Ｓ5）５である１５０ｎｍの接合下部電極、１０
ｎｍの接合トンネル・バリア層（Ｊ）１６、及び第６の
超伝導配線（Ｓ6）６である３００ｎｍの接合上部電極
からなる３層接合構造を形成した後、エッチ・バック法
で平坦化及び接合の頭出しを行って第７の絶縁体パター
ン（Ｉ7）１５を形成した。
【００２３】第９の工程として、第３の超伝導配線（Ｓ
3）３と次に形成する第７の超伝導配線（Ｓ7）７との電
気的接続をとるため、第７の絶縁層（Ｉ7）１５にテー
パ・エッチで第２のコンタクト・ホール（ＢＣＣホー
ル）を形成した。
3）３と次に形成する第７の超伝導配線（Ｓ7）７との電
気的接続をとるため、第７の絶縁層（Ｉ7）１５にテー
パ・エッチで第２のコンタクト・ホール（ＢＣＣホー
ル）を形成した。
【００２４】第１０の工程として、ニオブなどの超伝導
体をウェハ全面に４００ｎｍ堆積し、レジストでパター
ニングした後エッチングで加工して第７の超伝導配線
（Ｓ7）７を形成した。
体をウェハ全面に４００ｎｍ堆積し、レジストでパター
ニングした後エッチングで加工して第７の超伝導配線
（Ｓ7）７を形成した。
【００２５】以上の方法でキャパシタを無理なくコンパ
クトにジョセフソン集積回路の素子構造の中に取り入れ
ることができ、ジョセフソン素子及びＬＣＲ回路がとも
に正常動作した。
クトにジョセフソン集積回路の素子構造の中に取り入れ
ることができ、ジョセフソン素子及びＬＣＲ回路がとも
に正常動作した。
【００２６】（実施例２）図２は、本発明の実施例２を
示す断面図である。本実施例は、図２に示すように、第
２の超伝導配線（Ｓ2）２の膜厚を、第３の絶縁体
（Ｉ3）１１の膜厚２００ｎｍと次に形成する第４の絶
縁体（Ｉ4）１２の膜厚８０ｎｍの合計の膜厚２８０ｎ
ｍとし、さらに、抵抗体配線（Ｒ）８を形成した後、レ
ジストを除去せずその上にＳｉＯ2などの絶縁体を抵抗
体配線の膜厚８０ｎｍだけウェハ全面に堆積し、リフト
・オフすることによって第４の絶縁体パターン（Ｉ4）
１２を形成し、さらに、第５の絶縁体パターン（Ｉ5）
１３を形成した後、レジストでパターニングした後、第
４の絶縁体層（Ｉ4）１２をテーパ・エッチして第２の
超伝導配線（Ｓ2）２と次に形成する第３の超伝導配線
（Ｓ3）３との電気的接続をとる第３のコンタクト・ホ
ール（ＥＢＣホール）を形成した。
示す断面図である。本実施例は、図２に示すように、第
２の超伝導配線（Ｓ2）２の膜厚を、第３の絶縁体
（Ｉ3）１１の膜厚２００ｎｍと次に形成する第４の絶
縁体（Ｉ4）１２の膜厚８０ｎｍの合計の膜厚２８０ｎ
ｍとし、さらに、抵抗体配線（Ｒ）８を形成した後、レ
ジストを除去せずその上にＳｉＯ2などの絶縁体を抵抗
体配線の膜厚８０ｎｍだけウェハ全面に堆積し、リフト
・オフすることによって第４の絶縁体パターン（Ｉ4）
１２を形成し、さらに、第５の絶縁体パターン（Ｉ5）
１３を形成した後、レジストでパターニングした後、第
４の絶縁体層（Ｉ4）１２をテーパ・エッチして第２の
超伝導配線（Ｓ2）２と次に形成する第３の超伝導配線
（Ｓ3）３との電気的接続をとる第３のコンタクト・ホ
ール（ＥＢＣホール）を形成した。
【００２７】抵抗体配線がリフト・オフ平坦化された結
果、その上部配線を形成する際での段差が少なくなり、
下地の段差による線間及び層間のリークが低減された。
また、第１の超伝導配線１と第３の超伝導配線３の間に
介在する絶縁層が２層になり、配線１と配線３間の絶縁
性が大幅に向上した。また、第２の超伝導配線２と第３
の超伝導配線３とのコンタクト抵抗がなくなった。これ
は、第２の超伝導配線に抵抗体が拡散することがなくな
ったためである、と考えられる。
果、その上部配線を形成する際での段差が少なくなり、
下地の段差による線間及び層間のリークが低減された。
また、第１の超伝導配線１と第３の超伝導配線３の間に
介在する絶縁層が２層になり、配線１と配線３間の絶縁
性が大幅に向上した。また、第２の超伝導配線２と第３
の超伝導配線３とのコンタクト抵抗がなくなった。これ
は、第２の超伝導配線に抵抗体が拡散することがなくな
ったためである、と考えられる。
【００２８】（実施例３）図３は、本発明の実施例３を
示す断面図である。本実施例は図３に示すように、第６
の絶縁体パターン（Ｉ6）１４を形成した後、ニオブな
どの超伝導体を第１のコンタクト・ホールＧＢＣの深さ
３１５ｎｍだけウェハ全面に堆積し、レジストでパター
ニングした後エッチング加工して、第１のコンタクト・
ホール（ＧＢＣ）を覆うように第４の超伝導配線
（Ｓ4）４を形成した。
示す断面図である。本実施例は図３に示すように、第６
の絶縁体パターン（Ｉ6）１４を形成した後、ニオブな
どの超伝導体を第１のコンタクト・ホールＧＢＣの深さ
３１５ｎｍだけウェハ全面に堆積し、レジストでパター
ニングした後エッチング加工して、第１のコンタクト・
ホール（ＧＢＣ）を覆うように第４の超伝導配線
（Ｓ4）４を形成した。
【００２９】その結果、ジョセフソン接合部を平坦化す
る際の下地の平坦性が大幅に向上し、ジョセフソン接合
の平坦化及び頭出しプロセスの信頼性が大幅に向上し
た。また、配線４はＧＢＣホールの段差部において、配
線５を形成する際のクリーニング及びエッチング加工か
らのダメージから配線３を保護する効果を示し、配線３
の断線を防ぐ効果もあった。
る際の下地の平坦性が大幅に向上し、ジョセフソン接合
の平坦化及び頭出しプロセスの信頼性が大幅に向上し
た。また、配線４はＧＢＣホールの段差部において、配
線５を形成する際のクリーニング及びエッチング加工か
らのダメージから配線３を保護する効果を示し、配線３
の断線を防ぐ効果もあった。
【００３０】
【発明の効果】以上述べたように、本発明の方法により
ＬＣＲ回路がジョセフソン素子とオン・チップで信頼性
よく形成されるようになった。従って、ＬＲＣ回路と通
常のジョセフソン素子とのボンディング部で寄生のイン
ダクタンス，キャパシタンス，及びレジスタンスが発生
することがなくなった。
ＬＣＲ回路がジョセフソン素子とオン・チップで信頼性
よく形成されるようになった。従って、ＬＲＣ回路と通
常のジョセフソン素子とのボンディング部で寄生のイン
ダクタンス，キャパシタンス，及びレジスタンスが発生
することがなくなった。
【００３１】また、ＬＣＲ回路が超伝導集積回路で形成
されることになった。超伝導グラウンド・プレーンのマ
イスナー効果から通常の配線のインダクタンスは低下
し、超伝導グラウンド・プレーンを除去した部分にメア
ンダ形インダクタを形成することによってインダクタの
設定はより集中定数的になった。通常の配線が超伝導に
なるので、抵抗は人工的に設定した純抵抗だけになり、
抵抗の設定はほとんど集中定数的になった。
されることになった。超伝導グラウンド・プレーンのマ
イスナー効果から通常の配線のインダクタンスは低下
し、超伝導グラウンド・プレーンを除去した部分にメア
ンダ形インダクタを形成することによってインダクタの
設定はより集中定数的になった。通常の配線が超伝導に
なるので、抵抗は人工的に設定した純抵抗だけになり、
抵抗の設定はほとんど集中定数的になった。
【００３２】これらの作用は、ジョセフソン・デバイス
のマイクロ波領域の高周波での駆動を容易にした。ま
た、デバイスの動作マージンの向上に大きく寄与した。
従って、本発明は、ジョセフソン集積回路の発展に寄与
すること大である。
のマイクロ波領域の高周波での駆動を容易にした。ま
た、デバイスの動作マージンの向上に大きく寄与した。
従って、本発明は、ジョセフソン集積回路の発展に寄与
すること大である。
【図１】本発明の実施例１における素子構造を示す断面
図である。
図である。
【図２】本発明の実施例２における素子構造を示す断面
図である。
図である。
【図３】本発明の実施例３における素子構造を示す断面
図である。
図である。
１ 第１の超伝導配線（Ｓ1） ２ キャパシタの上部電極である第２の超伝導配線（Ｓ
2） ３ 第３の超伝導配線（Ｓ3） ４ 第４の超伝導配線（Ｓ4） ５ 接合の下部電極である第５の超伝導配線（Ｓ5） ６ 接合の上部電極である第６の超伝導配線（Ｓ6） ７ 第７の超伝導配線（Ｓ7） ８ 抵抗体配線（Ｒ） ９ 第１の絶縁パターン（Ｉ1） １０ ニオブ陽極酸化膜からなる第２の絶縁体パターン
（Ｉ2） １１ 第３の絶縁体パターン（Ｉ3） １２ 第４の絶縁体パターン（Ｉ4） １３ 第５の絶縁体パターン（Ｉ5） １４ 第６の絶縁体パターン（Ｉ6） １５ 第７の絶縁体パターン（Ｉ7） １６ 接合トンネル・バリア層（Ｊ）
2） ３ 第３の超伝導配線（Ｓ3） ４ 第４の超伝導配線（Ｓ4） ５ 接合の下部電極である第５の超伝導配線（Ｓ5） ６ 接合の上部電極である第６の超伝導配線（Ｓ6） ７ 第７の超伝導配線（Ｓ7） ８ 抵抗体配線（Ｒ） ９ 第１の絶縁パターン（Ｉ1） １０ ニオブ陽極酸化膜からなる第２の絶縁体パターン
（Ｉ2） １１ 第３の絶縁体パターン（Ｉ3） １２ 第４の絶縁体パターン（Ｉ4） １３ 第５の絶縁体パターン（Ｉ5） １４ 第６の絶縁体パターン（Ｉ6） １５ 第７の絶縁体パターン（Ｉ7） １６ 接合トンネル・バリア層（Ｊ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 39/22
Claims (3)
- 【請求項１】 キャパシタ形成工程と、抵抗体層形成工
程と、配線層形成工程とを含み、キャパシタをオン・チ
ップで有するジョセフソン集積回路（ジョセフソン接合
を回路要素として有する集積回路）の製造方法であっ
て、 キャパシタ形成工程は、ウェハ基板上に超伝導グラウン
ド・プレーンとしてニオブ（Ｎｂ）を全面に堆積し、加
工して第１の超伝導配線とし、その上に絶縁体を第１の
超伝導配線と同じ膜厚でウェハ全面に堆積したあと、平
坦化することによって第１の絶縁体パターンを形成し、
次に陽極酸化によってニオブ表面にキャパシタの誘電体
層として第２の絶縁体パターンとなるニオブ酸化膜（Ｎ
ｂ2Ｏ5）を形成し、次に、キャパシタの面積を規定する
第３の絶縁体パターンを形成し、次に、ウェハ全面に超
伝導体を堆積し、加工することによって第２の超伝導配
線であるキャパシタ上部電極を形成するものであり、 抵抗体層形成工程は、抵抗体層をウェハ全面に堆積し、
加工して抵抗体配線を形成し、次に、エッチングに対す
る抵抗体配線の保護層となる第５の絶縁体パターンを形
成するものであり、 配線層形成工程は、第１の超伝導配線の上部にある絶縁
体層をエッチングして第１の超伝導配線と次に形成する
第３の超伝導配線との電気的接続をとる第１のコンタク
ト・ホールを形成し、次に、超伝導体をウェハ全面に堆
積し、加工して第３の超伝導配線とし、絶縁体を第３の
超伝導配線の厚みだけウェハ全面に堆積し、平坦化する
ことによって第６の絶縁体パターンを形成し、次に、そ
の上に第５の超伝導配線である接合下部電極，接合トン
ネル・バリア層，及び第６の超伝導配線である接合上部
電極からなる３層接合構造を形成した後、平坦化及び接
合の頭出しを行って第７の絶縁体パターンを形成し、次
に、第３の超伝導配線と次に形成する第７の超伝導配線
との電気的接続をとるため第７の絶縁層にエッチングで
第２のコンタクト・ホールを形成し、次に、超伝導体を
ウェハ全面に堆積し、加工して第７の超伝導配線を形成
するものであることを特徴とするジョセフソン集積回路
の製造方法。 - 【請求項２】 第２の超伝導配線の膜厚を、第３の絶縁
体の膜厚と次に形成する第４の絶縁体の膜厚の合計の膜
厚とし、加えて、抵抗体配線をエッチング加工した後、
その上に絶縁体を抵抗体配線の膜厚だけウェハ全面に堆
積し、平坦化することによって第４の絶縁体パターンを
形成し、加えて、第５の絶縁体パターンを形成した後、
第４の絶縁体層をエッチングして第２の超伝導配線と次
に形成する第３の超伝導配線との電気的接続をとる第３
のコンタクト・ホールを形成することを特徴とする請求
項１に記載のジョセフソン集積回路の製造方法。 - 【請求項３】 第６の絶縁体パターンを形成した後、超
伝導体を第１のコンタクト・ホールの深さだけウェハ全
面に堆積し、加工して、第３のコンタクト・ホールを覆
うように第４の超伝導配線を形成することを特徴とする
請求項２に記載のジョセフソン集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030329A JP2727773B2 (ja) | 1991-02-25 | 1991-02-25 | ジョセフソン集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030329A JP2727773B2 (ja) | 1991-02-25 | 1991-02-25 | ジョセフソン集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04268758A JPH04268758A (ja) | 1992-09-24 |
| JP2727773B2 true JP2727773B2 (ja) | 1998-03-18 |
Family
ID=12300772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3030329A Expired - Lifetime JP2727773B2 (ja) | 1991-02-25 | 1991-02-25 | ジョセフソン集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727773B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2022118464A1 (ja) * | 2020-12-04 | 2022-06-09 | ||
| WO2022118463A1 (ja) * | 2020-12-04 | 2022-06-09 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
-
1991
- 1991-02-25 JP JP3030329A patent/JP2727773B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04268758A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430662A (en) | Superconductive tunnel junction integrated circuit | |
| US5384274A (en) | Method of making a combined semiconductor device and inductor | |
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| KR19990055422A (ko) | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 | |
| US5395797A (en) | Antifuse structure and method of fabrication | |
| JPH0786523A (ja) | 集積回路および形成方法 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| JP2978471B2 (ja) | 低インダクタンス超電導集積回路とその製造方法 | |
| JPS63266809A (ja) | 集積薄膜コンデンサ | |
| US6051440A (en) | Method of fabricating a low-inductance in-line resistor for superconductor integrated circuits | |
| JP2727773B2 (ja) | ジョセフソン集積回路の製造方法 | |
| JPH0963847A (ja) | インダクタ素子及びその製造方法 | |
| JP2972638B2 (ja) | 超伝導平面回路の製造方法 | |
| JPH05102547A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPH0653406A (ja) | 薄膜回路形成法 | |
| JPH02288403A (ja) | 超伝導モノリシック集積回路およびその製造方法 | |
| KR100508534B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| KR20040070709A (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| JP2674339B2 (ja) | 超伝導集積回路の製造方法 | |
| JPH0556874B2 (ja) | ||
| JP3064664B2 (ja) | 半導体装置用配線構造体の製造方法 | |
| JP2757639B2 (ja) | 超電導多層配線 | |
| JPS63133652A (ja) | 容量性結合による電気的干渉を抑制する構造及び方法 | |
| TWI260760B (en) | Capacitor structure and method for manufacturing the same | |
| KR100379900B1 (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법 |